JPH0328585Y2 - - Google Patents
Info
- Publication number
- JPH0328585Y2 JPH0328585Y2 JP12864485U JP12864485U JPH0328585Y2 JP H0328585 Y2 JPH0328585 Y2 JP H0328585Y2 JP 12864485 U JP12864485 U JP 12864485U JP 12864485 U JP12864485 U JP 12864485U JP H0328585 Y2 JPH0328585 Y2 JP H0328585Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- output
- amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は電圧制御増幅器に関する。
従来、電圧制御増幅器は、第2図に示すよう
に、トランジスタ1,2,3および抵抗4,5よ
り構成されており、トランジスタ2のベースに
は、バイアス電圧が印加され、トランジスタ1の
ベースには、制御信号1が入力される。信号8
は、入力端子9に入力され、増幅出力は、出力端
子11よりとり出される。
に、トランジスタ1,2,3および抵抗4,5よ
り構成されており、トランジスタ2のベースに
は、バイアス電圧が印加され、トランジスタ1の
ベースには、制御信号1が入力される。信号8
は、入力端子9に入力され、増幅出力は、出力端
子11よりとり出される。
このような電圧制御増幅器の利得は、トランジ
スタ2のコレクタ電流と抵抗5によつて決定さ
れ、トランジスタ2のコレクタ電流は、トランジ
スタ1のベースに印加される制御電圧によつて制
御される。
スタ2のコレクタ電流と抵抗5によつて決定さ
れ、トランジスタ2のコレクタ電流は、トランジ
スタ1のベースに印加される制御電圧によつて制
御される。
上述した従来の電圧制御増幅器は、トランジス
タ2のコレクタ電流を制御することによつて、利
得を制御するため出力端子11のバイアス電圧が
変化し、かつ、トランジスタ2のコレクタより増
幅器出力をとつているので、出力のダイナミツク
レンジが大きくとれない。従つて、本電圧制御増
幅器を、AGCアンプに応用する場合、増幅器出
力のバイアス電圧を一定にする回路と、出力のダ
イナミツクレンジを広げる後段増幅器が必要とな
り大幅に素子数が増大するという欠点がある。
タ2のコレクタ電流を制御することによつて、利
得を制御するため出力端子11のバイアス電圧が
変化し、かつ、トランジスタ2のコレクタより増
幅器出力をとつているので、出力のダイナミツク
レンジが大きくとれない。従つて、本電圧制御増
幅器を、AGCアンプに応用する場合、増幅器出
力のバイアス電圧を一定にする回路と、出力のダ
イナミツクレンジを広げる後段増幅器が必要とな
り大幅に素子数が増大するという欠点がある。
本考案の電圧制御増幅器は、差動的に接続され
た第1および第2のトランジスタを有し、これら
第1および第2のトランジスタのベース間には、
制御電圧が与えられ、これらの共通エミツタは、
第1の定電流源に接続され、第1のトランジスタ
のコレクタには、第1のカレントミラーの入力が
接続され、第2のトランジスタのコレクタには、
差動的に接続された第3および第4のトランジス
タの共通エミツタに接続され、第3および第4の
トランジスタのベース間には信号が接続され、第
3のトランジスタのコレクタおよび第4のトラン
ジスタのコレクタのいずれか一方に、第2のカレ
ントミラーの入力が接続され、第1のカレントミ
ラー出力と第2のカレントミラー出力の共通出力
に負荷が接続されている。
た第1および第2のトランジスタを有し、これら
第1および第2のトランジスタのベース間には、
制御電圧が与えられ、これらの共通エミツタは、
第1の定電流源に接続され、第1のトランジスタ
のコレクタには、第1のカレントミラーの入力が
接続され、第2のトランジスタのコレクタには、
差動的に接続された第3および第4のトランジス
タの共通エミツタに接続され、第3および第4の
トランジスタのベース間には信号が接続され、第
3のトランジスタのコレクタおよび第4のトラン
ジスタのコレクタのいずれか一方に、第2のカレ
ントミラーの入力が接続され、第1のカレントミ
ラー出力と第2のカレントミラー出力の共通出力
に負荷が接続されている。
次に、本考案について図面を参照して説明す
る。
る。
第1図は、本考案の一実施例による回路図であ
り、トランジスタ102,103,104,10
5,107,109、ダイオード106,10
8,117、抵抗110、および定電流源113
より構成されており、トランジスタ103のベー
スには、バイアス電圧111が印加され、トラン
ジスタ102のベースには、制御電圧が印加さ
れ、トランジスタ102,103のベース電位差
によつて、トランジスタ103の電流が制御され
る。トランジスタ105のベースには、バイアス
電圧112が印加され、トランジスタ104のベ
ースには、信号101とバイアス電圧112が接
続され、信号101は、第120の差動増幅器で増
幅され、端子116より出力がとり出される。
り、トランジスタ102,103,104,10
5,107,109、ダイオード106,10
8,117、抵抗110、および定電流源113
より構成されており、トランジスタ103のベー
スには、バイアス電圧111が印加され、トラン
ジスタ102のベースには、制御電圧が印加さ
れ、トランジスタ102,103のベース電位差
によつて、トランジスタ103の電流が制御され
る。トランジスタ105のベースには、バイアス
電圧112が印加され、トランジスタ104のベ
ースには、信号101とバイアス電圧112が接
続され、信号101は、第120の差動増幅器で増
幅され、端子116より出力がとり出される。
今、定電流源113に流れる電流をI0、トラン
ジスタ102,103のコレクタに流れる電流を
それぞれ、I1,I2とすると、無信号時においては
トランジスタ104,105のコレクタに流れる
電流は相等しくI2/2となる。また、ダイオード
117に流れる電流はI1/2となり、ダイオード
117,108、トランジスタ107,109に
よつて構成されるカレントミラーにより負荷抵抗
110に流れる電流は、1/2I1+1/2I2=1/2I0とな
る。従つて出力端子116のバイアス電圧は、抵
抗110の抵抗値をRとすると、1/2RI0となり
I1,I2によらず一定のバイアス電圧となり、入力
端子115に印加される制御電圧に無関係に一定
のバイアス電圧となる。また、第120の差動増
幅器の利得は、I2とRによつて決定され、I2は、
トランジスタ102に印加される制御電圧に依存
しているため、第1図の回路は、電圧制御増幅器
となる。
ジスタ102,103のコレクタに流れる電流を
それぞれ、I1,I2とすると、無信号時においては
トランジスタ104,105のコレクタに流れる
電流は相等しくI2/2となる。また、ダイオード
117に流れる電流はI1/2となり、ダイオード
117,108、トランジスタ107,109に
よつて構成されるカレントミラーにより負荷抵抗
110に流れる電流は、1/2I1+1/2I2=1/2I0とな
る。従つて出力端子116のバイアス電圧は、抵
抗110の抵抗値をRとすると、1/2RI0となり
I1,I2によらず一定のバイアス電圧となり、入力
端子115に印加される制御電圧に無関係に一定
のバイアス電圧となる。また、第120の差動増
幅器の利得は、I2とRによつて決定され、I2は、
トランジスタ102に印加される制御電圧に依存
しているため、第1図の回路は、電圧制御増幅器
となる。
以上、説明してたように、本考案は、カレント
ミラーを一つ追加することにより、電圧制御増幅
器の出力のバイアス電圧を一定にし、能動負荷ゆ
え、出力のダイナミツクレンジを大きくとること
が可能なため、バイアスを一定にする回路及び出
力のダイナミツクレンジを広げる増幅器が不用と
なり、大幅に素子数を少なくすることができる。
ミラーを一つ追加することにより、電圧制御増幅
器の出力のバイアス電圧を一定にし、能動負荷ゆ
え、出力のダイナミツクレンジを大きくとること
が可能なため、バイアスを一定にする回路及び出
力のダイナミツクレンジを広げる増幅器が不用と
なり、大幅に素子数を少なくすることができる。
第1図は本考案の一実施例を示す回路図、第2
図は従来例の回路図である。 123……差動回路、120……差動増幅器、
8,101……入力信号源、11,116……出
力端子。
図は従来例の回路図である。 123……差動回路、120……差動増幅器、
8,101……入力信号源、11,116……出
力端子。
Claims (1)
- 差動的に接続されベース間に制御電圧が与えら
れた第1および第2のトランジスタと、前記第1
のトランジスタを入力電流源とする第1のカレン
トミラー回路と、前記第2のトランジスタを電流
源として差動的に接続された第3および第4のト
ランジスタと、これら第3および第4のトランジ
スタの少なくとも一方に信号を与える手段と、前
記第3又は第4のトランジスタを入力電流源とす
る第2のカレントミラー回路と、前記第1および
第2のカレントミラー回路の出力を共通接続する
手段とを有することを特徴とするトランジスタ回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12864485U JPH0328585Y2 (ja) | 1985-08-22 | 1985-08-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12864485U JPH0328585Y2 (ja) | 1985-08-22 | 1985-08-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6237433U JPS6237433U (ja) | 1987-03-05 |
JPH0328585Y2 true JPH0328585Y2 (ja) | 1991-06-19 |
Family
ID=31024503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12864485U Expired JPH0328585Y2 (ja) | 1985-08-22 | 1985-08-22 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0328585Y2 (ja) |
-
1985
- 1985-08-22 JP JP12864485U patent/JPH0328585Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS6237433U (ja) | 1987-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3383042B2 (ja) | 差動入力回路 | |
US5587689A (en) | Voltage controlled amplifier with a negative resistance circuit for reducing non-linearity distortion | |
US4463319A (en) | Operational amplifier circuit | |
JP2733962B2 (ja) | 利得制御増幅器 | |
US5382919A (en) | Wideband constant impedance amplifiers | |
US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
EP0164182B1 (en) | Jfet active load input stage | |
KR920010238B1 (ko) | 증폭회로 | |
JPH0328585Y2 (ja) | ||
JPS63214009A (ja) | 複合トランジスタ | |
US4267521A (en) | Compound transistor circuitry | |
JPH0257372B2 (ja) | ||
US5119041A (en) | High gain differential current amplifier having a low output voltage | |
JPS631768B2 (ja) | ||
JPH0746764B2 (ja) | 増幅器 | |
JP2504075B2 (ja) | トランジスタ増幅器 | |
JP3093687B2 (ja) | 利得可変増幅回路 | |
JPH0586686B2 (ja) | ||
JPS6221057Y2 (ja) | ||
JPS6167310A (ja) | Agc増幅回路 | |
JPH0333989A (ja) | アナログ乗算器 | |
JPH0462608B2 (ja) | ||
JP2614272B2 (ja) | フィルター回路 | |
JP3255226B2 (ja) | 電圧制御増幅器 | |
JPH0535613Y2 (ja) |