JPH03282497A - 信号変換方式および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はテレビジョン或いは電子カメラ等の画像信号を
、表示画像とする際に画像の大きさを変換する信号変換
方式に関する。

具体的には、入力された例えば画像信号の一部を取り出
して元の画像の大きさまで電気的に拡大するいわゆる電
子ズーミング機能、或いは元の画像を縮小して別の画像
の一部として表示するいわゆるピクチャー・インポーズ
機能、また、ある走査線数の画像信号を別の走査線数に
変換する走査線変換装置などに適するものである。

（従来の技術） 電子技術の進歩に伴って家庭用のカメラ一体形ＶＴＲ（
ビデオムービー）や電子カメラが普及し、より一層の小
形化や使い易さが求められている。ビデオムービーに求
められる一つの機能であるズーム機能は、これまでズー
ムレンズによる画像の拡大縮小が一般的であり、機器の
小形化の一つの障害であった。しかし、最近では撮像素
子の高精細度化に伴ない画像信号処理による電子的なズ
ーミング機能を用いることにより、機器の小形化を図る
ことが可能となってきた。しがし、家庭用のビデオムー
ビーは使い易さとともに適度な価格で購入出来ることが
重要であり、できるだけ簡易な構成で高性能な電子ズー
ミングを実現する方法が求められている。

本発明の背景技術を家庭用のビデオムービーの電子ズー
ミングを例として以下に説明する。

第４０図は、従来の電子ズーミング機能を持ったビデオ
カメラのシステムブロック図であり、説明の便宜上ノン
インターレース方式の白黒ビデオカメラを例として示し
ている。

第４０図において撮影の対象物１がら反射された光は撮
像レンズ２を通して撮像素子３の表面に光学像を結像す
る。撮像素子３は、その表面上に配置された多数のフォ
トダイオードの直下に光学像に対応した電荷像を形成し
、タイミングジェネレータ４から供給される駆動パルス
によって電気的映像信号を出力する。撮像素子３がら出
力された映像信号はアナログ信号であり、前置信号処理
回路５を通った後、アナログデジタル（以下Ａ／Ｄと記
す）変換器６によってデジタル信号に変換される。

Ａ／Ｄ変換器６の出力は、切換え回路７の一方入力端子
と、切換え回路９の一方の六方端子に供給される。

電子ズーミングが行われる場合は、Ａ／Ｄ変換器６の出
力映像信号は、切換え回路７を経てフレームメモリ８（
インターレース方式の場合はフィールドメモリが使用さ
れることもある）に−旦書き込まれる。

電子ズーミングが行われない場合は、Ａ／Ｄ変換器６の
出力映像信号は、直接切換え回路９を介してデジタルア
ナログ（以下Ｄ／Ａと記す）変換器１０に入力される。

或いは、−旦フレームメモリ８に書き込まれた映像信号
が、再び通常の走査方式に従、つたタイミングで読出さ
れ、切換え回路９を介してＤ／Ａ変換器１０に供給され
てもよ０゜Ｄ／Ａ変換器１０によってアナログ信号に変
換された映像信号は、信号処理回路１１を通して出力端
子１２から出力される。

電子ズーミングについて説明をする前に撮像素子３につ
いて補足説明をしておく。

現在家庭用のビデオムービーに使用されて０る撮像素子
としては、光学像を電気信号１；変換するフォトダイオ
ードと電荷結合転送素子（以下ＣＣＤと略記）を組み合
わせたＣＣＤイメージセンサ−が広く使用されている。

ＣＣＤイメージセンサ−では、フォトダイオードのよう
な光電変換素子が撮像面上に２次元配列されて（する。

撮像面上の光学像は、フォトダイオードにより有限の微
少部分に分割して検知され、その一つ一つの変換信号が
画素として光の強弱に応じた電気信号となり取出される
。

第４１図（ａ）〜（ｃ）は光学像と電気信号との関係を
示す模式図である。第４１図（ａ）に示すように光学像
は、撮像レンズによりイメージセンサ−の結像面に反転
像として投影される。従って、テレビジョン信号のよう
に走査線方式により映像信号が扱われる場合、水平走査
方向は撮像面の表面から見て左下から右下方向（Ｘ）、
垂直走査方向は下から上方向（ｙ）である。第４１図（
ｂ）および（Ｃ）はこの関係を示すもので、第４１図（
ｂ）は撮像する対称である画像およびテレビジョンの画
面に再現される映像であり、第４１図（ｃ）は撮像面に
投影された光学像である。

ここでテレビジョンの画面上の画素と撮像面上の画素の
対応をつけるためテレビジョンの画面上の左上を基点Ｐ
　（１，１）として水平方向右にＸ１垂直方向下にｙと
画素を数えれば、Ｐ　（ｘ、ｙ）で画素の位置および信
号の値を特定することができる。撮像面上の画素は基点
１　　（１，１）を左下隅にとり水平方向右にＸ、垂直
方向上にｙと画素を数えれば同様にしてＩ　（ｘ、ｙ）
で画素の位置および信号の値を特定することができ、第
４１図（ｂ）および同図（ｃ）のＰ　（ｘ、ｙ）とｌ（
ｘ。

ｙ）とを対応させることが出来る。

第４２図は典型的なＣＣＤイメージセンサ−を撮像面か
ら見た模式図である。説明の便宜上ノンインターレース
方式の白黒ビデオカメラ用で画素数は４Ｘ４としている
。

本例では、垂直転送ＣＣＤ１６及び水平転送ＣＣＤ１７
は３つの電極で１段の転送段を構成する３電極形で示さ
れており、垂直転送ＣＣＤ１６は垂直方向に４段が直列
に縦続接続され各々の第１電極にトランスファーゲート
１５を介してフォトダイオード１４が接続されている。

垂直転送ＣＣＤ１６の最下段には水平転送ＣＣＤ１７が
水平方向に４段直列に縦続接続され各々の第１電極下の
転送路がセパレータを介して垂直転送ＣＣＤ１６の第３
電極下の転送路に続いている。水平転送ＣＣＤ１７の最
先端にはセパレータを介して電圧変換器１８が設けられ
、この電圧変換器１８は、信号電荷に比例した電圧を映
像信号出力端子１９に出力する。

第４３図（ａ）は電荷転送の概念を説明するためのＣＣ
Ｄの断面模式図である。

２２は半導体基板であり、この基板２２の上面には絶縁
層２３が設けられ、この絶縁層２３の上面に、ＣＣＤ−
段当たり電気的に３つに分離され、平面的には部分的に
重なった電極が形成され、各電極は転送段毎に共通に接
続されている。ＣＣＤの転送路２６は、電極に所定の電
圧を印加することによって半導体基板２２の表面下に形
成される。

フォトダイオード１４部とＣＣＤの第１電極の間に形成
されたトランスファーゲート１５は、ＣＣＤの転送路と
類似の構造であるが、転送路として動作するためにはＣ
ＣＤの電極に加えるよりも高い電圧を印加しなければな
らないようになっている。−船釣にはこのトランスファ
ーゲートの駆動信号を与える電極は、ＣＣＤ転送電極の
第１電極と共通に使用される。

第４３図（ｂ）には転送電極に加えられる駆動信号波形
を示し、同図（ｃ）にはフォトダイオード１４から読出
された信号電荷がＣＣＤの転送路２６を転送されていく
様子を模式的に示す。

半導体基板２２上に形成されたフォトダイオード１４は
、基板表面に照射された光の強さと時間の積に比例した
電荷を発生し、この電荷は半導体基板中のＰＮジャンク
ション部に蓄積される。今、時刻ｔｏにはＣＣＤの転送
路には何も電荷がなくフォトダイオード１４に電荷が蓄
積されているものとする。第４３図（ａ）はこの様子を
示す。時刻ｔ１で第１電極ｖａに通常よりも高い駆動電
圧が印加されると、この電荷はトランスファーゲート１
５を介してフォトダイオード１４から第１の転送路に流
出する。時刻ｔ２で第１電極ｖａの駆動電圧が通常の電
圧になると、トランスファーゲート１５が閉じられフォ
トダイオード１４と第１の転送路との間は遮断される。

時刻ｔ３で第１及び第２電極ｖａ、ｖｂに通常の駆動電
圧が印加されると、第１の転送路にあった電荷の一部は
第２の転送路に流出する。時刻ｔ４で第１電極ｖａの駆
動電圧が遮断されると、第１の転送路にあった電荷はす
べて第２の転送路へ転送される。時刻ｔ５で第３電極ｖ
ａに駆動電圧が印加されると、第２の転送路にあった電
荷の一部は第３の転送路に流出する。時刻ｔ４て第２電
極ｖｂの駆動電圧が遮断されると、第２の転送路にあっ
た電荷はすべて第３の転送路へ転送される。以下同様に
して電荷は転送路中を順次転送されていく。

撮像面の光学像か電気信号として読出される場合は、光
学像に対応した電荷信号（電荷像）か垂直帰線期間毎に
垂直転送ＣＣＤ１６に一斉に転送される。垂直転送ＣＣ
Ｄ１６は、水平帰線期間毎に１段下の転送段に各々の電
荷が混じり合わないようにして信号電荷を転送する。同
時に垂直転送ＣＣＤ１６の最下段の信号電荷は水平転送
ＣＣＤ１７に転送され、続く水平走査線期間に水平方向
に順次転送され電圧変換器１８によって信号電荷に比例
した電圧に変換され出力端子１９に映像信号として出力
される。

第４０図に戻って説明する。電子ズーミングか行われる
場合、−旦フレームメモリ８に書き込まれた信号データ
は、変換制御回路１３に読み出され切換え回路７を経て
フレームメモリ８の別のアドレスに書き込まれることに
より所定の変換操作を受ける。変換された信号は、その
後、標準テレビジョン方式に従ったタイミングでメモリ
８から読出され切換え回路９を経てＤ／Ａ変換器１０に
よって再びアナログ信号に変換され信号処理回路１１を
通して出力端子１２から出力される。上記の電子ズーミ
ングを行うための各回路に対するタイミング信号は、タ
イミングジェネレータ４により作成されている。

第４４図は電子ズーミングを行う場合の変換操作をさら
に分り易く説明するために示した図である。便宜上テレ
ビジョン画面（以下ＴＶ画面と記す）−杯に表示される
映像は縦横各々４０画素から構成されているものとする
。第４４図（ａ）は電子ズーミングを行う前の元となる
映像でありＴＶ画面−杯に表示される大きさを示してお
り、フレームメモリ８の大きさにも対応している。また
撮像レンズ２を通して撮像素子３の有効表面に結像した
光学像は、先に説明したように上下左右反転の関係にあ
る。

第４４図（ｂ）は、第４４図（ａ）　（７）中央部分の
縦横各々１／２の部分を画面−杯に拡大した場合を示し
ている。画像を構成する画素を独立に取り扱うために、
元となる画像をＰとし拡大後の画像をＧとし、各々の画
素の位置を先に述べたようにＰ　（ｘ、ｙ）　、Ｇ　（
ｘ、ｙ）とする。元となる画像Ｐの左上隅にある画素は
Ｐ（１，１）、右下隅にある画素はＰ　（４０，１）　
　左下隅にある画素はＰ　（１，４０）　　右下隅にあ
る画素はＰ（４０，４０）と表わされる。拡大後の画像
Ｇの画素は同様１：ｃ　（１，１）　、−Ｇ　（４０，
４０）と表わされる。拡大したい部分は上記の表現方法
に従えばＰ　（１１，１１）とＰ　（３０，：３０）と
を対角線とする領域である。

本例の様に画像を２倍に拡大する場合は明らかに、元と
なる画像の各画素を水平方向に各々２回使用して一本の
走査線を拡大した後、その走査線をもう一度繰り返せば
良い。このようにすると、Ｇ　（１，１）とＧ　（２，
１）　、Ｇ　（１，２）及びＧ　（２，２）のデータは
Ｐ　（１１，１１）のデータと同一ということになる。

実際の変換操作は次のようにして行われる。

まずメモリ８のデータ格納番地を上記と同様にＭ（１，
１）、・・・、Ｍ（４０，４０）と表現する。

Ｐ　（１１，１１）のデータに対応するメモリ８のＭ（
１１，１１）のデータは、信号変換回路１３に入力され
、切換え回路７を経てメモリ８のＭ（１，１）、Ｍ（２
，１）に書き込まれる。次にＭ（１２，１１）のデータ
が読みだされ同様にしてＭ　（３，１）、Ｍ　（４，１
）に書き込まれる。

以下同様にしてＭ（３０，１１）のデータが読出され、
Ｍ　（３９，１）　、Ｍ　（４０，１）に書き込まれる
。このように１ライン分の書替えが終了する。そして令
書込んだＭ（１，１）　　Ｍ（２ユ）、・・・、Ｍ（４
０，１）のデータはそのままＭ（１，２）　　、Ｍ　　
（２，２）　　、・・・、Ｍ（４０，２）に転記される
。つまり上下のラインに同じデータが使用されることに
なる。

次にＰ　（１１，１２）のデータに対応するメモリ８の
Ｍ（１１，１２）のデータが読出され、Ｍ（１，３）　
、Ｍ　（２，３）に書き込まれ、以下同様にデータ転記
が進み、Ｍ（３０，１２）のデータが読比されＭ　（３
９，３）　、Ｍ　（４０，３）に書き込まる。そして、
Ｍ　（１，３）　、Ｍ　（２゜３）、・・・、Ｍ　（４
０，３）のデータは、そのままＭ（１，４）、Ｍ（２，
４）、・・・、Ｍ　（４０，４）に転記され上下のライ
ンで同じデータが使用される。

Ｍ　（４０，２０）までのデータの書替が終わった後（
この位置は本例ではメモリ８の縦方向の中間位置に相当
する）、今度は垂直方向の下から上方向にデータの転記
が進むようになる。つまりＭ（１１，３０）からＭ（３
０，３０）までのデータが同様にしてＭ　（１，４０）
からＭ（４０゜４０）まで書き込まれる。更にＭ（１，
４０）、Ｍ　（２，４０）、　・・・、Ｍ　（４０，４
０）のデータはそのままＭ　（１，３９）　、Ｍ　（２
，３９）　、・・・Ｍ’（４０，３９）に転記される。

次にＭ（１１゜２９）からＭ　（３０，２９）までのデ
ータが同様にしてＭ（１，３８）〜Ｍ　（４０，３８）
までに書込まれ、更にＭ　（１，３８）　、Ｍ　（２，
３８）・・、Ｍ　（４０，３８）のデータはそのままＭ
（１゜３７）　、Ｍ　（２，３７）　、・・・、Ｍ（４
０３７）に転記され以下同様に繰返してＭ（２１，，４
０）までのデータの書替が終わったところで全ての変換
操作°が終了する。

ここで変換の途中（本例ではメモリ８の垂直方向中間位
置）で変換する場所を変えるのは変換の終わっていない
データが書替え操作によって消失するのを防ぐためであ
って、ズーミングしたい場所が変われば、それに応じて
変更する必要がある。

以上の動作は、画゛像の一部を２倍に拡大する例である
が、例えば４／３倍と言うように整数倍でない場合はや
や事情が異なってくる。この場合は連続する３画素およ
び３ラインのうちいずれかの１画素および１ラインを２
回繰り返して使用し残りの２画素および２ラインは１回
のみ使用することになる。

第４４図（ｃ）はその結果を先の例と同じ様に示したも
のである。第４４図（Ｃ）を詳細に見ると元の画像では
同一の太さの線でも画面の場所によって変換後の線の太
さが異なり、細部の図形歪が目立つことが分かる。

図形歪が発生する理由は、画素の補充率の変化（間引き
）によって、信号波形の相似性が失われるためである。

ここで画素の持つ信号エネルギーが、画素の幾何学的大
きさとその画素の信号の大きさとの積で表されるものと
定義すれば図形歪は画素の持つ信号エネルギーの分布が
変化することによって発生すると言える。

第４５図（ａ）は元の画像の画素の信号エネルギーの分
布を示す図であり、横軸に画素の幾何学的位置を単位と
してとり、縦軸に画素の持つ信号レベルを表したもので
ある。横軸は例えば第４４図（ａ）のＰ　（６，６）か
らＰ　（３６，６）に対応する。第４５図（ｂ）は同様
に従来の方法による拡大後の画像の画素の信号エネルギ
ーの分布を示した図であり、第４４図（ｃ）でＧ（１，
１）からＧ　（４０，１）に対応する。第４５図（ａ）
と第４５図（ｂ）との左端の３つの画素について比較す
ると相似形であるが左端の２番目から４番目について比
較すると相似形ではないことが分かる。このように従来
の方法による拡大では、例えば３つの画素の内の１つを
２回使うことによって４／３倍の拡大を行うため変換に
よる図形歪が生じる。

以上の動作は第４０図の変換制御回路１３の制御のもと
に行われるが、このような複雑な動作はマイクロプロセ
ッサ−（ＭＰＵ）で容易に実現し得る。

（発明が解決しようとする課題） 以上説明したように、従来の電子ズーミングによると、
特に整数比でない画像の拡大・縮小を行うと原画では同
一の太さの線でも、画面の場所により変換後の線の太さ
が異なってくる。っまり変換後の図形歪みが目立つ問題
がある。

また、従来の信号変換方法であると、デジタル信号処理
であることが前提であり、Ａ／Ｄ変換器、Ｄ／Ａ変換器
、メモリが必要である。このことは、家庭用機器として
は、そのコストが無視できない負担となる。

さらに、ビデオカメラに適用した場合、動きのある画像
を限られた時間内で処理する必要があるために、信号処
理回路としては高速動作の可能な部品を必要とし消費電
力も増加してしまう。

そこでこの発明の第１の目的は、従来の簡易な信号変換
方法と同規模の方法で、原画を整数倍でない画像に拡大
あるいは縮小しても細部の図形歪みが生じないようにし
た信号変換装置を提供することにある。

この発明の第２の目的は、従来の信号変換装置のように
Ａ／Ｄ変換器、Ｄ／Ａ変換器を使用しなくても簡単な構
成で任意の倍率で画像の拡大あるいは縮小を得ることが
でき、家庭用機器として好適な信号変換装置を提供する
ことにある。

さらにこの発明の第３の目的は、家庭用機器、ビデオム
ービーにとどまらず、他の用途に応用可能であり、比較
的低価格で実現可能な信号変換装置を提供することにあ
る。

［発明の構成コ （課題を解決するための手段） 本発明の要点は、入力信号を波形的に整数倍でない大き
さに拡大又は縮小することによって細部の波形歪が目立
つという問題を解決することである。映像信号で見えれ
ば、画像拡大または圧縮を行った場合に、細かい図形歪
みを無くすことに相当する。

上記の問題を解決するために従来行なわれている例えば
画素の間引きに代わり、元となる画像の中の一定の数の
画素の信号エネルギーの和を維持しつつ信号波形の相似
性が失われないように拡大又は縮小したい割合に比例し
た数の画素の信号に分配する手段と、 拡大又は縮小後の信号レベルが変わらないように分配に
よって変化した信号レベルを補正する手段を用いるもの
である。

更に付加的に拡大又は縮小によって失われる画像の細部
を表す信号成分を補償する手段を前記拡大又は縮小する
手段と併用するものである。

（作用） 上記の手段により、離散的な例えば撮像素子より得られ
たアナログ信号、若しくはデジタル信号のサンプリング
数が、拡大または縮小のために整数倍でない比率のサン
プリング数に変換されたとしても、１サンプリング当り
の入力信号を任意のエネルギー配分で分配でき、分配し
た信号と、隣の分配信号とを加算合成して、補正するた
めに入力信号全体の相似性を損なうことなく拡大若しく
は縮小した新たな信号を得ることができる。

また、この基本原理は、デジタル信号そのものに適用で
きる（メモリおよび演算器を使用）とともに、アナログ
信号自体にも適用できる（ＣＣＤの活用）。さらにまた
この基本原理を利用して、各種の信号処理が可能となる
。例えば、画像圧縮、拡大、特殊効果等である。さらに
ＣＣＤの活用範囲は広く、信号経路に設けるだけでなく
撮像素子との一体化も可能である。

（実施例） 以下、この発明の実施例を図面を参照して説明する。

第１図は、この発明の基本的な原理を示す説明図である
。

撮像素子４０が例えば、縦４画素、横４画素の２次元配
列からなるものとする。ａ１、ａ２．ａ３、ｂ１、ｂ２
．ｂ３、ｃ１、ｃ２．ｃ３は画素である。今、画素ａ１
．ａ２．ａ３．ｂｌから読み出された信号レベルが、同
図（Ｂ）に示すような時系列になったとする。

ここで、画像の相似性が失われないように、４ｘ３倍に
画像拡大する場合を説明する。

原画を４／３に拡大するために、同図（Ｃ）に示すよう
に現実の撮像素子４０の画素数の４ｘ３倍をもつ仮想の
撮像素子４１を想定する。ａｌｌ〜ａ１４．ｂｌｌ　〜
ｂ１４．ｃｌｌ　−ｅ１４　、ｄｌｌ　〜ｄ１４は画素
である。このような撮像素子４１から得られる１ライン
分の信号は、同図（Ｄ）に示すように４つの画素の信号
が配列されることになる。

しかし、現実には、同図（Ｂ）に示す信号しか存在しな
いので、同図（Ｃ）に示すような信号に変換する必要が
ある。そこで、画素の大きさを信号のエネルギーに変え
て考える。

第１図（Ｅ）の上の図は、撮像素子４０の画素ａ１．ａ
２．ａ３の３つの画素からの信号エネルギー分布を拡大
して示している。今、拡大した大きさは４ｘ３倍である
から３つの画素の信号エネルギーを同図中で破線で示す
ように仮想的に４つに分割し各々の信号エネルギーを下
の図に示すように分配するものとする。

このように分配されると、１つの新画素信号のエネルギ
ーは、旧画素信号のエネルギーが分割されて生じたもの
と、分割されたもの同志が合成されて生じたものがある
。新画素信号ａｌｌは、旧画素信号ａ１が分割されて生
じたものであり、新画素信号ａ１２は旧画素信号ａｌの
一部と、旧画素信号ａ２の一部が合成されて生じたもの
である。

旧画素信号が分割されて生じた新画素信号は、旧画素信
号の値に比べ小さくなっているから、分割比の逆数が用
いられ新画素信号の大きさが補正される。第１図（Ｅ）
は、旧画素信号ａ１、ａ２．ａ３゜ｂｌがそれぞれ１３
．１７．２２．２０のレベルであった場合、新画素信号
ａ１１．ａ１２．ａ１３．ａｌ４．ｂｌｌのレベルがそ
れぞれ ａｌｌ−１３Ｘ　（３Ｘ４） ａｌ２　＝１３ｘ　（１／４）　・７ｘ　（２／４）ａ
ｌｌ−１７ｘ　（２／４）　＋２２ｘ　（１／４）ａｌ
４−２２Ｘ　（３／４） ｂｌｌ　−２０ｘ　（３／４） であることを示している。

上記のように仮想的に求められた新画素信号は、画像の
大きさを実際に拡大表示するための場所（メモリのアド
レス）転記される。以上の操作が水平の各走査線毎に繰
り返されることで横方向の拡大操作が完了する。

映像信号は２次元の広がりを持っているから横方向の操
作が終わった後で縦方向についても同様の操作が繰り返
されることにより、縦横共に正しい比率で画像拡大が実
現される。

実際の変換操作では仮想的な画素信号への変換は次のよ
うな演算操作により行われる。

第１図（Ａ）に示す元の画像の各々の旧画素信号の大き
さを左からＤＩ、Ｄ２．Ｄ３．　　・・とじ第１図（Ｃ
）に示す仮想的な画素の仮想画素信号を左からＥ１、Ｅ
２．Ｅ３．Ｅ４．　　　・とし拡大後の画像の新画素信
号の大きさを左からＦｌ。

Ｆ２．Ｆ３．Ｆ４．　　　・とする。元の画像の画素の
横軸方向の大きさを１とすれば仮想的な画素の横軸方向
の大きさは３／４である。従ってＦｌ−ＥＩＸ４／３− （Ｄ１ｘ３／４）ｘ４／３ Ｆ２−Ｅ２Ｘ４／３− （ＤＩＸＩ／４＋Ｄ２Ｘ２／４）Ｘ４／３Ｆ３−Ｅ３Ｘ
４／３− （Ｄ２Ｘ２／４＋Ｄ３Ｘ１／４）Ｘ４／３Ｆ４−Ｅ４Ｘ
４／３− （Ｄ３Ｘ３／４）Ｘ４／３ で求めることができる。

第２図は、画像拡大前と後の画素信号のエネルギーの分
布を比較して示す図である。第２図（Ａ）と第２図（Ｂ
）とを比較すれば分かるように、拡大前と後の信号波形
の相似性が良好である。第２図（Ｃ）と第２図（Ｄ）は
、従来の拡大方法により作成された拡大前と後の画素信
号のエネルギー分布を示している。従来の方法であると
、旧画素信号が均等に分配されていないので、拡大前と
後の信号波形の相似性が悪い。

この発明は上記の基本的な考え方に基づいている。

第３図は、この発明の信号変換方法を適用したデジタル
電子ズーミング−システムの構成図である。

第３図において撮影の対象物１から反射された光は撮像
レンズ２を通して撮像素子３の表面に光学像を結像する
。撮像素子３は、その表面（撮像面）上に配置された多
数のフォト・ダイオードの直下に光学像に対応した電荷
像を形成し、タイミングジュネレータ４から供給される
駆動パルスによって電気的映像信号を出力する。撮像素
子３から出力された映像信号はアナログ信号であり、前
置信号処理回路５を通った後、Ａ／Ｄ変換器６によって
デジタル信号に変換される。

Ａ／Ｄ変換器６の出力は、切換え回路７の一方入力端子
と、切換え回路９の一方の入力端子に供給される。

電子ズーミングが行われる場合は、Ａ／Ｄ変換器６の出
力映像信号は、切換え回路７を経てフレームメモリ８（
インターレース方式の場合はフィールドメモリが使用さ
れることもある）に−旦書き込まれる。そしてフレーム
メモリ８から読み出された信号は、演算制御回路３１に
供給され、ここでズーミング処理を受け、変換後の信号
はフレームメモリ８に書込まれる。

電子ズーミングが行われない場合は、Ａ／Ｄ変換器６の
出力映像信号は、直接切換え回路９を介してＤ／Ａ変換
器１０に入力される。或いは、旦フレームメモリ８に書
き込まれた映像信号が、再び通常の走査方式に従ったタ
イミングて読出だされ、切換え回路９を介してＤ／Ａ変
−換器１０に供給されてもよい。Ｄ／Ａ変換器１０によ
ってアナログ信号に変換された映像信号は、信号処理回
路１１を通して出力端子１２から出力される。

電子ズーミングが行われる場合、フレームメモリ８から
読み出された信号は、演算制御回路３１により処理され
てフレームメモリ８に供給される。

演算制御回路３１は、第１図で説明した信号エネルギー
の分割・加算を行なうもので通常のマイクロプロセッサ
ではＴＶ信号をリアルタイムに演算するのは負担になる
ため専用のハードウェアを設ける必要がある。

演算制御回路３１は、制御回路３１２を有する。

制御回路３１２は、データ入力回路３１１を介してフレ
ームメモリ８からのデータを取り込み、拡大あるいは縮
小等の処理を施し、処理したデータを、データ出力回路
３１３、スイッチ回路７を介してフレームメモリ８に書
込むことができる。

従って、制御回路３１２は、制御信号出力回路３１４を
介して、フレームメモリ８へ読出し、書込みアドレス、
スイッチ回路７．９に対する切換え信号を与えることが
できる。制御回路３１２の動作モードは、ＲＯＭ３１５
に格納されているプログラムによって決定される。また
制御回路３１２には、ＲＡＭ３１５も接続されており、
このＲＡＭ３１５はバッファメモリとして利用される。

第４図に、演算制御回路３１で使用されるプログラムフ
ローの簡単な一例を示す。このフローチャートは、４／
３倍の画像拡大を得るだめのものである。

演算制御回路３１は、システムの電源スィッチに連動し
て起動され、ステップＳ１において不揮発性メモリに前
回の変数が設定されていない場合は、新たに変数の初期
化が行われる。変数は、ズーミングのための倍率等であ
る。演算制御回路３１は、変数が設定されると、ズーム
開始ボタンの操作が行われるまで待機する（ステップＳ
２）。

ズームセレクトボタンが押された場合、ステップＳ１に
戻り、ズーム倍率、ズーム開始位置、終了位置の設定お
よび画面位置座標がメモリアドレスへ変換され、演算係
数が変数テーブルへ設定され、再びステップＳ２で待機
する。画面位置及び変数テーブルは、例えば第５図（Ａ
）、（Ｂ）に示すように取決められている。

次のステップＳ３では、水平方向拡大操作のための変数
が初期設定される。即ち （ＲＤ、Ｘ、ＲＤ、Ｙ）−（ＲＸＳ、ＲＹＳ）（ＷＴ、
Ｘ、ＷＴ、Ｙ）−（ＷＸＳ、ＷＹＳ）ＮＸ−０、ＲＡＭ
のデータのクリア 次のステップＳ４では、１ライン分の拡大操作の繰返し
開始位置が設定される。ステップＳ５では、全ての走査
線に対する水平方向の拡大操作が終了しているかどうか
の判定が行われる。全ての操作線の水平方向拡大操作が
終了していない場合は、ステップＳ６において、次の走
査線のデータがラインバッファに読み込まれる。ステッ
プＳ５の判定において全ての走査線の拡大操作が終了し
ているときは、後述するステップＳ１３へ移行する。

ステップＳ７では、画素単位の演算処理の繰返しが行わ
れる。ステップＳ８では、１走査線分の水平方向の拡大
操作が終了したかどうかの判定が行われる。終了してい
る場合は、ステップＳ４に戻り次の走査線の拡大操作の
繰返し開始位置が設定される。つまり、ＲＤ、Ｘを初期
値に戻し、Ｘ座標がカウント・アップされ、ステップＳ
４に戻る。終了していない場合は、ステップＳ９に移行
する。

ステップＳ９では、ＲＡＭのラインバッファからＸ座標
に対応するデータＤＸが読み出され、繰返し回数ＮＸが
カウントアツプされる。そして繰返し回数ＮＸに対応し
た演算係数ａ　（ＮＸ）がＲＡＭの変換テーブルから読
み出され、データＤＸに乗算される。

次のステップＳ１０では、ＲＡＭのデータバッファから
次のデータＤＳが読み出され、ステップＳ９で得られた
結果に加算される。この加算結果は、拡大後のＸ座標に
対応したフレームメモリに書込まれる（ステップ９と１
０の連係処理は、第１図（Ｄ）の走査線の左から２番目
あるいは３番目の画素信号を作成したことに対応する）
。走査線の最初の画素についてはステップＳ３でブタバ
ッファはクリアされているので加算結果は変化しない（
この場合は第１図（Ｄ）の走査線の左から１番目の最初
の画素信号を作成したことに対応する）。このステップ
Ｓ１０の加算結果がフレームメモリに書込まれたあと、
拡大後のデータを格納するためのＸ座標がカウントアツ
プされる。

ステップＳ１１では、ＲＡＭのラインバッファからＸ°
座標に対応するデータＤＸが再び読み出され、繰返し回
数に対応した演算係数ｂ　（ＮＸ）が変数テーブルから
読み出されデータＤＸに乗算される。この結果はＤＳと
してデータバッファに書込まれる。そして処理中の原画
素のＸ座標がカウントアツプされる。

ステップＳ１２では、画素単位の演算の繰返し回数ＮＸ
が３であれば、ＲＡＭのデータバッファのデータＤＳが
フレームメモリへ書込まれ、拡大後のデータを格納する
ためのＸ座標がカウントアツプされる（これは、第１図
（Ｄ）の左から第４番目の新画素信号を作成したことに
対応する）。

ＮＸが３より小さい場合は、ステップＳ７に戻る。

ステップ５１３では、垂直方向上半分の画像の拡大操作
の変数が初期設定される。

（ＲＤ、Ｘ、ＲＤ、Ｙ）−（ＷＸＳ、ＲＹＳ）（ＷＴ、
Ｘ、ＷＴ、Ｙ）−（ＷＸＳ、ＷＹＳ）ＮＹ−１、ＲＡＭ
のラインバッファをクリアこれ以下の処理では水平方向
に拡大されたデータが入力データとなる。

ステップＳ１４では、１ライン分の拡大操作の繰返し開
始位置が設定される。次のステップ５１５では、Ｙ処理
繰返し回数ＮＹがカウントアツプされる。ここでＮＹが
３を越えていれば、ＲＡＭのラインバッファのデータが
フレームメモリのＸ座標に対応したアドレスに転送され
る。モしてＸ座標がカウントアツプされ、ラインバッフ
ァがクリアされ、Ｙ処理繰返し回数ＮＹが１にリセット
される。ＮＹが３を越えていない場合は、なにもせず次
のステップへ移行する。

ステップＳ１６では、Ｙ処理座標が折り返し点を越えて
いるかどうかが判定される。折り返し点を越えている場
合は、ステップＳ２２へ分岐スるが、越えていない場合
は、ステップＳ１７へ移行する。

ステップＳ１７では画素単位の演算の繰返し位置が設定
される。

次のステップ５１ｇでは、フレームメモリからＸ座標に
対応するデータＤＸがＲＡＭのデータ・バッファに読み
出され、繰返し回数ＮＹに対応′した演算係数ａ　（Ｎ
Ｙ）がＲＡＭの変数テーブルから読み出され、データＤ
Ｘに乗算される。

ステップＳ１９では、ＲＡＭのラインバッファからデー
タＤＳが読み出され、ステップ８１８で得られた結果に
加算され、その結果は、拡大後のＸ座標に対応するプレ
ームメモリのアドレスに書込まれる。ＮＹ−１の走査線
についてはステップＳ１５でラインバッファはクリアさ
れているので加算結果は変化しない。

ステップＳ２０では、データバッファからＸ座標に対応
したデータＤＸが読み出され、繰返し回数に対応した演
算係数ｂ　（ＮＹ）が変数テーブルから読み出されデー
タＤＸに乗算される。この結果は、データＤＳとしてＲ
ＡＭのラインバッファに書込まれ、処理中の原画素のＸ
座標がカウントアツプされる。

ステップＳ２１では、１走査線分の処理が終了したらＸ
座標が初期値に戻され、ステップＳ１４へ分岐する。処
理が終了していない場合は、ステップＳ１７に戻る。

ステップＳ１４で垂直拡大操作（上半分）が終了したこ
と判定された場合は、ステップＳ２２に移行する。

ステップＳ２２では、垂直方向下半分の拡大操作の初期
設定が行われる。

（ＲＤ、　Ｘ、　ＲＤ、　Ｙ）　−（ＷＸＳ、　ＲＹＥ
）（ＷＴ、　Ｘ、　ＷＴ、　Ｙ）−（ＷＸＳ、ＷＹＥ）
ＮＹ−１、ＲＡＭのラインバッファをクリアこれ以下の
処理は、ステップ８１３〜Ｓ２１と同様な処理であるが
、Ｙ処理座標のカウント・アップがカウントダウンとな
り演算係数ａ　（ＮＹ）、ｂ　（ＮＹ）とが交換されて
処理される。

ステップＳ２３では、１ライン分の拡大操作の繰返し位
置が設定される。ステップＳ２４では、Ｙ処理繰返し回
数Ｎがカウントアツプされる。

ＮＹが３を越えていればＲＡＭのラインバッファのデー
タがフレームメモリの書込みＹ座標に対応したアドレス
へ書込まれ、Ｙ座標がカウントアツプされる。ＮＹが３
を越えていなければ何もせず次のステップに移行する。

ステップＳ２５ではＹ処理座標が折り返し点を越えたか
どうか判定が行われ、越えていればステップＳ３１へ移
行し、越えていなければステップ３２６に移行する。ス
テップＳ２６では画素単位の演算の繰返しが行われる。

ステップＳ２７では、フレームメモリからＸ座標に対応
するデータＤＸがバッファメモリに読み出され、繰返し
回数ＮＹに対応した演算係数ｂ（ＮＹ）が変数テーブル
から読み出され、データＤＸに乗算される。

ステップ３２８では、ＲＡＭのラインバッファからデー
タＤＳが読み出され、ステップＳ２７の結果に加算され
、この加算結果は拡大後のＸ座標に対応するフレームメ
モリのアドレスに書込まれる。この場合、ＮＹ−１の走
査線についてはステップＳ２２でラインバッファがクリ
アされているから加算結果は変化しない。

ステップＳ２９では、データバッファからＸ座標に対応
するデータＤＸが読み出され、繰返し回数に対応した演
算係数ａ　（ＮＹ）がＲＡＭの変数テーブルから読み出
され、データＤＸに乗算される。この加算結果はデータ
ＤＳとしてラインバッファに書込まれる。そして処理中
の原画素のＸ座標がカウントアツプされる。

ステップＳ３０では、１走査線分の処理が終了したかど
うか判定され、終了したときはＸ座標が初期値に戻され
ステップＳ２５に移行し、終了していないときはステッ
プＳ２６へ分岐する。

ステップＳ３１では、一画面の拡大操作が終了したこと
が判定され、ズーム動作が連続モードで指定されている
かどうかの判定が行われる。連続モードであればステッ
プＳ３に戻り、上述した処理が繰返され、連続モードが
指定されていなければステップＳ２へ戻り次の指定を待
つことになる。

上記の実施例の説明では水平方向を先に変換してその後
事直方の変換を行なう様にしているが縦横の変換の順序
はどちらが先であっても良いし、変換前後の信号が誤っ
て混合されない限りは部分的に縦横を繰り返してもよい
。また特殊な応用として縦横の拡大比率を異なった値と
して画像の変形や或は変形した画像の復元も自由である
。

第６図は、原色方式によるデジタル電子ズーミングシス
テムの実施例を示している。

カラ一方式そのものについては周知であるので説明は省
略するがＲＳＧ、Ｂ信号を並列に処理できるため演算制
御は比較的容易である。良好な鮮鋭度を得るためにはメ
モリーを多く必要とする。

第６図の実施例において、撮像レンズ２から入力した光
学像は、３色分解プリズム２００により３つの方向へ分
解される。各３つの光学像の出口には、それぞれＲ，Ｇ
、Ｈに対応した固体撮像素子３Ｒ，３Ｇ、３Ｂが配置さ
れている。各撮像素子３Ｒ，３Ｇ、３Ｂからの出力信号
は、それぞれ前置信号処理回路５Ｒ，５Ｇ、５Ｂに供給
され映像信号に変換される。前置信号処理回路５Ｒ。

５Ｇ、５Ｂからのアナログ映像信号は、それぞれＡ／Ｄ
変換器６Ｒ，６Ｇ、６Ｂでデジタル映像信号に変換され
る。Ａ／Ｄ変換器６Ｒ，６Ｇ、６Ｂの各出力信号は、そ
れぞれ信号変換部７０９Ｒ。

７０９Ｇ、７０９Ｂに入力される。これらの信号変換部
７０９Ｒ，７０９Ｇ、７０９Ｂは、第３図で説明したス
イッチ回路７および９、フレームメモリ８、演算制御回
路３１と同じ回路を含む。

第６図では、Ｇ信号の系列にスイッチ回路７Ｇ。

９Ｇ、フレームメモリ８Ｇ、演算制御回路３１Ｇを代表
して示している。

信号変換部７０９Ｒ，７０９Ｇ、７０９Ｂでそれぞれ同
等の比率で画像拡大、または縮小処理された信号は、そ
れぞれＤ／Ａ変換器１０Ｒ１１０Ｇ、ＩＯＢに入力され
、アナログ信号に変換される。そしてそれぞれの信号は
、信号処理回路１１Ｒ，ＩＩＧ、ＩＩＢに供給され、利
得が調整されてＲ，Ｇ、Ｂ信号として出力される。

第７図は色差方式によるデジタル電子ズーミングシステ
ムの実施例を示している。第６図のシステムと比較する
と演算制御か多少複雑になるがメモリは少なくてすむ利
点がある。

撮像素子３は、その撮像面にカラーフィルタを有する。

撮像素子３の出力信号は、信号分離回路５０１に入力さ
れ、Ｙ信号（輝度信号）、緑信号（Ｇ信号）、赤信号（
Ｒ信号）、青信号（Ｂ信号）に分離される。Ｙ信号は、
前置信号処理回路５Ｙを介してＡ／Ｄ変換器６Ｙに入力
される。Ｇ信号、Ｒ信号、Ｂ信号は、前置信号処理回路
５Ｃにおいて（Ｒ−Ｙ）、（Ｂ−Ｙ）信号に変換され、
この信号はそれぞれＡ／Ｄ変換器６Ｖ、６Ｕに入力され
る。各Ａ／Ｄ変換器６Ｙ、６Ｖ、６Ｕからの信号は、そ
れぞれ信号変換部７０９Ｙ、７０９Ｖ。

７０９Ｕに入力され、画像拡大もしくは縮小の処理を受
ける。そして各信号変換部７０９Ｙ、７０９Ｖ、７０９
Ｕから得られたＹ信号、（Ｒ−Ｙ）、（Ｂ−Ｙ）信号は
、例えばＮＴＳＣエンコーダ３５に入力されて、ＮＴＳ
Ｃテレビジョン信号に変換される。

上記した実施例は、第１図で説明した基本原理を実現す
るために、信号変換部におけるデータ処理により実現し
た。しかし、この基本原理を実現するための手段は、こ
れに限定されるものではない。

（ＣＯＤ演算方式） 本発明の第２の目的は従来のデジタル信号処理回路では
Ａ／ＤＳＤ／Ａ変換器が必要とされ、家庭用の画像機器
としてはそのコスト負担が無視できないという問題を解
決することである。先に述べた実施例ではデジタル的な
信号処理によって改良された電子ズーミングの方法を述
べたが、アナログ的に信号エネルギーを保存できるＣＣ
Ｄに演算機能を持たせることによってＡ／ＤＳＤ／Ａ変
換器を必要としないアナログ的な信号処理が可能である
。

即ち、ＣＣＤの転送段の一部分の複数個の電極が、各々
他の転送電極とは独立に駆動電圧を印加出来るようにし
た小電極で構成された場合、このＣＣＤは、小電極の設
けられた部分で信号エネルギーの加算、分割機能を持つ
ことができる。つまり、所定のタイミングに従って小電
極を駆動するという手段を付加すれば、従来の信号の転
送のみにとどまらず信号エネルギーの分割及び加算機能
を有するＣＣＤ信号変換装置を実現することができる。

第８図（Ａ）は、この発明の信号エネルギーの分割及び
加算処理を行うＣＣＤ信号変換装置の要部を示す平面図
であり、第８図（Ｂ）はその構造を示す断面模式図であ
る。

説明の便宜上３電極形のＣＣＤを用いて第１図で述べた
４／３倍の画像拡大操作に必要な機能を例として説明す
る。

ＣＣＤの入力転送段４１および出力転送段４２の間に信
号演算部４３が設けられる。信号演算部４３は、３つの
セパレータ４４（電極Ｓ１．Ｓ２゜Ｓ３）と、デバイダ
−４５（電極ＤＩ、Ｄ２゜ＤＢ）およびミキサー４６（
電極Ｍ）から構成される。セパレータ４４の大きさは信
号電荷を分離するために必要な最少銀の大きさである。

デバイダ−４５は各々の電極で形成される電位井戸の大
きさが等しく電気的に独立な５つの小電極Ｄ１、ＤＢ、
・・・ＤＢを有し、その内の４つの電極で生成される電
位井戸の大きさが転送段−段で転送出来る最大電荷量以
上の電荷を蓄積出来る大きさである。またミキサー４６
の電極Ｍは転送段よりも大きく、目的とする画像拡大・
縮小の比率に応じて決定さ、れる。

Ｖ　ｌａ、　Ｖ　ｆｂＳＶ　１ｃは入力転送段４１の電
極、ＶＯａは出力転送段の電極である。

図に示した符号２２は半導体基板であり、２６は転送段
を模式的に示している。２３は絶縁層である。

第９図は、各電極に加える駆動信号波形を示し、それに
よって信号電荷が分割及び加算される様子を第１０図に
模式的に示している。

時刻ｔｏにおいて入力転送路の第３転送電極Ｖｉｅの下
に信号電荷がありデバイダ−４５およびミキサー４６の
各電極の下には信号電荷が無いものとする（第１０図の
斜１ｉ１部分は信号電荷の意味であり、符号の■は第１
図に示した第１番目の画素信号の意味である）。即ち時
刻１０ではＶｉｅのみがハイレベルである。時刻ｔ１で
Ｖｉａ、Ｓ１、Ｄ１、ＤＢ、ＤＢ、Ｄ４、ＤＢがハイレ
ベルになり、時刻ｔ２〜ｔ３でＶｉｃＳＳｌが順次ロー
レベルになると、入力転送路の最終段電極ＶｉｅＯ下の
信号電荷はデバイダ−電極Ｄ１、ＤＢ、ＤＢ、Ｄ４、Ｄ
５下へ転送（複数の電極の下へ均一に分配）される。

時刻ｔ４で電極Ｄ２がローレベルになると、デバイダ−
電極下の分配電荷は、今度は電極Ｄ１とＤＢ、Ｄ４およ
びＤＢとでに３の比率に分割さレル。時刻ｔ　７　テＶ
ｉｂ、　Ｓ　２、Ｍ、Ｓ３、ｖｏａカハイレベルになり
、時刻ｔ７〜ｔ１２でＶｉａ、ＤＢ、Ｄ４、ＤＢ、Ｓ２
、Ｍ及びｓ３が順次ローレベルになり分割された電荷の
一方は出力転送路の第１転送電極ＶＯａの下に転送され
る。

以上の操作は第１図において第１番目の１日画素信号の
内、３／４を分割して取り出し、変換後の画像の第１の
新画素信号を得たことに相当する。

次に時刻ｔ　１３テ、ＶｉｅＳＤ２、ＤＢ、ＤＢ、Ｓ２
、Ｍ、Ｖｏｂがハイレベルになり、時刻ｔ１４〜ｔ　１
７テＶ　１ｂＳＤ　１、ＤＢ、ＤＢ、Ｄ４、ＤＢ、Ｓ２
か順次ローレベルになることで第２番目の画素の信号電
荷が入力転送路の第３転送電極の下に読み込まれるとと
もに、先に分割された第１番目の画素の信号電荷の残り
の一方はミキサー電極Ｍの下に保持される。

時刻ｔ　１９テ、Ｖｉａ、Ｓ１、Ｄ１、ＤＢ、ＤＢ、Ｄ
４、ＤＢ、ｖｏｃがハイレベルになり、時刻ｔ２０〜ｔ
　２１でＶｉａＳＶｏｂ、　Ｓ　１が順次ローレベルに
なることで入力転送路の最終段電極Ｖｉｅ下に転送され
て来た第２番目の画素の信号電荷は、デバイダ−電極下
に転送される。時刻ｔ　２２でＤＢがローレベルになる
と、デバイダ−電極下の電荷は今度は２：２の比率で分
割される。時刻ｔ２５でｖ　ｔｂ。

Ｓ２、Ｓ３、Ｖｏａがハイレベルになり、時刻ｔ２８〜
ｔ２９でＶ　ｌａ、　　Ｖ　ｏｅＳＤ　４、Ｄ５、Ｓ２
、Ｍ１Ｓ３が順次ローレベルになると、分割された第２
番目の画素の信号電荷の一方は先に保持されていた第１
番目の画素の信号電荷の残りの一方とミキサー電極の下
で加算され出力転送路の第１転送電極ＶＯａの下に転送
される。

以上の操作は第１図において第１番目の画素信号の１／
４と第２番目の画素信号を１／２に分割した一方とを加
算し変換後の信号を第２番目の新画素信号として取り出
したことに相当する。

以降の逐次的な説明は省略するが以下同様にして画素の
信号電荷の分割加算を繰り返すことによって第１図で説
明した基本原理を実現することができる。そして出力部
からは、図形歪の少ない拡大された画像が得られる。こ
こで時刻ｔ５５〜ｔ６６の間では入力転送路での電荷の
転送が行われないことに注意しておく必要がある。即ち
本例では３画素分の入力から４画素分の等しい時間間隔
の出力を得るために一画素分の時間調整が必要となるか
らである。変換比率が異なればこの時間調整の値を当然
変更しなければならない。また信号電荷の入力と出力の
間にも時間的な差が発生しており２種類の画像を変換後
に重ね合わせるような用途に使用する場合にはその対策
を工夫する必要がある。これらの点に対するいくつかの
工夫についても後述する具体的実施例で説明する。

また４／３倍に画像拡大したことによって信号レベルは
３／４に低下しているが、この低下分は全ての画素に共
通であるから変換後に増幅すれば問題は無い。第９図の
タイミングチャートは一例であって必ずしもこれと同じ
である必要は無く、またハイレベル・ローレベルとする
順序についても説明の通りで無くても支障は無い。要は
各画素の信号電荷が互いに混じりあうことなく完全に転
送されるのに必要な時間が確保出来ればよい。

以上４／３倍のズーミングを例として説明したが、変換
比を別の値とする場合は若干の工夫が必要である。

今、入力画像の横方向の画素数をｍとして変換後の出力
画像の横方向の画素数をｎとして変換比ｒをｒ　−ｎ　
／　ｍと表わす。即ち任意の変換比ｒはそれに最も近い
整数ｍとｎの比で実現される。従って変換装置のデバイ
ダ−はｍ・個の電極が必要である。ｍをいくつかの任意
の整数の最小公倍数となるように選べば複数個の変換比
の組合せが可能である。−例として２．３．４を任意の
整数とすればｍ−１２従ってｍ・−１３個（段）のデバ
イダ−を有する変換装置を用意すれば（１／２）くｒく
２の範囲でｒ−１／２．２／３．３／４．５／６°、７
／６．５／４．４／３．３／２．７／４．５／３等の変
換比を選ぶことができる。ここで変換比ｒを（１／２）
　＜　ｒ　＜　２としたのは実用的な電子ズーミングと
して画像の質の劣化が目立たない程度とした為で用途に
よってはこの範囲以外を選定しても支障はない。

先の説明でミキサーの大きさは目的とする拡大・縮小の
比率に応じて決定されると述べたが具体的には縮小率を
１／２とする場合は２倍の大きさ、１／３とする場合に
は３倍の大きさが必要となる。

また上記の変換を実際に行なう場合にはデバイダ−電極
を駆動するタイミングを各々の変換比に合わせて変更す
る必要があるのは言う迄もない。駆動信号の切換えは、
例えばＲＯＭ　（リードオンリーメモリー）に予め各々
の変換に対応したタイミングパルス発生データをアドレ
スを変えて書き込んでおき、変換比を変える毎にそれに
対応したアドレスからＲＯＭの内容を読みだし駆動信号
を発生させるという方法で容易に変更ができる。駆動信
号を発生する方法については各種の方法が当業者間で公
知であるので詳細な説明はここでは省略する。

また信号レベルについても変換比によって変わってくる
が可変利得増幅器を使用することによって容易に対応す
ることができる。第８図に示した信号変換装置単独では
先に説明した横または縦方向の一方向のみの変換だけで
あり映像信号を変換するためには複数個の組合せが必要
である。この組合せによって種々の応用が可能であるが
その一部を以下の実施例で説明する。

（ノンインターレース白黒ＴＶ方式） 第１１図は、本発明によるＣＣＤ演算方式を応用した電
子ズーミングシステムの実施例を示す。

説明の便宜上、第１１図のシステムは第３図に示したシ
ステムと同等のノンインターレース白黒ＴＶ方式として
おり、第３図と同等の機能を有するものは同一の番号を
付しであるので詳細な説明は省略する。

第１１図において、５１は本発明によるＣＣＤ信号変換
装置であり第１図のＡＤコンノ（−夕６、切換え回路７
、フレームメモリ８およびＤＡコンバータ１１、演算制
御回路３１等と同等の機能を有するものである。

信号変換装置５１に続いて振幅補償回路５２が設けられ
ている。振幅補償回路５２は変換操作によって変化した
信号レベルを変換前の信号レベルと等しくする増幅器ま
たは減衰器である。この機能は説明の便宜上独立の機能
としているが後段の信号処理回路１１に含めても良い。

また振幅補償回路５２は変換操作に伴う積分効果によっ
て画像の鮮鋭度が劣化するのを補償するいわゆるアバー
チャー補正の機能を持たせてもよい。

第１２図は信号変換装置５１の詳細な機能ブロック図で
ある。

前置信号処理回路５からの映像信号は、入力端子５３を
介して電荷注入部５４に入力される。電荷注入部５の出
力は、スイッチ部５５において水平周期で水平バッファ
５６と、５７に振分けられる。例えば奇数走査線の信号
は水平バッファ５６へ、偶数走査線の信号は水平バッフ
ァ５７へ取り込まれる。この水平バッファ５６．５７の
２つを並列に配置したのは、後段で水平方向の演算を行
うので時間調整が必要なためである。水平バッファ５６
と５７の出力は、スイッチ部５８により選択的に水平演
算部５９に入力される。一方の水平バッファの出力が、
水平演算部５９に入力されるときは、他方の水平バッフ
ァにはスイッチ部５５から入力が取込まれている。

水平演算部５９は、第８図、第９図、第１０図で説明し
た方法と同じ信号処理により水平方向の画像拡大を行う
。

水平演算部５９から出力された信号は、水平バッファ６
０に入力される。またこの水平バッファ６０の出力は、
水平バッファ６１に入力される。

水平バッファ６０、あるいはい６１に取込まれた信号は
、走査線単位でそれぞれに対応するフレームバッファ６
２と６３に取込まれる。フレームバッファ６２の出力は
、水平バッファ６４．６５を介して垂直演算部６６に走
査線単位で取込まれ、また、フレームバッファ６３の出
力は、水平バッファ６５を介して走査線単位で垂直演算
部６６に取込まれる。

上記のように、フレームバッファ６２と６３を並列に設
けているのは、垂直方向演算を行うための時間調整を行
うためである。即ち、奇数フレームの信号電荷は、フレ
ームバッファ６２に導入され、偶数フレームの信号電荷
は、フレームバッファ６３に導入される。フレームバッ
ファ６３の信号電荷が水平バッファ６５を介して垂直演
算部６６に導入されている期間は、フレームバッファ６
２に信号電荷が取込まれる。また、フレームバッファ６
２の信号電荷が水平バッファ６４．６５を介して垂直演
算部６６に導入されている期間は、フレームバッファ６
３に水平演算部５９からの信号電荷が水平バッファ６０
．６１を介して導入される。従ってこの期間では、水平
バッファ６０は転送のみを行っている。

垂直演算部６６においては、第８図乃至第１０図で説明
した原理で、垂直方向の画素の分割、加算処理が行われ
る。ただし、垂直演算部６６では垂直方向の分割、加算
処理が行われるので、水平方向の画素数に対応した演算
部が多数並列に設けれている。垂直演算部６６からの出
力は、走査線単位で水平バッファ６７に入力される。水
平バッファ６７の出力は、出力電圧変換部６８にて電圧
信号に変換され、出力端子６９に映像信号として出力さ
れる。

上記のシステムは、ＣＣＤにより構成されているので、
各電極に対する駆動信号は、駆動信号発生部７０で発生
されている。駆動信号発生部７０は、外部クロック入力
端子７１からの基準クロックに同期して内部クロックを
発生するクロック同期部７２からの内部クロックにより
駆動されている。駆動信号発生部７０が出力する駆動信
号の発生モードは、ＲＯＭ７５からの出力データに基づ
いて設定される。ＲＯＭ７５は、予め、画像拡大、縮小
の倍率に応じた駆動信号発生モードに対応するデータを
格納されている。ＲＯＭ７５の読出しアドレスは、制御
信号入力端子７３から与えられる制御信号が、デコーダ
７４によりデコードされることにより決定される。従っ
て、制御信号は、ユーザにより操作される倍率選択信号
に対応してる。

第１３図は信号変換装置５１の具体的構造を説明する為
のＣＣＤ部の模式的平面図である。

説明の便宜上、第１２図と同一の機能を果たす部分は同
一の番号としている。また、第８図と同一の機能を果た
す部分にも第８図と同一符号を付している。

この例は、４０Ｘ４０画素の画像の中央部分を４／３倍
に拡大する装置として説明する。本例においてもＣＣＤ
の構造は３相駆動力式である。

映像信号入力端子５３は入力電荷注入部５４に接続され
ている。入力電荷注入部５４には電荷を二つの方向に選
択的に切り換えるスイッチ部５５が続いている。このス
イッチ部５５で、二つの方向に分けられた信号電荷は、
各々４０段の転送段で構成される二つの水平バッファ５
６及び水平バッファ５７を経てスイッチ部５８によって
再び一つの電荷転送路に送り込まれ、水平演算部５つへ
入力される。

二つの水平バッファ５６．５７の最終段には各々セパレ
ータ７６を介してドレイン７７が設けられている。セパ
レータ７６およびドレイン７７は、不要な電荷を放出す
るためのものである。

水平演算部５９の出力部には、それぞれ４０段のＣＣＤ
転送段で構成される二つの水平バッファ６０．６１が従
属接続されており、各々の水平バッファ６０．６１は、
４０Ｘ４０画素の二つのフレームバッファ６２．６３の
入力段を兼ねている。

水平バッファ６１の最終段には、不要電荷を放出するた
めにセパレータ７８を介してドレイン７７が設けられて
いる。

フレームバッファ６２．６３は、それぞれ前後にセパレ
ータ電極を備え各々４０段の転送段を持つ４０組の垂直
転送ＣＣＤで構成されており４０組の転送段の電極は全
て共通の駆動信号で駆動される。フレームバッファの各
々の最終段にはまたセパレータ８３を介してドレイン７
７が設けられている。フレームバッファ６２．６３の出
力段を兼ねる二つの水平バッファ６４．６５は、従属に
接続されており、水平バッファ６５の最終段にはセパレ
ータ８５を介してドレイン７７が設けられている。更に
水平バッファ６５は、垂直演算部６６の入力段を兼ねて
おり、各段の第１電極のフレームバッファに対向した側
には、それぞれ垂直演算部６６が配置されている。垂直
演算部６６は４０組の演算部分からなり、それぞれの演
算部の入力側と出力側にはバッファＣＣＤを有する。

垂直演算部６６の出力は４０段の転送段で構成される水
平バッファ６７の各段の第１電極部に続いている。水平
バッファ６７の最終段に続いて出力電圧変換部５５及び
映像信号出力端子６９が設けられている。

ＣＣＤ部の駆動信号は、第１２図に示したように駆動信
号発生部７０で、外部クロック入力端子７１を経てクロ
ック同期部７２へ供給される外部クロックを基準として
発生される。駆動信号のシーケンスは制御入力端子７３
を経てデコーダ７４に与えられる制御コードをもとにＲ
ＯＭ７５から読みたされるデータに従ってコントロール
される。

次に各部の波形図を参照してその動作を説明する。説明
の便宜上通常のテレビ信号と周期を変えているが本質的
に異なっている訳ではない。４゜Ｘ４０画素を分かりや
すく示すため水平走査線数を４５本とし１水平走査周期
も画素のクロックの周期の４５倍としている。

第１４図は信号変換装置の入力部の信号波形を垂直周期
で示したものである。（ａ）は垂直同期信号（ＶＳＹＮ
Ｃ）　　　（ｂ）　は垂直ｉ線消去信号（ＶＢＬＫ）　
　　（ｃ）は水平同期信号（ＨＳＹＮＣ）、（ｄ）は映
像信号を示す。（ｅ）はＣＣＤへ信号を注入する入力電
荷注入部のサンプリングクロック（ＳＰＬＣＫ）であり
、斜線の意味は図として表現出来ない高速の繰り返し波
形を表わすものである。（ｆ）はスイッチ部の切換え制
御信号を示す。

第１５図は同じく水平周期で示したものである。

同図（ａ）は水平同期信号（ＨＳＹＮＣ）（ｂ）は水平
帰線消去信号（ＨＢ　Ｌ　Ｋ）（ｃ）は映像信号を示す
。（ｄ）はＣＣＤへ信号を注入する入力電荷注入部のサ
ンプリングクロック（ＳＰＬＣＫ）である。（ｅ）は入
力水平転送ＣＣＤの駆動信号であり映像走査周期と帰線
消去期間とで繰り返し周期が異なる。

第１６図は入力部ＣＣＤの水平周期の駆動波形である。

同図において）ＩＢＬＸ及び入力信号は、第１５図（ｂ
）及び（ｃ）で示した水平帰線消去信号及び入力映像信
号でありＣＣＤ駆動パルスと水平周期との関係を表わす
為に示している。５ＰＬＣＫは同じくサンプリングクロ
ック、Ｓ／Ｈｓｉｇは入力電荷注入部５４でサンプリン
グクロックを用いてサンプリングされた映像信号を示す
。

以下は、スイッチ部５５から水平演算部５９の出力部ま
でのＣＣＤの駆動信号である。

即ち、５Ｗｌａはスイッチ部５４の入力部の電極に与え
られる駆動信号、５ＷＩＡｂ　５ＳＷＩＡｃ　５ＨＢ１
ａ、ｂ、ｃはそれぞれ水平バッファ５６の電極に供給さ
れる駆動信号である。また５ＷＩＢｂ　、　５ＷＩＢｃ
　、　ＨＢ２ａ、ｂ、ｅはそれぞれ水平バッファ５７の
電極に供給される駆動信号である。５ＥＰＩは、セパレ
ータ７６に供給される駆動信号、Ｓν２Ａａ　、　Ｓν
２Ａｂは水平バッファ５６の出力側の電極に供給される
駆動信号、５Ｗ２Ｂａ　５ＳＷ２Ｂｂは、水平バッファ
５７の出力側の電極に供給される駆動信号、５Ｗ２ｃは
バッファの共通出力部に供給されう駆動信号である。ま
た、ＨＢ３ａ、、ｂＳｃは水平バッファ６０の電極に供
給される駆動信号である。

映像信号はＣＣＤ信号変換装置５１の入力端子５３を経
て入力電荷注入部５４で信号レベルに比例した電荷に変
換される。今、元の画像の中央部分を４／３倍に拡大す
るから原画像信号の内の上下５本の走査線および左右の
５画素は不要である。

最初の５本の走査線については第１４図（ｅ）に示すよ
うにサンプリングクロックを止め信号の読み込みを行わ
ない。第６番目の走査線から第３５番目走査線の映像信
号は、そのサンプリングされた信号電荷がスイッチ５５
に注入される。スイッチ部５５は、水平周期で電荷の転
送方向か切換えられ、例えば奇数走査線の場合は水平バ
ッファ５６に偶数走査線の場合は水平バッファ５７に電
荷を転送する（書き込み）。走査線１本分の映像信号電
荷は４０クロック周期で転送路−杯に転送され、続く水
平帰線期間の始めに高速の転送ロックを用いて最初の５
画素分の信号電荷はセパレータ７６を通してドレイン７
７に捨てられる。また入力電荷注入部５４は、水平帰線
期間の始めに付加されたサンプリングクロックによって
無信号レベルにリセットされる。水平バッファ５６及び
５７の出力はスイッチ部５８によって上とは逆に、入力
が奇数走査線の場合は水平バッファ５７から偶数走査線
の場合は水平バッファ５７から読みだされる。水平バッ
ファ５６および５７の駆動信号は、書き込みと読みだし
とで異なり、書き込みの場合は上に述べたサンプリング
クロックに同期し、読み出の場合は次に続く水平演算部
５９のシーケンスに合わせて電荷を転送する。このよう
に二つのバッファを切り換えて使用するのは水平演算部
５９ての入出力信号のタイミングを調整するためであっ
て出力信号は入力信号から丁度１走査線分遅れて出力さ
れる。水平演算部５９の動作は第８図乃至第１０図で説
明した原理と同じである。

垂直演算部６６においても入力信号の走査線３本につい
て４本の走査線を出力するから二つのフレームバッファ
６２．６３が交互に使用され時間調整が行なわれる。即
ち奇数番目のフレームでは第１のフレームバッファ６１
に入力信号が書込まれ、偶数番目のフレームでは第２の
フレームバッフ７６２に入力信号が書込まれる。そして
第２の７レームバツフア６２に信号が書込まれている間
に、先にフレームバッファ６ユに書込まれている信号が
読みだされ変換処理を受ける。

第１７図は垂直処理部の垂直周期の駆動波形であり、第
１８図はその内のフレームバッファの細部の部分拡大図
である。

今、奇数フレームの信号が入力されているとする。水平
演算部５９から１水平走査線分遅れて信号が出力される
から水平バッファ６１は垂直帰線消去期間後に１走査線
期間遅れて信号の転送をはじめる。続く水平帰線期間の
始めに水平バッファ６０の１走査線Ｐの信号電荷はセパ
レータ７９を介してフレームバッファ６２に転送される
。フレームバッファ６２に信号を書き込んでいる間に水
平バッファ６１はセパレータ７８を介して不要電荷をド
レインに排出する。この期間は水平バッファ６１は動作
を停止していても良いが雑音等による不要電荷が他の転
送路に混入するのを防止するため本例のように確実にド
レインへ排出する方が望ましい。

偶数フレームではセパレータ７８．７９は動作を停止し
、水平バッファ６０はこの期間の水平帰線期間は信号電
荷を保持し、水平バッファ６１へ連続して信号電荷を転
送しセパレータ８ｏを介してフレームバッファ６３に信
号電荷を書き込む。

従ってフレームバッファ６３への信号電荷の書き込みは
入力の垂直帰線消去期間終了後に２走査線期間遅れて開
始される。各フレームバッファに信号電荷が書き込まれ
ている期間には各々のフレームバッファ６２．６３の最
終段はセパレータ８３．８４を介して不要電荷をドレイ
ンに排出している。

各々のフレームバッファに書込まれた信号電荷の内始め
の５走査線分は続く垂直帰線消去期間の始めにドレイン
に捨てられる。

第１７図において、ＶＢＬＫは垂直帰線消去信号、ＨＣ
ＯＮＶは、水平演算部５９で処理された変換出力、５Ｅ
Ｐ２（７８）、５ＥＰ３（７９）、５ＥＰ４（８０）、
５ＥＰ（８３）、５ＥＰ（８４）は、それぞれセパレー
タ７８．７９．８０．８３．８４に供給される駆動信号
である。

また、ＨＢ３　、ＨＢ４　、ＨＢ５　、ＨＢ８　、ＨＢ
７はそれぞれ水平バッファ６０．６１．６４．６５．６
７に供給され駆動信号であ、ＦＢＩ　、ＦＢ２はフレー
ムバッファ６２．６３に供給される駆動信号である。第
１８図はさらに時間軸方向を拡大して示している。

第１９図及び第２０図は、各々フレームバッファ６２．
６３からの信号の読み出し及び垂直演算部６６の操作を
行なうための駆動信号を示す。フレーム・バッファ６２
の信号電荷は、垂直帰線消去期間の終了する１水平走査
線期間にセバレ〜夕を介して読み出され水平バッファ６
４がら水平バッファ６５へ転送される。フレームバッフ
ァ６３の信号電荷はセパレータを介して水平バッファ６
５へ直接読み出されるから最初の水平走査が始まる直前
の水平帰線消去期間に読み出しが開始される。

垂直演算部５６は画像の垂直方向に対する拡大操作を１
水平走査線全てを同時に行なう。演算操作は第８図乃至
第１０図で説明した原理と同じである。

第１９Ａ図は、水平バッファ６５から垂直演算部６６に
電荷が転送され、垂直演算部６６で演算され、水平バッ
ファ６７にて転送される経過を示している。第１９Ｂ図
は水平バッファ６４がら水平バッファ６５を介して垂直
演算部６６に電荷が転送され、垂直演算部６６で演算さ
れ、水平バッファ６７にて転送される経過を示している
。

第２０Ａ図、第２０Ｂ図は、垂直演算部における駆動信
号波形であり、水平バッファ６５がらの信号が３走査線
分、垂直演算部６６に転送され演算される経過を示して
いる。

以上説明した一連の駆動信号の縁り返しによって入力信
号は次々に変換される。本発明の信号変換装置は入出力
の信号間に１フレ一ム分の遅れがあるか実用的には問題
にならないものである。

また以上の説明は動きのある連続画像を対象としている
ため２フレームのバッファを（１１しているが静止画像
の変換装置に応用する場合はフレーム・バッファは無く
ても可能である。

（ノンインターレース白黒ＴＶ方式２）第１２図、第１
３図に示した信号変換装置５１は、水平及び垂直演算操
作の順序の組合せの−例であって、その順序は入れ換え
ることも可能である。

第２１図、第２２図は、垂直演算操作を先に行なう組合
せの実施例を示す。ＣＣＤの駆動方法は先の実施例に類
似であるので詳細説明は省略する。

入力端子５３の信号電荷は、２つの電荷注入部８６と８
８に供給される。奇数フィールドでは、電荷注入部８６
からのサンプリング信号が水平バッファ８７を介してフ
レームバッファ６２１．：供給され、偶数フィールドで
は電荷注入部８８からのサンプリング信号が水平バッフ
ァ８９を介してフレームバッファ６３に供給される。フ
レームバッファ６２と６３の出力信号は、フィールド毎
に交互に水平バッファ９０に１走査線単位で転送される
。水平バッファ９０の出力は、水平バッファ９１を介し
て垂直演算部６６に供給され、垂直方向の画像拡大ある
いは縮小などの処理を受け、水平バッファ９２に転送さ
れる。水平バッファ９２からは、水平方向に信号が読み
出され、水平演算部５９に入力される。水平演算＃５９
で水平方向の画像拡大あるいは縮小処理を受けた信号は
、出力電圧変換部６８で電圧信号に変換され出力端子６
９に導出される。第１２図のブロックと同様な機能を発
揮する部分には第１２図と同一符号を付して説明は省略
する。但し、駆動信号発生部７０から出力される駆動信
号の発生パターンか第１２図の場合と異なることは当然
である。

第２２図は、上記のブロックをＣＣＤ構成とした状態を
模式的に示している。第２１図に対応する部分には同一
符号を付している。

（ノンインターレース白黒ＴＶ方式３）先に示した実施
例は演算操作の時間合せのためのフレームのバッファを
使用しているが本信号変換装置を１つの半導体チップで
構成するとその大部分はフレームバッファで占められて
しまう。

１フレームのバッファで前述の信号変換を行えば装置の
コストを低減することができる。

第２３図、第２４図に１フレームのバッファを用いて信
号を行う変換装置の実施例を示す。

これまで説明してきたフレームバッファは垂直方向に一
斉に電荷を転送するものであったが本例のものは部分的
に垂直方向の駆動信号を切換え、書き込みの領域と読み
出しの領域とを使い分けるものである。このようにする
と、フレームバッファは１つで良く、小形化が可能であ
る。

入力端子５３の信号電荷は、電荷注入部５４に導入され
、水平バッファ９３に入力される。この水平バッファ９
３の出力は、フレームバッファ９４に１走査線単位で供
給される。フレームバッファ９４の出力は、垂直演算部
６６に入力される。

ここでフレームバッファ９４の信号電荷の読取りと、出
力方法にはこの実施例の特有の技術が使用されている。

この動作は第２５図を参照して後で説明する。垂直演算
部６６の出力信号は、水平バッファ９５に垂直方向に画
像拡大されて導入される。水平バッファ９５の出力は、
水平方向へ読み出され水平演算部５９に入力されて、水
平方向の画像拡大処理が行われる。水平演算部５９の出
力は、出力電圧変換部６８を介して出力端子６９に電圧
信号として出力される。

上記のブロックは、第２４図に模式的に示すようなＣＣ
Ｄ構成である。第２３図と対応する部分には同一符号を
付している。

第２５図にフレームバッファ内の信号電荷の転送状態を
表わす模式図を示す。

同図（ａ）の斜線部は、元となる画像の拡大したい画素
の領域を示す。同図（ｂ）はフレームバッファへ転送さ
れてから読みＨされる直前の第１のフレームの画素デー
タ（左下がりの斜線の領域）を表す。

走査線の最初の画素は拡大によって失われるために、前
もってスキップされ、フレームバッファ内では画素デー
タは右へ詰められる。これは、水平バッファ９３からフ
レームバッファ９４に電荷転送が行われるときに操作さ
れる。同図（Ｃ）、（ｄ）、（ｅ）、（ｆ）は最初の走
査線から順に変換のために読み出され次の第２フレーム
の画素データが読み込まれた状態を示している。右下が
りの斜線部が第２フレームの画素データの領域である。

読みだしは、４／３倍であると水平走査線の３ライン分
が読み出され、垂直方向の画像拡大のための演算が行わ
れる。即ち、第１フレームの３ライン分のデータが出力
された後、第４番目のラインの新データは、先に読み出
された３ライン分のデータを用いて作成される（第１図
参照）から、第１フレームの画素データは、同図（ｆ）
のタイミングではフレームバッファ内に残される。

しかし、第２フレームの画素データは読み込まれなけれ
ばならない。このため、第１フレームのデータおよび第
１フレームと第２フレームの画素データの間の空のデー
タの部分は、垂直転送を停止され、第２フレームの画素
データのみが転送される。従って、同図（ｅ）と（ｆ）
を比べると明らかなように、第１フレームのデータと第
２フレームのデータの間の空のデータの部分は１ライン
分が減少している。以下、同様にして第１フレームのデ
ータと第２フレームのデータの間の空のデータの部分は
１ライン分減少して、第１フレームのデータがすべて読
み出されたときには、同図（ｊ）に示すように第２フレ
ームのデータに置き換えられる。空のデータの部分は、
垂直転送によってフレームバッファ内を移動するために
転送電極の転送を停止する部分も垂直方向にシフトさせ
る必要かある。

この方法では垂直方向の転送電極は全て独立に駆動しな
ければならないが半導体の多層配線技術とＣＣＤとＭＯ
Ｓトランジスタの共存プロセスによって容易に実現でき
るものである。

具体的な駆動信号のタイミング、発生方法について説明
は省略するが、マイクロコンピュータなど接続して予め
設計した駆動タイミングに基づいて駆動信号を得ること
も可能である。また、拡大場所や拡大率が異なる場合は
、駆動信号のタイミングが異なることはもちろんである
。

（インターレース機能の付加） これまでの実施例ではノンインターレース方式のカメラ
を対象として説明をして来たが家庭用のビデオカメラは
テレビ放送受像機に合わせてインターレース方式を採用
している。本発明の信号変換装置をインターレース方式
に対応させる方法について次の実施例で説明する。

第２６図は、インターレース操作の概念を説明する図で
ある。同図（ａ）は、１枚の画像全体を表わすフレーム
画像である。この画像は、奇数番目と偶数番目の走査線
に分割される。従って、分割された各画像は、１／２の
走査線を各々−本含むことになる。１本おきの各々同数
の走査線で構成された画像はフィールド画像と呼ばれる
。信号の伝送は、奇数フィールド（同図（ｂ））と偶数
フィールド（同図（Ｃ））の画像が交互に伝送される。

従って、到来するビデオ信号は、垂直方向に時間的に不
連続となっており、画像の拡大・縮小を行なう場合には
、前置てインターレースをしていないフレーム画像に変
換しておく必要がある。また画像の変換処理が終わった
後では再びインターレース信号に変換することが必要で
ある。

第２７図（ａ）にインターレース信号をノンインターレ
ース信号に、また同図（ｂ）にノンインターレース信号
をインターレース信号に変換する装置の機能ブロックを
示す。この変換装置はこれまでの実施例の説明にあった
フレームバッファを僅かに変更するだけで容易にＣＣＤ
で構成することができる。

第２８図（ａ）と同図（ｂ）に、ＣＣＤで構成したイン
ターレース信号をノンインターレース信号に変換する装
置の一実施例におけるＣＣＤ部の模式的平面図をそれぞ
れ示す。ノンインターレース信号をインターレース信号
に変換する装置はＣＣＤの駆動信号を変更するだけで全
く同一の形状で構成できる。

第２７図（ａ）のインターレース・ノンインターレース
変換装置から説明する。

入力端子１０１の映像信号は、フィールド切換え回路１
０２に入力され、例えば奇数フィールドの画素信号は、
フィールドメモリ１０３へ、偶数フィールドの画素信号
はフィールドメモリ１０４へ振り分けられる。フィール
ドメモリ１０３．１０４の出力信号は、ライン切換え回
路１０５に供給される。ライン切換え回路１０５は、ノ
ンインターレース信号を作るために、フィールドメモリ
１０３と１０４の出力信号をライン単位で交互に選択し
て出力端子１０６に導出する。

第２７Ｑ（ｂ）において、ノンインターレース・インタ
ーレース変換装置を説明する。入力端子１０７から入力
したノンインターレース信号は、ライン切換え回路１０
８により、ライン単位で交互にフィールドメモリ１０９
と１１０に振り分けられる。例えば奇数ラインがフィー
ルドメモリ１０９へ、偶数ラインがフィールドメモリ１
１０へ入力される。フィールドメモリ１０９と１１０の
出力は、フィールド切換え回路１１１に入力される。フ
ィールド切換え回路１１１は、フィールド毎に選択する
メモリを切換えるもので、奇数フィールドではフィール
ドメモリ１０９からの信号を選択して出力端子１１２に
導出し、偶数フィールドではフィールドメモリ１１０か
らの信号を選択してａカ端子１１２に導出する。これに
より、出力端子１１２にはインターレース信号が得られ
る。

第２８図（ａ）と同図（ｂ）に、ＣＣＤで構成したイン
ターレース信号をノンインターレース信号に変換する装
置の一実施例におけるＣＣＤ部の模式的平面図を示して
いる。第２７図（ａ）の各ブロックに対応する部分には
点線で囲み同一符号を付している。フィールド切換え回
路１０２は、電荷注入部と水平バッファにより構成され
、またライン切換え回路１０５は高速の水平バッファに
より構成されている。

第２９図と第３０図は、インターレース・ノンインター
レース変換装置とノンインターレース・インターレース
変換装置とが組込まれ、かつ画像拡大または縮小部を有
する信号処理装置をＣＣＤ構成として模式的に示してい
る。

同図において、第２１図、第２２図、第２７図、第２８
図と対応する部分には同一符号を付している。入力端子
５３に供給されたインターレス信号は、フィールド切換
え回路１０２により奇数フィールドと偶数フィールドに
振り分けられる。フィールド切換え回路１０２は、入力
端子５３に接続された２つの電圧注入部と、各電圧注入
部に接続される複数の水平バッファからなる。複数の水
平バッファは、フィールドメモリ１０３Ａと１０３Ｂの
入力側に設けられた２段従属の水平バッファ１０２Ａｌ
　　１０２Ｂ１　と、フィールドメモリ１０４Ａと１０
４Ｂの入力側に設けられた２段従属の水平バッファ１０
２Ａ２．１０２Ｂ２である。また、フィールドメモリ１
０３Ａ、１０３Ｂ、１０４Ａ、１０４Ｂの出力部には、
ライン切換え回路１０５が設けられる。このライン切換
え回路１０５も２段従属接続された水平バッファにより
構成される。

この実施例では、インターレース変換部か２Ｍ設けられ
ているが、これは、信号変換、つまり拡大あるいは縮小
のために、第２１図、第２２図で説明したように垂直方
向の時間調整が必要であるからである。従って、一方の
組のフィールドメモリ１０３Ａ、１０４Ａから得る８力
信号（ノンインターレース信号）が画像縮小あるいは拡
大処理を受けている間には、他方のフィールドメモリ１
０３Ｂ、１０４Ｂに画像データが書込まれる。

またフィールドメモリ１０３Ｂ、１０４Ｂから得る出力
信号（ノンインターレース信号）が画像縮小あるいは拡
大処理を受けている間には、他方のフィールドメモリ１
０３Ａ、１０４Ａに画像データか書込まれる。ライン切
換え回路１０５から得られる信号は、水平バッファ９１
に導入され、この水平バッファ９１から出力されるライ
ン単位の信号は、垂直演算部６６において画像拡大ある
いは縮小処理を受ける。垂直演算部６６からの出力信号
は、水平バッファ９２を介して導出され、次の段の水平
演算部５９に入力され、画像拡大あるいは縮小処理を受
ける。水平演算部５９の出力信号は、ノンインターレー
ス信号である。

ノンインターレース信号は、ライン切換え回路１０８に
入力される。ライン切換え回路１０８は、水平バッファ
で構成されており、１ライン毎にフィールドメモリ１０
９．１１０に入力信号を振り分ける。フィールドメモリ
１０つと１１０の出力信号は、フィールド切換え回路１
１１により、いずれか一方かフィールド毎に選択されて
導出される。フィールド切換え回路１１１は、フィール
ドメモリ１０９の出力側に設けられた水平バ・ソファと
、フィールドメモリ１１０の出力側に設けられた水平バ
ッファと、この２つの水平バッファの８力信号をフィー
ルド毎に選択するスイッチとからなる。

第３０図は、第２８図のインターレース・ノンインター
レース変換方式を適用した信号変換装置である。入力端
子５３から入力したインターレース信号は、フィールド
切換え回路１０２に供給される。このフィールド切換え
回路１０２も２つの水平バッファ１０２Ａｌ　、１０２
Ａ２が従属接続されている。そして各水平バッファ１０
２Ａｌ　　１０２Ａ２にはそれぞれ２つづつフィールド
メモリ１０３Ａ。

１０３Ｂ、１０４Ａ、１０４Ｂが対応されている。

これは、信号変換を行うにはフレーム単位の時間調整が
必要なためである。第１と第２フイールドの信号から第
１フレームのノンインターレース信号を得る場合には、
例えば水平バッファ１０２Ａ１とフィールドメモリ１０
３Ａ、１０３Ｂが使用され、第３と第４フイールドの信
号から第２フレーム信号ノンインターレース信号を得る
場合には、水平バッファ１０２ＡＩから送られた信号が
供給される水平バッファ１０２Ａ２とフィールドメモリ
１０４Ａ。

１０４Ｂが使用される。フィールドメモリ１０３Ａ、１
０３Ｂ、１０４Ａ、１０４Ｂの出力は、ライン切換え回
路１０５に入力される。ライン切換え回路１０５は、フ
ィルドメモリ１０３Ａ。

１０３Ｂに対応した水平バッファと、これに従属接続さ
れかつフィールドメモリ１０４Ａ。

１０４Ｂに対応した水平バッファとからなる。

第１フレームの信号が読み出される場合は、フィールド
メモリ１０３Ａと１０３Ｂの信号が１ライン毎に交互に
読み出され、次段の水平／（・ソファを介して垂直演算
部６６に供給される。また、第２フレームの信号が読み
出される場合は、フィールドメモリ１０４Ａと１０４Ｂ
の信号が１ライン毎に交互に読み出され、垂直演算部６
６に供給される。垂直演算部６６で垂直方向の画像拡大
あるいは圧縮を受けた信号は、次段の水平演算部５９に
入力され、水平方向の画像拡大あるいは圧縮処理を受け
る。この水平演算部５９から出力された信号は、ノンイ
ンターレース信号であり、ライン切換え回路１０８に入
力される。

ライン切換え回路１０８は、少なくともノンインターレ
ース信号の１ライン分の信号を受けいれるだけの容量を
有する。この信号がインターレース信号に変換される場
合には、ライン切換え回路１０８は、１ライン毎にフィ
ールドメモリ１０９と１１０とに画素信号を振り分ける
。このフィルドメモリ１０９と１１０に入力されたフィ
ールド信号は、フィールド切換え回路１１１により選択
導出される。フィールド切換え回路１１１は、第１フイ
ールドではフィールドメモリ１０９の出力を選択導出し
、第２フイールドではフィールドメモリ１１０の出力を
選択導出する。これにより、出力端子１１２には、画像
拡大あるいは縮小処理を受けたインターレース信号が得
られる。

画像拡大あるいは縮小処理を受けたノンインク−レース
信号がそのまま要求される場合には、ライン切換え回路
１０８に導入された信号が、水平バッファ１０８Ａに移
され、出力端子１１２Ａに導出される。

（スーパーインポーズ機能の付加） この発明の基本原理を適用することにより、スーパーイ
ンポーズ機能を持つ信号変換装置も実現できる。

異なる２枚の画像の内の１枚の画像の拡大・縮小を行な
って、別の１枚の画像の一部にはめ込むことにより画像
の合成を行い特殊な効果を持たせる用途は比較的多い。

本発明の信号変換装置の一部分に合成機能を付加してお
き、モしてＣＣＤの駆動信号のタイミングを合せること
でスーパーインポーズ機能を比較的容易に実現できる。

第３１図はスーパーインポーズ機能を付加した信号変換
装置の一実施例である。ＣＣＤの駆動信号の発生方法に
ついては各種の実施例が可能である。その他の実施例と
してＴＶ受像機のＰ　１ｃｔｕｒｅｉｎ　　Ｐｉｃｔｕ
ｒｅ（Ｐ　Ｉ　Ｆ）機能があルカソノ内容ハこのスーパ
ーインポーズ機能と全く同等であり本発明の信号変換装
置は有効に応用できる。

第３１図において、入力端子５３から垂直演算部６６、
水平演算部５９までの信号処理は、第２４図で説明した
実施例が適用されている。従って、第２４図と同じ機能
部に同一符号を付して説明は省略する。

水平演算部５９からは信号変換（画像拡大または縮小処
理）を受けた信号が導出される。この信号は、水平バッ
ファ１４０に取り込まれる。この水平バッファ１４０に
は並列に選択バッファ１４１が設けられている。この選
択バッファ１４ユは、水平バッファ１４０からの信号若
しくは水平バッファ１４３からの信号のいずれかをライ
ン単位で選択導入し、出力端子６９に出力することがで
きる。ここで、水平バッファ１４３には、スーパー信号
が入力端子１４２から供給されている。これにより、選
択バッファ１４１が、例えば小画面のタイミングで水平
バッファ１４３からの信号を選択すれば、水平バッファ
１４０から得られる信号に別の画像信号を挿入できる。

あるいは、この逆の関係であってもよい。即ち、入力端
子１４２に入力する画像信号の一部に、画像拡大あるい
は縮小された画像を挿入するように制御することも可能
である。この場合、水平バッファ１４０．１４３から信
号電荷を取り込む選択バッファ１４１の電極を駆動する
選択用の駆動信号は、挿入位置に応じてプログラムされ
ている。

（ＴＶ方式変換機能） 周知のように世界のテレビジョンの放送方式は統一され
ていないため放送方式の異なった外国の番組を我国のテ
レビ受像機で直接見ることはできない。例えばわが国の
方式は走査線数５２５本、毎秒画像数３０枚のインター
レース（ＣＣＩＲＭ方式と呼ぶ）であり、欧州の代表的
な方式（ＣＣＩＲＧ方式）は走査線数６２５本、毎秒画
像数２５枚のインターレースである。従来この方式変換
にはデジタル信号処理が利用されているが本発明の信号
変換装置を適用することにより比較的小型な装置で実現
することができる。

第３２図はＴＶ方式変換の概念を説明する図であり、第
３３図はＴＶ方式変換装置のシステムブロック図である
。

変換の手順は、これまでの実施例の組合せで実現できる
。

第３２図において、Ｇ１、Ｇ２、・・・はＣＣＩＲＧ方
式のフレーム信号であり、０，２秒では５フレームが到
来する。一方、Ｍｉ、Ｍ２、・・・はＣＣＩＲＭ方式の
フレーム信号であり、やはり０，２秒では６フレームの
換算となる。従って、ＣＣＩＲＧ方式の信号をＣＣＩＲ
Ｍ方式の信号に変換するには、フレーム単位でみると５
枚を６枚に変換すればよい。そこでこの変換処理のため
に、この発明の原理を利用するならば、まず、フレーム
信号を蓄積して、フレームＧ１からフレームＭ１を作り
、フレームＧ１と０２からフレームＭ２を作り、フレー
ムＧ２と０３からフレームＭ３を作り、フレームＧ３と
０４からフレームＭ４を作り、フレームＧ４と０５から
フレームＭ５を作り、フレームＧ５からフレームＭ６を
作ればよい。

第３３図は、方式変換装置のシステムブロックであり、
入力端子１５１にはＣＣＩＲＧ方式のフィールド信号が
入力される。フィールド信号は、インターレース信号で
あるために、まずノンインターレース信号に変換される
。これによりフレーム信号を得ることができる。

次に、フレーム蓄積部１５３において、フレーム信号が
蓄積され、第３２図のように５フレームから６フレーム
を作成する場合は、少なくとも５フレ一ム分の信号を第
３２図に示す矢印（実線及び破線）で示す経路で使用で
きるように配列される。そしてフレーム蓄積部１５３に
配列されたフレーム信号は、合成対象となるフレーム信
号同志がフレーム合成部１５４に入力され、第１図の原
理に従ってフレーム信号の合成が行われる。フレーム合
成された信号は、走査線は変換されていないために、さ
らに走査線変換部１５５に入力されて、走査線の変換が
行われる。このときも本発明の原理が利用される。走査
線変換されたフレーム信号は、ノンインターレース・イ
ンターレース変換部１５６においてインターレース信号
に変換され、圧力端子１５７に出力される。

第３４図は、第３３図の回路ブロックをＣＣＤ演算部に
より構成した場合の模式的配置図である。

第３４図と同一部分には同一符号を付している。

図においてＨｂは水平バッファであり、Ｆｄｌａ。

Ｆｄｌｂ　−Ｆｄ５ａ　、　Ｆｄ５ｂはＣＣＤによるフ
ィールドメモリ部、Ｆｒ１ａ　ｓ　　Ｆｒ１ｂ　−Ｆｒ
５ａ　ｓ　　Ｆｒ５ｂ　はＣＣＤによるフレームメモリ
部、Ｄｖｌ〜Ｄｖ５はデバイダ一部である。２組のフィ
ールドメモリ部の出力が、デバイダ一部においてフレー
ム信号に変換される。第３２図に示した各フレーム６１
〜Ｇ５に対応するフレームメモリには、第３２図と同一
符号が付されている。各フレームメモリからの出力は、
フレーム合成部１５４で合成される。

この合成処理は、例えば水平バッファと利得演算部を用
いてライン毎に行われるフレーム合成信号が、走査線変
換部１５５に入力される。この走査線変換部１５５にお
いては、本発明の原理が適用される。即ち、入力ライン
の信号が任意のエネルギー配分に分割され、その分割さ
れた信号が、そのまま使用、あるいは他の分割された信
号に加算されることにより新たなラインの信号が作成さ
れる。

第３５図は、入力ラインの信号を分割する場合の係数と
出力ラインの関係を示している。横軸は入力ラインの番
号であり、縦軸は出力ラインの番号である。

同図（ａ）は、１画面のライン数が６２５本の映像信号
を５２５本のラインの映像信号に変換する場合の分割係
数を示している。入力ラインＮｏ、１は、出力ラインＮ
Ｏ，１として使用される分の分割係数が（２１／２１）
である。また、入力ラインＮ０．２は、８カラインＮＯ
，Ｉとして使用される分の分割係数が（４／２１）であ
り、出力ラインＮＯ１２として使用される分の分割係数
が（１７／２１）である。つまり、入力ラインＮ０１１
はそのまま出力ラインＮ０２１に使用される。

但し、出力ラインＮ０２１は、入力ラインＮｏ、１の（
２１／２１）と入力ラインＮ０２２の（４／２１）とを
合成したものとなる。入力ラインＮＯ，３は、（ｇ／２
１）と（１３／２１）に分割される。そして、入力ライ
ンＮＯ，２の（’１７／２１）と入力ラインＮ０１３の
（８／２１）とは、出力ラインＮＯ１２を作成するのに
使用される。以下、同図（ａ）に示すように各入力ライ
ンの信号が分割され、それぞれ対応する出力ラインを作
成するために使用される。

第３５図（ｂ）は、１画面のライン数が５２５本の映像
信号を６２５本のライン数の映像信号に変換する場合の
分割係数を示している。

本発明の他の目的は家庭用のビデオ・ビーム−に大幅な
部品の追加を行うことなく、比較的低コストで適用でき
、機器の一層の小型・計量化も可能な電子ズーミングシ
ステムを実現することにある。

先に述べてきた信号変換装置そのものも半導体技術によ
って極めて小型に構成されるが、従来の機器に装置を追
加する形態に変わりはない。そこで本発明では信号変換
装置そのものをビデオムービーに必須のＣＣＤイメージ
センサ−と同一の半導体基板上に一体化して構成するこ
とにより更に一層の小型化を達成する。

ビデオムービーのＣＣＤイメージセンサ−については、
先に説明したので詳しくは述べないが本発明の信号変換
装置に適用された技術と同一である。即ち、撮像素子の
表面の光学像は光電変換素子によって電荷像に変換され
ＣＣＤによって読みだされる。この読み田しを行なうＣ
ＣＤの一部に演算装置を組み込むことによって信号電荷
は電気信号に変換される前にイメージセンサ−の内部で
所望のズーム比に直接演算される。

一般に電荷信号を電気信号に変換する過程では種々の雑
音信号が混入しやすく電子ズーミングを行なう場合もそ
の対策に多大な労力を要する。しかし、イメージセンサ
−内部で電荷信号の状態でズーミング演算を行うことに
よって、電荷信号を電気信号に変換する過程は一回省略
出来ることになり雑音対策に要する労力も軽減されると
いう効果も得られる。

以下、ＣＣＤＣＣイメージセンサー発明の基本原理が適
用された実施例を説明する。

（白黒ＴＶ方式） 第３６図は、本発明の信号変換装置を内蔵したＣＣＤイ
メージセンサ−の模式的平面図である。

このイメージセンサ−は、インターライン・トランスフ
ァ一方式（ＩＴ）と呼ばれるもので先に説明したものと
同じである。

２次元配列され、撮像面を構成したフォトダイオード１
４に蓄積された電荷信号は、垂直周期でトランスファー
ゲート１５を介して一斉に対応する垂直転送ＣＣＤ１６
に移される。通常のイメージセンサ−では、垂直転送Ｃ
ＣＤ１６の最下段に水平転送ＣＣＤ１７が設けられるの
であるが、この発明では、垂直演算部６６が設けられ、
この演算部６６に水平転送ＣＣＤ１７が連続して設けら
れている。この垂直演算部６６は、垂直方向の画像拡大
もしくは縮小処理を行う部分であり、第１３図、第２２
図、第２４図、第３０図、第３１図に示したものと同じ
である。水平転送ＣＣＤ１７から出力された信号は、水
平演算部５９で水平方向の拡大もしくは縮小処理を受け
た後、電圧変換器１８て電気信号に変換され出力端子に
導出される。

この方式によると、フォトダイオードからの信号電荷の
読み出し方を変えることでインターレース走査が可能で
あるか、電子ズーミングを行なわせる場合は信号変換装
置の駆動タイミングを工夫して一部の電荷を不要電荷と
して排出するドレインを必要に応して設ける必要がある
。

第３７図は、本発明の信号変換装置を内蔵した他のＣＣ
Ｄイメージセンサ−の模式的平面図である。この例はフ
レーム・インターライン・トランスファ一方式（ＦＩＴ
）と呼ばれるものでフレムバッファを備えており電子ズ
ーミングを行なう場合でもインターレース走査が可能で
ある。

即ち、この実施例は、第２８図で説明した回路と同様な
、フィールド切換え回路１０２、フィールドメモリ１０
３．１０４、ライン切換え回路１０５を有する。フォト
ダイオード１４に蓄積された電荷信号は、垂直周期でト
ランスファーゲート１５を介して一斉に対応する垂直転
送ＣＣＤ１６に移される。垂直転送ＣＣＤ１６の最下段
には、垂直演算部５６が連続しており、この演算部６６
で垂直方向の画像拡大もしくは縮小処理が行われる。垂
直演算部６６の最下段には、フィールド切換え回路１０
５が連続し、フィールド切換え回路１０５には、フィー
ルドメモリ１０３、−１０４か並列に連続する。これに
より、フィールドメモリ１０３．１０４を合わせて１フ
レ一ム分の電荷信号が蓄積される。フィールドメモリ１
０３．１０４の最下段には、ライン切換え回路１０５を
介して水平転送ＣＣＤ１７が設けられている。この水平
転送ＣＣＤ１７の出力は、水平演算部５９に入力され、
水平方向の画像拡大もしくは縮小処理を受けて、電圧変
換器１８に供給される。

以上説明した２つの例は白黒ＴＶ方式として説明したが
、この構成は、分光プリズムを用いた３板式カラーカメ
ラに何等変更を加えずに使用可能であることはいうまで
もない。

（単板式カラーカメラ） 家庭用のビデオムービーはカラ一方式であることが必須
の要件であるが、分光プリズムを用いた３板式カラーカ
メラでは大きさ、重さ、コストの点て実用的なものと言
えない。

第３８図は、縦ストライプ状にカラーフィルタを配列し
た単板式のカラーＣＤＤイメージセンサに信号変換装置
を組み込んだ例である。

信号出力方式は、各々のフィルタ毎に分離した３出力力
式である。本例ではフィルタとして赤（Ｒ）、緑（Ｇ）
、青（Ｂ）の三原色を使用しているが他の補色フィルタ
を使用しても支障は無い。

第３８図において、フォトダイオード１４に対応した位
置は、フィルタの位置も兼ねている。各垂直転送ＣＣＤ
１６の出力段（最下段）には、垂直演算部６６が設けら
れ、この垂直演算部６６の出力段にはフィールド切換え
回路１０２が設けられている。フィールド切換え回路１
０２は、第１フイールドと第２フイールドの信号とを、
それぞれフィールドメモリ１０３と１０４に振分ける。

フィールドメモリ１０３と１０４の出力は、ライン切換
え回路１０５によりライン毎に切換えられて、対応する
水平バッファ１７Ｒ１１７Ｇ１１７Ｂへ１ライン単位で
転送される。そして、各水平バッファ１７Ｒ，１７Ｇ、
１７Ｂの出力は、それぞれ水平演算部５９Ｒ，５９Ｇ、
５９Ｂにて演算され、電圧変換器１８Ｒ，１８Ｇ、１８
Ｂで電圧信号に変換されて出力端子１９Ｒ１１９Ｇ１１
９Ｂに導出される。この装置であると、出力端子１９Ｒ
，１９Ｇ、１９ＢにＲ，ＧＳＢ信号を得ることができる
。

第３９図はカラーフィルタの配列を斜めに市松状にした
例である。この例では信号変換の演算に先だって信号出
力を各々のフィルタ毎に揃える操作が必要となるが先の
第３８図に示した例と同数のフォトダイオードでおよそ
２倍の精細度を得る事が出来る。本配列では緑のフィル
タが他のフィルタの２倍あるため信号出力レベルも緑信
号のみが大きく出力されるが出力電圧変換部で補正すれ
ば良くその差は問題にならない。また本例はＩＴ方式で
あるがこれをＦＩＴ方式としてもその基本的動作には何
等変わるところはない。フォトダイオード１４に対応し
た位置は、Ｒ，Ｇ、Ｂのフィルタの位置も兼ねている。

垂直転送ＣＣＤ１６で転送された信号のうち、ＲとＢ信
号は、選択回路で振分けられて、対応するバッファ部を
介してそれぞれ垂直演算部６６に入力される。また垂直
転送ＣＣＤ１６て転送されるＧ信号は、バッファ部を介
して対応する垂直演算部６６に入力される。

各垂直演算部６６の出力は、それぞれ対応する水平バッ
ファ１７Ｒ，１７Ｂ、１７Ｇにセパレータを介して導入
される。そして各水平バッファ１７Ｒ，１７Ｂ、１７Ｇ
の出力は、それぞれ水平演算部５９Ｒ，５９Ｂ、５９Ｇ
で演算され、電圧変換器１８Ｒ，１８Ｂ、１８Ｇで電圧
信号に変換され、出力端子１９Ｒ，１９Ｇ、１９Ｂに導
出される。

［発明の効果コ 本発明の第１の要点によれば、整数倍でない大きさに拡
大・縮小しても近似的な信号波形の相似性を維持できる
ため変換後の画像の不自然さかない。更に、拡大又は縮
小によって失われる画像の細部を表す信号成分を補償す
る手段を併用することで画像の鮮鋭さが保たれ家庭用の
画像機器に応用して好適な信号変換装置を提供すること
が出来る。

本発明の第２の要点によれば変換回路と一体化されたＣ
ＣＤメモリーを用いることにより、従来のデジタル信号
処理回路で必要とされたＡＤ。

ＤＡコンバータが不要となり、比較的低いコストで小形
化された装置を提供することか可能となる。

さらに本発明の第３の要点によれば変換回路そのものが
ＣＣＤイメージセンサ−と一体化され、−層小形化され
た装置を提供することが可能となる。

さらにまた、本発明によると、信号の相似的な波形を変
更することなく処理することができ、映像信号の各種演
算部として利用できるので、映像の特殊効果、画像合成
など各種の応用が可能である。

【図面の簡単な説明】

第１図は本発明の基本原理を説明するために示した説明
図、 第２図は本発明の基本原理の動作を説明するために示し
た信号波形図、 第３図はこの発明の一実施例によるデジタル電子ズーミ
ング・システムの構成図、 第４図は第３図の装置の動作を説明するために示したプ
ログラム・フローチャート、 第５図は第４図のプログラムを説明するために示した説
明図、 第６図はこの発明を適用した三板式原色カラ一方式によ
るカメラを示す図、 第７図はこの発明を適用した単板式色差カラ一方式によ
るカメラを示す図、 第８図はこの発明によるＣＣＤ信号変換装置の基本原理
説明図、 第９図はＣＣＤ信号変換装置により４／３変換を行う場
合の駆動波形の例を示す図、 第１０図はＣＣＤ信号変換装置においての信号電荷の分
割・加算動作を説明するために示した図、第１１図はＣ
ＣＤ信号変換装置を有する電子ズーミング・システムの
構成例を示す図、 第１２図は第１１図の信号変換装置の機能ブロック図、 第１３図は第１１図の信号変換装置のＣＣＤ部の模式的
平面図 第１４図乃至第１９Ａ図、第１９Ｂ図、第２０Ａ図、第
２０Ｂ図は、それぞれ第１３図のＣＣＤ部の動作を説明
するために示した信号波形図、第２１図は信号変換装置
の他の実施例を示す機能ブロック図、 第２２図は第２１図の信号変換装置のＣＣＤ部の模式的
平面図、 第２３図は信号変換装置のさらに他の実施例を示す機能
ブロック図、 第２４図は第２３図の信号変換装置のＣＣＤ部の模式的
平面図、 第２５図はフレームバッファの信号電荷の転送例を示す
模式図、 第２６図はインターレース走査の概念を説明するために
示した説明図、 第２７図はインタレース変換装置の例を示すブロック図
、 第２８図はＣＣＤで構成したインターレス・ノンインタ
ーレース変換装置の実施例を示す図、第２９図及び第３
０図はそれぞれＣＣＤで構成したインターレス・ノンイ
ンターレース変換装置の実施例を示す図、 第３１図はスーパー・インポーズ機能を付加した信号変
換装置を示す図、 第３２図は方式変換の概念を説明するために示した図、 第３３図は方式変換装置のシステム・ブロック図、第３
４図は方式変換装置の機能ブロック図第３５図は走査線
変換の分割係数例を示す図、第３６図乃至第３９図は信
号変換装置を内蔵したＣＣＤイメージ・センサの例をそ
れぞれ示す図、第４０図は電子ズーミングシステムの従
来例を示す図、 第４１図は撮像対象と光学像の対応を説明するために示
した図 第４２図はＣＣＤイメージ・センサの模式的平面図、 第４３図は電荷転送の概念を説明するために示した図、 第４４図は画像拡大方法を説明するために示した図、 第４５図は従来の拡大操作により生じた信号波形を示す
説明図である。 ２・・・撮像レンズ、３・・・撮像素子、４・・・タイ
ミングジェネレータ、５・・・前置信号処理回路、６・
・・Ａ／Ｄ変換器、７．９・・・スイッチ、８・・・フ
レームメモリ、１０・・・Ｄ／Ａ変換器、１１・・・信
号処理回路、３１−・・演算制御回路、７０９Ｒ，７０
９Ｇ。 ７０９Ｂ・・・信号変換部、３５・・・ＮＴＳＣエンコ
ーダ、４１・・・入力転送段、４２・・・出力転送段、
４３・・・演算部、４４・・・セパレータ、４５・・・
デバイダ、４６・・・ミキサ、２２・・・半導体基板、
２３・・・絶縁層、２６・・・転送段、５１・・・ＣＣ
Ｄ信号変換装置、５２・・・振幅補償回路、５４，８６
．８８・・・電荷注入部、５５．５８・・・スイッチ部
、５６，５７゜６０．６１，６４，６５．６７．８７，
８９゜９０．９１．９２，９３．９５・・・水平バッフ
ァ、５９・・・水平演算部、６２．６３．９４・・・フ
レームバッファ、６６・・・垂直演算部、６８・・・出
力電圧変換部、７０・・・駆動信号発生部、７２・・・
クロック同期部、７４・・・デコーダ、７５・・・ＲＯ
Ｍ、１０２゜１１１・・・フィールド切換え回路、１０
３，１０４゜１０９．１１０・・・フィールドメモリ、
１０５゜１０８・・・ライン切換え回路、１４０．１４
３・・・水平バッファ、１４１・・・選択バッファ、１
５２・・・インターレース・ノンインターレース変換部
、１５３・・・フレーム蓄積部、１５４・・・フレーム
合成部、１５５・・・走査線変換部、１５６・・・ノン
インターレース・インターレース変換部。

Claims (37)

【特許請求の範囲】
1. （１）任意の整数ｉで表されるｉ次元空間座標系の各座
   標軸を各々Ｘ１、Ｘ２、・・・、Ｘｉとし、各軸上に各
   々ａ１、ａ２、・・・ａｉ個の点で表される（ａ１・ａ
   ２・・・・・ａｉ）個の点を位置座標とする（ａ１・ａ
   ２・・・・・ａｉ）個のｉ次元空間データを入力データ
   とし、各座標軸について各々Ｎ１、Ｎ２、・・・・、Ｎ
   ｉ個の入力データについて各々Ｍ１、Ｍ２、・・・、Ｍ
   ｉ個の割合でデータを出力する信号変換装置であって、 各座標軸について入力データの空間的位置を表す座標を
   、単位長をＬとするＸ軸上の長さＭｊ・Ｌ（ｊ＝１、２
   ・・・、ｉ）にとり、出力データの座標をＸ軸上の長さ
   Ｎｊ・Ｌにとり、各々第１番目のデータの始点を一致さ
   せ、各々のデータの値を、単位長ＱとするＹ軸上にとっ
   たＸＹ座標系で表現したとき、任意の整数をｍとしたと
   きＸ軸上の（ｍ−１）・Ｎｊ・Ｌからｍ・Ｎｊ・Ｌの位
   置にある第ｍ番目の出力データＤｍの値Ｑｍの積分値Ｎ
   ｊ・Ｌ・Ｑｍは、Ｘ軸上の同一の位置にある入力データ
   の積分値に等しいか又は積分値の０でない任意の定数Ｋ
   倍に等しく設定したことを特徴とする信号変換方式。
2. （２）任意の整数Ｎ個のデータについて任意の整数Ｍ個
   の割合でデータを出力する信号変換装置であって、入力
   データおよび出力データは空間的連続性を有する離散値
   で表されることを特徴とする請求項第１項記載の信号変
   換方式。
3. （３）任意の整数ｉで表されるｉ次元空間座標系の各座
   標軸を各々Ｘ１、Ｘ２、・・・、Ｘｉとし、各軸上に各
   々Ｎ１、Ｎ２、・・・、Ｎｉ個の点で表される（Ｎ１、
   Ｎ２、・・・、Ｎｉ）個の点を位置座標とする（Ｎ１、
   Ｎ２、・・・、Ｎｉ）個のｉ次元空間データを入力デー
   タとし、各々Ｎ１、Ｎ２、・・・、Ｎｉ個のデータを出
   力する信号変換装置であって、出力データは各座標軸の
   入力データの中から各々連続し且つ入力データの個数Ｎ
   １、Ｎ２、・・・、Ｎｉを越えないＭ１、Ｍ２、・・・
   、Ｍｉ個のデータから生成することを特徴とする信号変
   換方式。
4. （４）任意の整数ｉで表されるｉ次元空間座標系の各座
   標軸を各々Ｘ１、Ｘ２、・・・、Ｘｉとし、各軸上に各
   々ｎ１、ｎ２、・・・、ｎｉ個の点で表される（ｎ１、
   ｎ２、・・・、ｎｉ）個の点を位置座標とする（ｎ１、
   ｎ２、・・・、ｎｉ）個の第１のｉ次元空間データを入
   力データとし、同数の第２のｉ次元空間データの各座標
   軸の任意の位置の各々連続したＭ１、Ｍ２、・・・、Ｍ
   ｉ個のデータに置き換えて出力する信号変換装置であっ
   て、 出力データは各座標軸の入力データの中から各々ｎ１、
   ｎ２、・・・、ｎｉ個を越えず且つ各々連続したＮ１、
   Ｎ２、・・・、Ｍｉ個のデータを取り出し、各軸につい
   て各々Ｍ１、Ｍ２、・・・Ｍｉ個のデータに変換して生
   成することを特徴とする信号変換方式。
5. （５）空間的連続性を有する離散値で表されるデータを
   入力データとし、任意の整数Ｎ個の入力データについて
   Ｎ＜Ｍ＜２Ｎの範囲の任意の整数Ｍ個の割合で空間的連
   続性を有する離散値で表されるデータを出力する信号変
   換装置であって、Ｍを越えない整数ｍで示される第ｍ番
   目の出力データＤｍは、（１＋ｍ・Ｎ／Ｍ）を越えない
   整数ｎで示される第ｎ番目の入力データＤｎと直前のデ
   ータＤｎ−１と、任意の定数Ｋとで次の関係式 Ｋ・Ｄｍ＝（ｎ−ｍ・Ｎ／Ｍ）・Ｄｎ−１ ＋｛（Ｎ／Ｍ）−（ｎ−ｍＮ／Ｍ）｝・Ｄｎで定められ
   ることを特徴とする信号変換方式。
6. （６）空間的連続性を有する離散値で表される任意の整
   数Ｎ個の入力データについて任意の整数Ｍ個の割合でデ
   ータを出力する信号変換装置であって、 入力データは水平又は垂直の走査線構造を持った画像の
   全体又は一部を表わす信号であって、信号変換は水平方
   向と垂直方向とが全く同時には行なわれないことを特徴
   とする請求項第５項記載の信号変換方式。
7. （７）空間的連続性を有する離散値で表される任意の整
   数Ｎ個の入力データについて任意の整数Ｍ個の割合でデ
   ータを出力する信号変換装置であって、 入力データは水平又は垂直の走査線構造を持ち時間的に
   変化する画像の全体又は一部を表わす信号であって、画
   像の単位時間に変化する割合を変換する為に必要な複数
   のフレームバッファを備え、このフレームバッファの出
   力の合成処理を行うことにより、ガ水平及び垂直方向の
   変換に先だって時間的に変化する割合を変換することを
   特徴とする信号変換方式。
8. （８）空間的連続性を有する離散値で表される任意の整
   数Ｎ個の入力データについて任意の整数Ｍ個の割合でデ
   ータを出力する信号変換装置であって、 入力データは水平又は垂直の走査線構造を持った画像の
   全体又は一部を表わす信号であって、同時に少なくとも
   二種類の異なった画像信号を入力する入力装置及び入力
   画像信号相互の走査周期の時間差を検出する同期検出装
   置及び走査周期を一致させるためのフレームメモリを少
   なくとも一つ備え、一方の画像信号をＭ／Ｎの比率に縮
   小し他方の画像信号の一部分と置き換えて出力すること
   をことを特徴とする信号変換方式。
9. （９）空間的連続性を有する離散値で表される任意の整
   数Ｎ個の入力データについて任意の整数Ｍ個の割合でデ
   ータを出力する信号変換装置であって、 変換のための演算装置は、転送段の少なくとも一部分の
   複数の連続した電極が他の転送電極とは独立に駆動電圧
   を印加する手段を有する電荷転送装置であることを特徴
   とする信号変換装置。
10. （１０）空間的連続性を有する離散値で表される任意の
    整数Ｎ個の入力データについて任意の整数Ｍ個の割合で
    データを出力する信号変換装置であって、 変換のための演算装置は、転送段の少なくとも一部分の
    複数の連続した電極が他の転送電極とは独立に駆動電圧
    を印加する手段を有する電荷転送装置であって、前記任
    意の整数Ｍは前記独立に駆動電圧を印加する手段によっ
    て電気的に変更可能であることを特徴とする信号変換装
    置。
11. （１１）空間的連続性を有する離散値で表される任意の
    整数Ｎ個の入力データについて任意の整数Ｍ個の割合で
    データを出力する信号変換装置であって、 変換のための演算装置は、転送段の少なくとも一部分の
    複数の連続した電極が他の転送電極とは独立に駆動電圧
    を印加する手段を有する電荷転送装置であって、前記任
    意の整数Ｍは前記独立に駆動電圧を印加する手段によっ
    て電気的に変更可能であり、且つ前記駆動電圧を発生す
    る手段が前記演算装置と同一の半導体基板上に形成され
    たことを特徴とする信号変換装置。
12. （１２）空間的連続性を有する離散値で表される任意の
    整数Ｎ個の入力データについて任意の整数Ｍ個の割合で
    データを出力する信号変換装置であって、 変換のための演算装置は、転送段の少なくとも一部分の
    複数の連続した電極が他の転送電極とは独立に駆動電圧
    を印加する手段を有する電荷転送装置で構成され、前記
    入力データの一部を一時的に記憶するために電荷転送装
    置で構成されたバッファメモリと同一の半導体基板上に
    形成されたことを特徴とする請求項第１１項記載の信号
    変換装置。
13. （１３）空間的連続性を有する離散値で表される任意の
    整数Ｎ個の入力データについて任意の整数Ｍ個の割合で
    データを出力する信号変換装置であって、 前記変換のための演算装置は、転送段の少なくとも一部
    分の複数の連続した電極が他の転送電極とは独立に駆動
    電圧を印加する手段を有する電荷転送装置で構成され、
    前記入力データは水平又は垂直の走査線構造を持ったイ
    ンターレース方式の画像の全体又は一部を表わす信号で
    あって、さらに前記演算装置は、水平及び垂直方向の信
    号変換に先だってインターレース信号をノンインターレ
    ース信号に変換するために電荷転送装置で構成されたバ
    ッファメモリと同一の半導体基板上に形成されたことを
    特徴とする信号変換装置。
14. （１４）空間的連続性を有する離散値で表される任意の
    整数Ｎ個の入力データについて任意の整数Ｍ個の割合で
    データを出力する信号変換装置であって、 変換のための演算装置は、転送段の少なくとも一部分の
    複数の連続した電極が他の転送電極とは独立に駆動電圧
    を印加する手段を有する電荷転送装置であって、前記入
    力データは前記演算装置と同一の半導体基板上形成され
    た光電変換素子によって該半導体基板の表面に照射され
    た光の強さに比例して該半導体基板中に発生した信号電
    荷であることを特徴とする信号変換装置。
15. （１５）空間的連続性を有する離散値で表される任意の
    整数Ｎ個の入力データについて任意の整数Ｍ個の割合で
    データを出力する信号変換装置であって、 前記入力データは画像信号であって、前記変換操作の演
    算過程において付加される積分効果によって失われる画
    像のディテールをアバーチャー補正の併用によって復元
    されることを特徴とする信号変換装置。
16. （１６）絶縁膜を介して半導体基板上に形成された複数
    の電極の一つと半導体基板との間に所定の駆動電圧を印
    加することによって生成される電位井戸に入力信号に比
    例した電荷を蓄積し、隣接する電極に所定の駆動電圧を
    順次印加し、前記電位井戸の平面的位置を移動すること
    によって前記信号電荷を移動させる電荷転送装置であっ
    て、前記転送段の少なくとも一部分の電極の内少なくと
    も三つの連続した電極には他の転送電極とは独立に駆動
    電圧を印加する手段を有することを特徴とするＣＣＤ応
    用信号変換装置。
17. （１７）転送段の少なくとも一部分の複数の連続した電
    極に対して、他の転送電極とは独立に駆動電圧を印加す
    る手段を有する電荷転送装置であって、 前記独立に駆動できる電極の一部分は、一つの電極に駆
    動電圧を印加したときに生成される電位井戸の大きさが
    各々等しい電極を少なくとも二つ有することを特徴とす
    る請求項第１６項記載のＣＣＤ応用信号変換装置。
18. （１８）転送段の少なくとも一部分の複数の連続した電
    極に対して他の転送電極とは独立に駆動電圧を印加する
    手段を有する電荷転送装置であって、前記独立に駆動で
    きる電極の一部分の電極に同時に駆動電圧を印加した時
    に生成される電位井戸の大きさが、他の転送電極に駆動
    電圧を印加したときに生成される電位井戸の大きさに等
    しいか又は大きく、且つ前記独立に駆動できる電極はそ
    の一つの電極に駆動電圧を印加したときに生成される電
    位井戸の大きさが各々等しいことを特徴とするＣＣＤ応
    用信号変換装置。
19. （１９）転送段の少なくとも一部分の複数の連続した電
    極が他の転送電極とは独立に駆動電圧を印加する手段を
    有する電荷転送装置であって、前記独立に駆動できる電
    極の一部分の電極に同時に駆動電圧を印加した時に生成
    される電位井戸の大きさが、他の転送電極に駆動電圧を
    印加したときに生成される電位井戸の大きさに等しいか
    又は大きく、且つ前記独立に駆動できる電極はその一つ
    の電極に駆動電圧を印加したときに生成される電位井戸
    の大きさが各々等しい第一の部分と、一つの電極に駆動
    電圧を印加したときに生成される電位井戸の大きさが前
    記第一の部分の一つの電極に駆動電圧を印加したときに
    生成される電位井戸の大きさよりも大きい電極を少なく
    とも一つ有する第二の部分とで構成されることを特徴と
    するＣＣＤ応用信号変換装置。
20. （２０）転送段の少なくとも一部分の複数の連続した電
    極に対して他の転送電極とは独立に駆動電圧を印加する
    手段を有する電荷転送装置であって、前記独立に駆動で
    きる電極の部分よりも前の転送段のシーケンスと、前記
    独立に駆動できる電極の部分よりも後の転送段のシーケ
    ンスとが異なっていることを特徴とするＣＣＤ応用信号
    変換装置。
21. （２１）転送段の少なくとも一部分の複数の連続した電
    極に対して他の転送電極とは独立に駆動電圧を印加する
    手段を有する電荷転送装置であって、予め定められたシ
    ーケンスに従って、信号電荷を転送する途中で該電極下
    に一旦信号電荷を蓄積した状態で該小電極の一つの印加
    電圧を遮断することによって該電極下の信号電荷を分割
    し、分割した電荷を新たな信号電荷として転送する手段
    を有したことを特徴とする請求項第２０項記載のＣＣＤ
    応用信号変換装置。
22. （２２）転送段の少なくとも一部分の複数の連続した電
    極に対して他の転送電極とは独立に駆動電圧を印加する
    手段を有する電荷転送装置であって、予め定められたシ
    ーケンスに従って、信号電荷を転送する途中で該電極下
    に一旦信号電荷を蓄積した状態で該小電極の一つの印加
    電圧を遮断することによって該電極下の信号電荷を分割
    し転送し、あい続く転送路の一部で直前に分割転送した
    信号電荷の一方の信号電荷と加算合成する手段を有した
    ことを特徴とする請求項第２０項記載のＣＣＤ応用信号
    変換装置。
23. （２３）任意の整数Ｍを転送段数とする第一の電荷転送
    装置および第二の電荷転送装置の各々の相対応する転送
    段の間を任意の整数Ｎを転送段とするＭ組の電荷転送装
    置で結合して成るＭ×Ｎの記憶要素を持った第一のＣＣ
    Ｄメモリ及びこのメモリと同一の構成からなる第二のＣ
    ＣＤメモリーとが同一の半導体基板上に形成されたＣＣ
    Ｄフレームメモリであって 各々のＣＣＤメモリの第一及び第二の電荷転送装置を実
    質的にそれぞれ同一のものとして機能させる手段を有し
    たこと特徴とするＣＣＤ応用信号変換装置。
24. （２４）転送段の少なくとも一部分の複数の連続した電
    極が他の転送電極とは独立に駆動電圧を印加する手段を
    有し、予め定められたシーケンスに従って、信号電荷を
    転送する途中で該電極下に一旦信号電荷を蓄積した状態
    で該小電極の一つの印加電圧を遮断することによって該
    電極下の信号電荷を分割して転送し、これをあい続く転
    送路の一部で直前に分割転送した信号電荷の一方の信号
    電荷と加算合成するための手段を有することを特徴とす
    るＣＣＤ応用信号変換装置。
25. （２５）ＣＣＤと同一の半導体基板上に形成されたフォ
    トダイオードによって該半導体基板の表面に照射された
    光の強さに比例して該半導体基板中に発生した電荷をト
    ランスファーゲートを介して前記ＣＣＤの電荷転送路に
    注入し、該ＣＣＤの電極に一定の周期で印加した電圧に
    よって出力回路に電荷を転送するＣＣＤイメージセンサ
    ーであって、 垂直転送路及び水平転送路の各々の電極の少なくとも一
    つの電極が電圧を印加したときに生成される電位井戸の
    大きさが各々等しく且つ各々独立に電圧を印加できる複
    数の小電極から構成され、予め定められたシーケンスに
    従って、信号電荷を転送する途中で該電極下に一旦信号
    電荷を蓄積した状態で該小電極の一つの印加電圧を遮断
    することによって該電極下の信号電荷を分割し転送し、
    あい続く転送路の一部で直前に分割転送した信号電荷の
    一方の信号電荷と加算合成するための手段を有すること
    を特徴とするＣＣＤ応用装置。
26. （２６）前記ＣＣＤイメージセンサーは垂直方向の画素
    数が１であることを特徴とする請求項第２５項記載のＣ
    ＣＤ応用信号変換装置。
27. （２７）前記ＣＣＤイメージセンサーはそのフォトダイ
    オードの表面に波長選択性の異なる複数の種類の光学フ
    ィルターを形成し、各々のフィルターの分光特性に対応
    する電気信号を独立に出力する単板式カラーイメージセ
    ンサであることを特徴とする請求項第２５項記載のＣＣ
    Ｄ応用信号変換装置。
28. （２８）離散的に入力する第１の入力信号を、任意のエ
    ネルギー配分で第１と第２の分割信号に分割する第１の
    分割手段と、 離散的に入力する第２の入力信号を任意のエネルギー配
    分で第３と第４の分割信号に分割する手段と、 この手段で分割した第３の分割信号を前記第２の分割信
    号に加算して離散的な新信号を得る手段とを具備したこ
    とを特徴とする信号変換装置。
29. （２９）前記離散的に入力する第１及び第２の入力信号
    は、撮像素子から導出された画素信号であることを特徴
    とする請求項第２８項記載の信号変換装置。
30. （３０）前記任意のエネルギー配分は、前記離散的に入
    力する信号を撮像素子から入力する画素信号としたとき
    、画像拡大若しくは縮小率に応じて設定されることを特
    徴とする請求項第２８項記載の信号変換装置。
31. （３１）前記離散的に入力する入力信号は、デジタル信
    号であり、前記第１と第２の分割信号に分割する手段、
    第３と第４の分割信号に分割する手段、これらの手段で
    分割した第３の分割信号を前記第２の分割信号に加算し
    て離散的な新信号を得る手段は、前記デジタル信号が導
    入されるメモリと、このメモリのデータを読出し演算処
    理を施して再度前記メモリに格納する演算手段とを具備
    したことを特徴とする請求項第２８項記載の信号変換装
    置。
32. （３２）前記離散的に入力する信号は、ＣＣＤにより転
    送されるアナログ信号であり、前記第１と第２の分割信
    号に分割する手段、第３と第４の分割信号に分割する手
    段、これらの手段で分割した第３の分割信号を前記第２
    の分割信号に加算して離散的な新信号を得る手段は、前
    記アナログ信号が導入されるＣＣＤによる演算部で構成
    され、この演算部の転送電極群には、転送信号とは独立
    した演算用の駆動信号が供給されることを特徴とする請
    求項第２８項記載の信号変換装置。
33. （３３）前記アナログ信号は、撮像素子から読みだされ
    た画素信号であり、前記演算部は、この画素信号列を直
    列的に処理する水平方向演算部であることを特徴とする
    請求項第３２項記載の信号変換装置。
34. （３４）前記アナログ信号は、撮像素子から読みだされ
    た画素信号であり、前記演算部は、この画素信号列を並
    列的に処理する垂直方向演算部であることを特徴とする
    請求項第３２項記載の信号変換装置。
35. （３５）前記演算部は、撮像素子から読みだされた画素
    信号列を直列的に処理する水平方向演算部と、この水平
    方向演算部で演算した後の信号列を並列的に処理する垂
    直方向演算部であることを特徴とする請求項第３２項記
    載の信号変換装置。
36. （３６）前記演算部は、撮像素子から読みだされた画素
    信号列を並列的に処理する垂直方向演算部と、この垂直
    方向演算部で演算した後の信号列を直列的に処理する水
    平方向演算部であることを特徴とする請求項第３２項記
    載の信号変換装置。
37. （３７）転送用駆動信号が転送電極群に供給されること
    により信号電荷を転送する入力転送段と、この入力転送
    段に続いて設けられ、分離用の駆動信号が分離用電極に
    供給され入力分離段と、この入力分離段に続いて設けら
    れ、演算用の駆動信号がそれぞれ独立した複数の電極に
    供給されるデバイダ段と、 このデバイダ段に続いて設けられ、分離用の駆動信号が
    分離用電極に供給され第１の出力分離段と、 この出力分離段に続いて設けられ、ミキシング用の駆動
    信号が独立した電極に供給されるミキシング段と、 このミキシング段に続いて設けられ、分離用の駆動信号
    が分離用電極に供給され第２の出力分離段と、 この第２の出力分離段に続いて設けられ、転送用駆動信
    号が転送電極群に供給されることにより信号電荷を転送
    する出力転送段とを具備したこと特徴とするＣＣＤ応用
    信号変換装置。