JPH06104292A - シフトレジスタ - Google Patents

Abstract

(57)【要約】 【目的】 ズームモード等に対応して途中からのシフト
動作を可能にしたシフトレジスタを提供する。 【構成】 ゲート容量を記憶手段としてドレインに第１
のタイミング信号がされてソースから出力信号を送出さ
せる第１のＭＯＳＦＥＴを用い、そのゲートとソース間
にブートストラップ容量と、上記第１のＭＯＳＦＥＴの
ソースの信号を伝える一方向性素子とを含む回路を半ビ
ット分としてダイナミック型のシフトレジスタを構成
し、一方向素子を介して初段回路を含む途中のシフトレ
ジスタの途中回路の入力にそれぞれ入力信号を伝える複
数からなる入力回路を設ける。 【効果】 走査信号を形成するシフトレジスタにおい
て、途中からシフト動作を開始させることができるか
ら、簡単な回路動作によって撮像面における一定エリア
の像が１画面分の大きさに拡大して表示させるような電
子的なズーミングが可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、シフトレジスタに関
し、例えばズームモードを備えたカメラ一体型のカラー
ＶＴＲ（ビディオ・テープ・レコーダ）や監視カメラ等
に用いられる固体撮像素子に含まれるものに利用して有
効な技術に関するものである。

【０００２】

【従来の技術】固体撮像素子を用いた撮像装置に関して
は、例えばラジオ技術社、昭和６１年１１月３日発行
『ＣＣＤカメラ技術』竹村裕夫著がある。

【０００３】

【発明が解決しようとする課題】ＶＴＲ用のカメラにお
けるズーミングは、ズームレンズを用いて行われる。こ
のズーム機能は、その倍率を益々大きくすることが望ま
れている。しかしながら、ズーム倍率を大きくするため
にはレンズの枚数を多く必要とし、レンズ部が大型化し
てＶＴＲ用や監視用のカメラ部の小型軽量化と低コスト
化を妨げている大きな原因になるものである。この発明
の目的は、ズームモード等に対応して途中からのシフト
動作を可能にしたシフトレジスタを提供することにあ
る。この発明の前記ならびにそのほかの目的と新規な特
徴は、本明細書の記述および添付図面から明らかになる
であろう。

【０００４】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、ゲート容量を記憶手段とし
てドレインに第１のタイミング信号が入力されてソース
から出力信号を送出させる第１のＭＯＳＦＥＴを用い、
そのゲートとソース間にブートストラップ容量と、上記
第１のＭＯＳＦＥＴのソースの信号を伝える一方向性素
子とを含む回路を半ビット分としてダイナミック型のシ
フトレジスタを構成し、一方向素子を介して初段回路を
含む途中のシフトレジスタの途中回路の入力にそれぞれ
入力信号を伝える複数からなる入力回路を設ける。

【０００５】

【作用】上記した手段によれば、走査信号を形成するシ
フトレジスタにおいて、途中からシフト動作を開始させ
ることができるから、簡単な回路動作によって撮像面に
おける一定エリアの像が１画面分の大きさに拡大して表
示させるような電子的なズーミングが可能になる。

【０００６】

【実施例】図３には、この発明に係るシフトレジスタを
用いた固体撮像素子の読み出し機能を説明するための画
面構成図が示されている。同図では、以下の説明におい
て文字の向きに対応して上下左右を定義するものであ
る。固体撮像素子の画面構成は、同図に斜線を付したよ
うに左側と上側にオプチカルブラック部（光学的黒の基
準となる遮光部）と、入射光を映像信号に変換する有効
受光部（縦がＶ、横がＨ）とから構成される。上記受光
部に対応してフォトダイオード等の光電変換素子が二次
元状に配置され、それを選択する水平スイッチＭＯＳＦ
ＥＴと垂直スイッチＭＯＳＦＥＴが設けられる。

【０００７】特に制限されないが、これらの受光部を構
成する光電変換素子とスイッチＭＯＳＦＥＴ（絶縁ゲー
ト型電界効果トランジスタ）によるマトリックス構成
は、公知のＴＳＬ（Transversal Signal Line)方式とさ
れる。すなわち、１つの画素セルは、フォトダイオード
と垂直走査線にゲートが結合されたＭＯＳＦＥＴと、水
平走査線にゲートが結合されたＭＯＳＦＥＴの直列回路
から構成される。同じ行（水平方向）に配置れた同様な
画素セルは、横方向に延長される水平信号線に結合され
る。この水平信号線は、上記垂直走査線にゲートが結合
されたスイッチＭＯＳＦＥＴを介して縦方向に延長され
る垂直出力線に結合され、読み出しアンプが設けられ
る。

【０００８】垂直シフトレジスタＶＳＲと水平シフトレ
ジスタＨＳＲは、上記のような二次元状に配置された光
電変換素子を一定の順序で読み出すという走査信号を形
成する。すなわち、垂直シフトレジスタＶＳＲは、同図
で下から上方向に向かって垂直走査線の選択する走査信
号を形成する。水平シフトレジスタＨＳＲは、同図で左
から右方向に向かって水平走査線を選択する走査信号を
形成する。

【０００９】この実施例では、電子式のズーム機能を付
加するために、水平シフトレジスタＨＳＲは、オプチカ
ルブラック部の走査信号を形成した後、画面のＨ／４に
相当する部分を飛び越（スキップ）して、Ｈ／２分だけ
のエリアを通常の半分の周波数により走査信号を形成す
る。言い換えるならば、水平シフトレジスタＨＳＲは、
同図に斜線を付した個所をスキップさせて受光部の左側
からＨ／４から３Ｈ／４までの走査信号を通常の半分の
周波数によりシフト動作を行い、それぞれに対応した水
平走査線の選択信号を形成する。

【００１０】垂直シフトレジスタＶＳＲは、同様に同図
に斜線を付した部分を飛び越し（スキップ）して走査す
る機能を付加する。すなわち、垂直シフトレジスタＶＳ
Ｒは、受光部の下からＶ／４を飛び越して、Ｖ／４から
走査動作を開始してＶ／２だけ、言い換えるならばら、
上記Ｖ／４から３Ｖ／４までのエリアを通常の半分の周
波数により走査する走査信号を形成し、画面の上側のＶ
／４は再び飛び越してオプチカルブラックの走査信号を
形成する。垂直走査においては、走査線の数を合わせる
ために上記Ｖ／２の期間は、ノンインタレースにより走
査を行うものである。すなわち、後に再び説明するが、
垂直走査については、通常モードのときには残像防止の
観点からインタレースゲート回路を設けて、奇数フィー
ルドと偶数フィールドとで１行分づらせて２行同時読み
出しを行い、インタレースに対応した空間的重心を上下
に移動させる。上記のようズームモードのときには、１
行づつノンインタレースにより読み出して走査線数を合
わせるものである。

【００１１】上記のような水平シフトレジスタＨＳＲと
垂直シフトレジスタＶＳＲの飛び越し走査動作によっ
て、通常動作にあっては受光部の全体Ｂの映像信号を得
るとともに、ズームモードにあっては上記のようなスキ
ップ走査により受光部の中央部分の画面Ａの部分を２倍
にズームアップした映像信号を得ることができる。

【００１２】図１には、上記垂直シフトレジスタＶＳＲ
の一実施例の具体的回路図が示されている。同図の各回
路素子は、図示しない他の固体撮像素子の他の回路を構
成する回路素子とともに、公知の半導体集積回路の製造
技術によって、例えば単結晶シリコンのような１個の半
導体基板上において形成される。

【００１３】ＭＯＳＦＥＴＱ１２は、記憶動作と出力動
作を行う。すなわち、ＭＯＳＦＥＴＱ１２は、そのゲー
ト容量を記憶手段としている。ゲート容量にハイレベル
が保持されると、ＭＯＳＦＥＴＱ１２はオン状態にな
り、そのドレインに供給されるシフトクロックパルスＣ
ＬＫ１のハイレベルをソース側に伝える。この初段のＭ
ＯＳＦＥＴＱ１２のゲートには、ダイオード形態のＭＯ
ＳＦＥＴＱ１からなる第１の入力回路が設けられる。初
段回路から走査動作を開始するときには、走査開始時に
スタート信号Ｓ１がハイレベルの選択レベルを意味する
論理“１”にされる。ソース側の信号Ｂ１は出力信号と
される。このとき、ＭＯＳＦＥＴＱ１２のしきい値電圧
によって出力信号Ｂ１のレベルが低下してしまうのを防
ぐために、ＭＯＳＦＥＴＱ１２のゲートとソース間には
ブートストラップ容量Ｃ１が設けられる。

【００１４】上記ＭＯＳＦＥＴＱ１２のソースには、信
号伝達動作を行うためにダイオード形態にされたＭＯＳ
ＦＥＴＱ１１が設けられる。このＭＯＳＦＥＴＱ１１
は、ＭＯＳＦＥＴＱ１２のソース側のハイレベルの信号
Ｖ２を伝達するという一方向性素子としての動作を行
う。特に制限されないが、上記ＭＯＳＦＥＴＱ１２のソ
ースと回路の接地電位点との間には、出力信号Ｂ１を高
速にリセットさせるためのリセットＭＯＳＦＥＴＱ１３
が設けられる。このリセットＭＯＳＦＥＴＱ１３のゲー
トには、上記シフトクロックパルスＣＬＫ１のハイレベ
ルが重なり合うことが無いように位相が異なるようにさ
れたシフトクロックパルスＣＬＫ２が供給される。

【００１５】上記ＭＯＳＦＥＴＱ１２の出力信号Ｂ１
は、ダイオード形態のＭＯＳＦＥＴＱ１１を通して次段
の同様な記憶手段としてのＭＯＳＦＥＴＱ２２のゲート
に伝えられる。上記ダイオード形態のＭＯＳＦＥＴＱ１
１のソース（ダイオードとしてのカソード側）と回路の
接地電位点にはリセットＭＯＳＦＥＴＱ１４とＱ１５が
並列形態に設けられる。ＭＯＳＦＥＴＱ１４のゲートに
は、リセット信号Ｒが供給され、このリセット信号Ｒに
より初期値を入力するときに前の状態をいったんリセッ
トする。ＭＯＳＦＥＴＱ１５のゲートには、１ビット前
の同様なダイオードＭＯＳＦＥＴＱ３１を通した出力信
号がリセット信号として帰還される。すなわち、上記Ｍ
ＯＳＦＥＴＱ１１ないしＱ１５からなる回路はシフトレ
ジスタを構成する半ビット分の単位回路を示し、同様な
回路を一対として１ビット分の単位回路を構成し、これ
らの１ビット分の単位回路が複数個設けられることによ
って、複数ビットのシフトレジスタが構成される。

【００１６】上記回路の対をなす半ビット分の単位回路
（第２の回路）は、ＭＯＳＦＥＴＱ２１ないしＱ２５か
ら構成される。ただし、記憶及び出力動作を行うＭＯＳ
ＦＥＴＱ２２のドレインには、シフトクロックパルスＣ
ＬＫ２が供給される。また、出力側に設けられるリセッ
ト用ＭＯＳＦＥＴＱ２３のゲートには、シフトクロック
パルスＣＬＫ１が供給される。

【００１７】図２には、その動作の一例を説明するため
のタイミング図が示されている。初段回路からのシスト
動作を行う場合、シフトクロックパルスＣＬＫ２に同期
してスタート信号Ｓ１がハイレベルにされる。これによ
って、ＭＯＳＦＥＴＱ１２のゲート容量には、ダイオー
ド形態のＭＯＳＦＥＴＱ１を通してスタート信号Ｓ１の
ハイレベルが伝えられる。これによって、ＭＯＳＦＥＴ
Ｑ１２のゲート電圧Ｖ１はハイレベルとなってオン状態
にされる。

【００１８】シフトクロックパルスＣＬＫ２がロウレベ
ルにされた後にシフトクロックパルスＣＬＫ１がハイレ
ベルにされると、そのハイレベルは既にオン状態にされ
ているＭＯＳＦＥＴＱ１２を通して出力信号Ｂ１として
出力される。このとき、ブートストラップ容量Ｃ１にも
上記ハイレベルが書き込まれるものであるため、出力信
号のハイレベルに応じてＭＯＳＦＥＴＱ１２のゲート電
圧Ｖ１を昇圧させる。これによって、シフトクロックパ
ルスＣＬＫ１のハイレベルはレベル損失なく出力信号Ｂ
１として出力される。上記出力信号Ｂ１のハイレベルに
応じてダイオード形態のＭＯＳＦＥＴＱ１１を通したソ
ース側のノードＶ３もハイレベルにされる。ただし、こ
のＭＯＳＦＥＴＱ１１のソース側ノードのレベルＶ３
は、ＭＯＳＦＥＴＱ１１のしきい値電圧分だけレベルが
低下したものとされる。このＭＯＳＦＥＴＱ１１のソー
ス側ノードのハイレベルＶ３は、次段回路のＭＯＳＦＥ
ＴＱ２２のゲート電極に伝えられ、そのゲート容量及び
ブートストラップ容量Ｃ２をハイレベルにする。これに
よって、ＭＯＳＦＥＴＱ２２はオン状態にされる。

【００１９】シフトクロックパルスＣＬＫ１がハイレベ
ルからロウレベルになった後にシフトクロックパルスＣ
ＬＫ２がハイレベルにされる。シフトクロックパルスＣ
ＬＫ２がハイレベルにされると、ＭＯＳＦＥＴＱ１３が
オン状態にされるから出力信号Ｂ１はハイレベルからロ
ウレベルに高速に引き抜かれる。また、シフトクロック
パルスＣＬＫ２のハイレベルは既にオン状態にされてい
るＭＯＳＦＥＴＱ２２を通して次段の出力信号として出
力される。このとき、ブートストラップ容量Ｃ２にも上
記ハイレベルが書き込まれているものであるため、上記
出力信号のハイレベルに応じてＭＯＳＦＥＴＱ２２のゲ
ート電圧を昇圧させる。これによって、シフトクロック
パルスＣＬＫ２のハイレベルはレベル損失なく次段出力
信号Ｂ２として出力される。上記出力信号のハイレベル
に応じてダイオード形態のＭＯＳＦＥＴＱ２１を通した
ソース側のノードもハイレベルにされる。ただし、ＭＯ
ＳＦＥＴＱ２１のソース側ノードのレベルは、ＭＯＳＦ
ＥＴＱ２１のしきい値電圧分だけレベルが低下したもの
とされる。このＭＯＳＦＥＴＱ２１のソース側ノードの
ハイレベルは、次段回路の同様なＭＯＳＦＥＴＱ３２の
ゲート電極に伝えられ、ゲート容量及びブートストラッ
プ容量Ｃ３をハイレベルにする。これによって、ＭＯＳ
ＦＥＴＱ３２はオン状態にされる。

【００２０】以下、同様にシフトクロックパルスＣＬＫ
１とＣＬＫ２に同期して半ビット分のシフト動作が行わ
れる。したがって、前記のような垂直シフトレジスタＶ
ＳＲとして用いるとき、走査信号は奇数番目の出力信号
Ｂ１、Ｂ３等が用いられるものとなる。

【００２１】この実施例では、図３の垂直シフトレジス
タＶＳＲのようにズームモードのときに途中からの走査
動作を可能にするため、途中の単位回路の入力段にダイ
オード形態のＭＯＳＦＥＴＱ２やＱ３を介してスタート
信号Ｓ１，Ｓ２が供給される入力回路が設けられる。

【００２２】例えば、前記動作においてスタート信号Ｓ
１に変えてスタート信号Ｓ２をハイレベルにすれば出力
Ｂ３からの出力が可能なり、スタート信号Ｓ３をハイレ
ベルにすれば出力Ｂ５からの出力が可能になる。同図で
は、発明の理解を容易にするために、例示的に示された
半ビット５段分の回路が例示的に示され、そのうちの奇
数段Ｂ１とＢ３及びＢ５に入力回路が設けられるが、前
記のようなズームモードを備えた固体撮像素子の垂直シ
フトレジスタＶＳＲにあっては、通常動作に対応したス
タート信号Ｓ１と、そのＶ／４の単位回路に対してスタ
ート信号Ｓ２を供給する入力回路が設けられる。さら
に、８倍ズーム等に対応して入力回路を設けてスタート
信号Ｓ３を供給すればよい。これにより、複数種類の走
査開始点からの走査動作を簡単に行うことができる。

【００２３】なお、垂直シフトレジスタＶＳＲにおける
スキップ動作や水平シフトレジスタＨＳＲにおけるスキ
ップ動作のために、上記シフトレジスタの途中の出力信
号をバイパスさせて飛び越し先の単位回路に入力させる
回路が設けられる。この回路は、スイッチ回路によって
通常のシフト動作とスキップさせたシフト動作のいずれ
かの信号経路を切り替えるようにすればよい。

【００２４】なお、水平シフトレジスタＨＳＲでは、上
記のようなズームモードのときにも、オプチカルブラッ
クの読み出し動作のためのシフト動作を行う必要がある
ので常に初段回路からスタートが開始される。

【００２５】この垂直走査においては、通常モードのと
きには残像防止の観点等から２行同時読み出しが行われ
る。これに対してズームモードでは、１行づつノンイン
タレースモードで読み出す。すなわち、奇数フィールド
と偶数フィールドともに同様に１行づつ読み出しを行
う。

【００２６】図４には、垂直シフトレジスタＶＳＲに設
けられる出力回路の一実施例の回路図が示されている。
このような出力回路により、垂直シフトレジスタＶＳＲ
により形成された走査信号Ｖ１は、スイッチＭＯＳＦＥ
ＴＱ２とＱ３のゲートに供給に供給され、タイミングパ
ルスＣＬＫ３とＣＬＫ４を行Ｌ１とＬ２に対応させて出
力させるものである。以下、同様に走査信号Ｖ２は、上
記同様なスイッチＭＯＳＦＥＴとタイミングパルスＣＬ
Ｋ３とＣＬＫ４により、行Ｌ３とＬ４に対応させてい
る。

【００２７】上記のような飛び越しシフト動作を伴うズ
ームモードのとき、シフト用のクロックパルスＣＬＫ１
とＣＬＫ２の周波数は通常の半分の周波数にされる。そ
れ故、垂直シフトレジスタＶＳＲからの出力パルスＶ
１，Ｖ２等は、２水平走査帰還に１度出力され、スイッ
チＭＯＳＦＥＴＱ２、Ｑ３等の順にオン状態にする。そ
のため、タイミングパルスＣＬＫ３とＣＬＫ４は、行Ｌ
１とＬ２の順にハイレベルとすることによってノンイン
タレース動作を行うものである。

【００２８】図５には、カラー固体撮像素子に適用した
場合の一実施例の色フィルタ配置図が示されている。
色フィルタは、ホワイト（Ｗ）、イエロー（Ｙｅ）、シ
アン（Ｃｙ）及びグリーン（Ｇ）の４色を用いる。すな
わち、横方向にイエロー（Ｙｅ）、シアン（Ｃｙ）の繰
り返しにより配置される。その下の行には、グリーン
（Ｇ）、ホワイト（Ｗ）の繰り返しにより配置される。
以下、同様なパターンの繰り返しによって色フィルタが
配置される。

【００２９】図６には、上記のズームモード機能を持つ
固体撮像素子を用いた撮像装置の一実施例のブロック図
が示されている。固体撮像素子ＭＩＤは、上記のような
飛び越し走査機能と色フィルタを備えたＭＯＳ型固体撮
像素子である。駆動回路ＤＲＶは、その読み出し動作に
必要なクロックパルスを形成する。この実施例では、前
記のような電子式のズーム機能のために制御信号ＺＳに
より、駆動回路ＤＲＶは、垂直、水平シフトレジスタの
走査周波数を通常モードの半分の周波数に切り換える。

【００３０】通常動作モードのときには、上記のような
２行同時読み出しにより、固体撮像素子ＭＩＤからホワ
イト（Ｗ）、イエロー（Ｙｅ）、シアン（Ｃｙ）及びグ
リーン（Ｇ）の４色が出力される。この色信号は、マト
リックス回路ＭＴＸに入力され、ここで次の演算が行わ
れて輝度信号Ｙとレッド信号Ｒ及びブルー信号Ｂが形成
される。

【００３１】 Ｙ＝Ｗ＋Ｃｙ＋Ｇ＋Ｙｅ ・・・・・・・・・・・・・・・・・・・・（１） Ｒ＝（Ｗ−Ｃｙ）＋（Ｙｅ−Ｇ） ・・・・・・・・・・・・・・・・（２） Ｂ＝（Ｗ−Ｙｅ）＋（Ｃｙ−Ｇ） ・・・・・・・・・・・・・・・・（３）

【００３２】これに対して、ズームモードのときには、
前記のようにインタレースにより１行づつしか読み出さ
れない。そのため、色信号としてはイエローＹｅと、シ
アン（Ｃｙ）及びホワイト（Ｗ）とグリーン（Ｇ）が交
互に１水平期間毎に得られるものとなる。そこで、各信
号は１水平期間だけ遅延した信号を用い、それを加算回
路により加算して、上記式（２）及び（３）のような演
算を第２のマトリックス回路ＭＴＸにより行うことによ
りレッド信号Ｒとブルー信号Ｂを得るものである。輝度
信号Ｙは、解像度の観点より、加算回路によりＹ＝Ｙｅ
＋ＣＹ及びＹ＝Ｗ＋Ｇを形成し、水平走査パルスＨＰに
よりスイッチ制御されるスイッチＳＷ１を介して交互に
切り換える。

【００３３】これらズームモードで得られる輝度信号Ｙ
及びレッド信号Ｒとブルー信号Ｂと、通常モードのとき
マトリックス回路ＭＴＸ１から出力される各信号とは、
上記制御信号ＺＳによりスイッチ制御されるスイッチ回
路ＳＷ２ないしＳＷ４により切り換えられて出力され
る。

【００３４】以上の撮像装置では、画面の中心部の画像
を縦、横をそれぞれに２倍に拡大（ズームアップ）した
映像信号をカラー信号として表示できるものである。こ
の実施例では、縦横を等倍で拡大し、しかもテレビジョ
ン画面にいっぱいに表示する観点から、言い換えるなら
ば、カメラ一体型ＶＴＲに適用する観点から倍率をそれ
ぞれ２倍に固定したが、縦又は横だけを２倍、４倍等に
拡大するものであってもよい。監視カメラ等では、上記
のように縦長や横長に拡大しても差支えない場合があ
る。

【００３５】例えば、上記のような２倍の電子式ズーム
機能を持つ固体撮像素子を用い、６倍のレンズ式ズーム
機構を組み合わせるこによって、等価的に１２倍までの
高倍率のズーム機能が実現できる。

【００３６】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） ゲート容量を記憶手段としてドレインに第１の
タイミング信号がされてソースから出力信号を送出させ
る第１のＭＯＳＦＥＴを用い、そのゲートとソース間に
ブートストラップ容量と、上記第１のＭＯＳＦＥＴのソ
ースの信号を伝える一方向性素子とを含む回路を半ビッ
ト分としてダイナミック型のシフトレジスタを構成し、
一方向素子を介して初段回路を含む途中のシフトレジス
タの途中回路の入力にそれぞれ入力信号を伝える複数か
らなる入力回路を設けることにより、途中からシフト動
作を開始させることができるから、簡単な回路動作によ
って撮像面における一定エリアの像が１画面分の大きさ
に拡大して表示させるような電子的なズーミングが可能
になるという効果が得られる。

【００３７】（２） 上記固体撮像素子として、二行同
時に読み出す通常モードと、垂直シフトレジスタをスキ
ップさせて半分の行を半分の周波数により１行づつノン
インタレースにより読み出すズームモードとを持つたせ
ることにより、縦横２倍の等倍率で拡大した画像信号を
得ることができるという効果が得られる。

【００３８】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本願発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。例えば、
固体撮像素子の読み出し方式は、前記ＴＳＬの他何であ
ってもよい。固体撮像素子としては、感度設定用の垂直
シフトレジスタを設ける構成としてもよい。この感度設
定用の垂直シフトレジスタにも上記途中スタート機能を
付加することによって、感度可変機能あるいは電子式シ
ャッター機能を付加することができる。

【００３９】固体撮像素子はエリアセンサの他にライン
センサであってもよい。ラインセンサにおいて読み出し
用のシフトレジスタを途中からスタートさせる機能を設
けることによって、必要箇所だけの映像信号を得るとい
うトリミング機能を付加することができる。この発明
は、前記のような固体撮像素子における走査用のシフト
レジスタの他、ダイナミック型のシフトレジスタとして
広く利用できる。

【００４０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ゲート容量を記憶手段とし
てドレインに第１のタイミング信号がされてソースから
出力信号を送出させる第１のＭＯＳＦＥＴを用い、その
ゲートとソース間にブートストラップ容量と、上記第１
のＭＯＳＦＥＴのソースの信号を伝える一方向性素子と
を含む回路を半ビット分としてダイナミック型のシフト
レジスタを構成し、一方向素子を介して初段回路を含む
途中のシフトレジスタの途中回路の入力にそれぞれ入力
信号を伝える複数からなる入力回路を設けることによ
り、途中からシフト動作を開始させることができるか
ら、簡単な回路動作によって撮像面における一定エリア
の像が１画面分の大きさに拡大して表示させるような電
子的なズーミングが可能になる。

【図面の簡単な説明】

【図１】この発明に係るシフトレジスタの一実施例を示
す回路図である。

【図２】図１のシフトレジスタの動作の一例を説明する
ための波形図である。

【図３】この発明に係るシフトレジスタを用いた固体撮
像素子の読み出し機能を説明するための画面構成図であ
る。

【図４】その垂直シフトレジスタの出力回路の一例を示
す回路図である。

【図５】上記固体撮像素子に用いられる色フィルタの一
実施例を示す配置図である。

【図６】上記固体撮像素子を用いた撮像装置の一実施例
を示すブロック図である。

【符号の説明】

Ｑ１〜Ｑ５５…ＭＯＳＦＥＴ、Ｃ１〜Ｃ５…ブートスト
ラップ容量、ＶＳＲ…垂直シフトレジスタ、ＨＳＲ…水
平シフトレジスタ、ＭＩＤ…固体撮像素子、ＤＲＶ…駆
動回路、ＭＴＸ１，ＭＴＸ２…マトリックス回路、ＳＷ
１〜ＳＷ４…スイッチ回路、ＩＨＤＬ…１Ｈ遅延回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小倉 明 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１のタイミング信号がドレインに供給
   され、そのゲート容量を記憶手段とし、ソースから出力
   信号を送出させる第１のＭＯＳＦＥＴと、上記第１のＭ
   ＯＳＦＥＴのゲートとソースとの間に設けられた第１の
   容量手段と、上記第１のＭＯＳＦＥＴのソースの信号を
   伝える一方向性素子とを含む第１の回路と、上記第１の
   タイミング信号とは相互に位相が異なる第２のタイミン
   グ信号がドレインに供給され、そのゲート容量を記憶手
   段とし、ソースから出力信号を送出させる第２のＭＯＳ
   ＦＥＴと、上記第２のＭＯＳＦＥＴのゲートとソースと
   の間に設けられた第２の容量手段と、上記第２のＭＯＳ
   ＦＥＴのソースの信号を伝える一方向性素子とを含む第
   ２の回路とを一対とする複数の単位回路とを備え、上記
   一方向性素子を通した信号を第２の回路又は次段の単位
   回路の第１の回路のＭＯＳＦＥＴのゲートに伝えるよう
   に縦列形態に接続するとともに、一方向素子を介して初
   段回路を含む途中の単位回路の入力にそれぞれ入力信号
   を伝える複数からなる入力回路を備えてなることを特徴
   とするシフトレジスタ。
2. 【請求項２】 上記シフトレジスタは、光電変換素子に
   より形成された信号をスイッチ素子を介して出力させる
   固体撮像素子の走査信号を形成するものであることを特
   徴とする請求項１のシフトレジスタ。
3. 【請求項３】 上記シフトレジスタは、途中からスター
   トさせて垂直方向の半分の行を半分の周波数により１行
   づつノンインタレースにより読み出すズームモード動作
   も行うものであることを特徴とする請求項２のシフトレ
   ジスタ。
4. 【請求項４】 上記シフトレジスタは、途中からスター
   トさせて垂直方向あるいは水平方向の任意の位置から読
   み出すことを可能にする動作を行うものであることを特
   徴とする請求項２のシフトレジスタ。