JPH03270220A - Manufacture of seed crystal for growing bulk crystal - Google Patents
Manufacture of seed crystal for growing bulk crystalInfo
- Publication number
- JPH03270220A JPH03270220A JP7133290A JP7133290A JPH03270220A JP H03270220 A JPH03270220 A JP H03270220A JP 7133290 A JP7133290 A JP 7133290A JP 7133290 A JP7133290 A JP 7133290A JP H03270220 A JPH03270220 A JP H03270220A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- crystal layer
- epitaxial crystal
- epitaxial
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 160
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 107
- 239000000203 mixture Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000007791 liquid phase Substances 0.000 abstract description 5
- 230000007704 transition Effects 0.000 abstract 4
- 239000010409 thin film Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 9
- 229910000673 Indium arsenide Inorganic materials 0.000 description 6
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000005411 Van der Waals force Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
本発明Ｉ）の原理説明図
本発明２）の原理説明図
作用
実施例
本発明１）の実施例の説明図
本発明２）の実施例の説明尿
本発明３）の実施例の説明図
発明の効果
（第１図）
（第１図）
（第５〜７図）
（第２，３図）
（第４図）
〔概要〕
本発明は、任意の格子常数を有した半導体基板の製造方
法に関し。[Detailed Description of the Invention] [Table of Contents] Overview Industrial Application Fields Conventional Technology Problems to be Solved by the Invention Means for Solving the Problems Diagram for explaining the principle of the present invention I) Diagram for explaining the principle of the present invention 2) Action ExamplesExplanatory diagram of the embodiment of the invention 1)Explanation of the embodiment of the invention 2)UrineExplanatory diagram of the embodiment of the invention 3)Effects of the invention (Fig. 1) (Fig. 1) (Fig. 5 to 7) (Figures 2 and 3) (Figure 4) [Summary] The present invention relates to a method of manufacturing a semiconductor substrate having an arbitrary lattice constant.
転位のない種結晶の作製を目的とし。The purpose is to create seed crystals without dislocations.
■格子定数が第１の基板と異なるエピタキシャル結晶層
を、転位密度が１０’／ｃｍ”以下の該第１の基板上に
、転位が発生しない厚さに成長する工程と、該エピタキ
シャル結晶層を、該第１の基板と熱膨張率の異なる第２
の基板に貼り合わせる工程と、該第１の基板（１）をエ
ツチングで除去する工程と、該エピタキシャル結晶層上
に種結晶を作成する工程とを含むように。(2) A step of growing an epitaxial crystal layer having a lattice constant different from that of the first substrate on the first substrate with a dislocation density of 10'/cm'' or less to a thickness that does not generate dislocations; , a second substrate having a different coefficient of thermal expansion from the first substrate.
the first substrate (1), the step of removing the first substrate (1) by etching, and the step of creating a seed crystal on the epitaxial crystal layer.
■該第１の基板の室温における格子定数をａ１、該第２
の基板の熱膨張係数をα３．該種結晶の室温における格
子定数をａ４＋熱膨張係数をα４゜種結晶の成長温度を
Ｔｇとしたとき。(2) The lattice constant of the first substrate at room temperature is a1, and the lattice constant of the second substrate is a1.
The thermal expansion coefficient of the substrate is α3. When the lattice constant of the seed crystal at room temperature is a4+the coefficient of thermal expansion is α4°, and the growth temperature of the seed crystal is Tg.
ａ、（１＋Ｔｇ α５）＝ａ４（１＋Ｔｇ （２４）な
る条件を満たすように、第１の基板並びに第２の基板を
選定するように。The first substrate and the second substrate are selected so as to satisfy the following condition: a, (1+Tg α5)=a4(1+Tg (24).
■）該第１のエピタキシャル結晶層（２）の混晶組成が
、該第２のエピタキシャル結晶層（４）の混晶組成と異
なり、かつ、該第１の基板（１）の室温における格子定
数をａｌ、該第１のエピタキシャル結晶層（２）の室温
における格子定数を２２＋熱膨張係数をα２．該第２の
室温における格子定数をα３．該第２のエピタキシャル
結晶層（４）の室温における格子定数を８４．成長温度
をＴｇとしたとき１） ａｔ ／ａａ ｌ ＞ Ｉ
Ｉ ａｔ ／ａｔかつ。(2) The mixed crystal composition of the first epitaxial crystal layer (2) is different from the mixed crystal composition of the second epitaxial crystal layer (4), and the lattice constant of the first substrate (1) at room temperature is al, the lattice constant at room temperature of the first epitaxial crystal layer (2) is 22 + the coefficient of thermal expansion is α2. The lattice constant at the second room temperature is α3. The lattice constant of the second epitaxial crystal layer (4) at room temperature is 84. When the growth temperature is Tg, 1) at /aa l > I
I at /at and.
ＩＩ ａｌ／ａ４
＞ＩＩ ａｔ（１＋Ｔｇα３）／ａｘ（１＋Ｔｇαｚ
）なる条件を満たすように、第１の基板（１）、第１の
なる条件を満たすように、第１の基板（３）を選定する
ように構成する。II al/a4 >II at(1+Tgα3)/ax(1+Tgαz
), and the first substrate (3) is selected so as to satisfy the first condition.
本発明は、任意の格子定数を有した半導体基板の製造方
法に関する。The present invention relates to a method for manufacturing a semiconductor substrate having an arbitrary lattice constant.
■−Ｖ属半導体を用いた発光素子や受光素子は。■-Light-emitting elements and light-receiving elements using V group semiconductors.
転位などの欠陥に弱いことから、半導体装置作製用の基
板としては、転位密度が少なくとも１０５／Ｃｍ’以下
の程度のものが要求されている。Because it is susceptible to defects such as dislocations, substrates for manufacturing semiconductor devices are required to have a dislocation density of at least 10 5 /Cm' or less.
また、転位を発生させないために、エピタキシャル層も
、基板に格子整合する組成のものが使用されており、レ
ーザ素子などの発光波長に制限を与えている。Furthermore, in order to prevent the generation of dislocations, the epitaxial layer also has a composition that is lattice matched to the substrate, which limits the emission wavelength of laser devices and the like.
従って、任意の発光波長の良質なエピタキシャルール結
晶を得るために、任意の格子定数を有し。Therefore, in order to obtain a high-quality epitaxial rule crystal with an arbitrary emission wavelength, it has an arbitrary lattice constant.
転位の少ない基板への要求が高まっている。There is an increasing demand for substrates with fewer dislocations.
任意の格子定数を得るために、従来から行われている方
法は、大きく分けて２つある。There are roughly two methods conventionally used to obtain an arbitrary lattice constant.
１つは、既存の転位の少ない基板上に、格子定数の異な
る層をエピタキシャル成長させ９発生した転位を上側の
デバイス領域まで届かないような工夫をする方法である
。One method is to epitaxially grow layers with different lattice constants on an existing substrate with few dislocations so that the generated dislocations do not reach the upper device region.
具体的には１組成を連続的に変化させる層（グレーデツ
ド層）を設けたり、歪超格子（ＳＬＳ）による転位のフ
ィルター効果を利用したりする方法である。Specifically, methods include providing a layer (graded layer) in which one composition is continuously changed, or utilizing the filtering effect of dislocations by a strained superlattice (SLS).
しかしながら、今尚、転位の低減化には限界があり、ま
た、熱膨張差などの問題もあり、十分な特性を有するも
のができないのが、現状である。However, there are still limits to the reduction of dislocations, and there are also problems such as differences in thermal expansion, and the current situation is that it is not possible to produce materials with sufficient properties.
これに対して、任意の格子定数の基板を得るために、三
元混晶を用いる方法がある。On the other hand, there is a method using a ternary mixed crystal in order to obtain a substrate with an arbitrary lattice constant.
三元混晶を作製しようとする場合には、基本的な問題が
２つ存在する。There are two basic problems when attempting to create ternary mixed crystals.
１つは、基板を切り出すバルク結晶での組成の均一化で
ある。もう１つは、転位を含まない種結晶の作製方法で
ある。One is to make the composition uniform in the bulk crystal from which the substrate is cut. The other is a method for producing a seed crystal that does not contain dislocations.
前者に対しては、エレクトロマイグレーションを利用し
た方法などが考案されているが、後者に対しては１種結
晶としてＳＬＳで作製した基板を用いるなど、結局、転
位のない種結晶を得ることが困難であった。For the former, methods using electromigration have been devised, but for the latter, it is difficult to obtain a seed crystal without dislocations, such as using a substrate made by SLS as a seed crystal. Met.
本発明は９以上の点を鑑み、転位のない種結晶の作製方
法を提供することを目的とする。In view of the above points, it is an object of the present invention to provide a method for producing a seed crystal free of dislocations.
第１図は本発明の原理説明図、第５〜７図は本発明の他
の実施例の説明図である。FIG. 1 is an explanatory diagram of the principle of the present invention, and FIGS. 5 to 7 are explanatory diagrams of other embodiments of the present invention.
図において、ｌは第１の基板、２はエピタキシャル結晶
層、３は第２の基板、４は第２のエピタキシャル結晶層
、５は薄膜、５′は起歪格子、６は第２のエピタキシャ
ル結晶層と同一成分の層である。In the figure, l is the first substrate, 2 is the epitaxial crystal layer, 3 is the second substrate, 4 is the second epitaxial crystal layer, 5 is the thin film, 5' is the strain lattice, and 6 is the second epitaxial crystal. This layer has the same components as the layer.
種結晶となる結晶は、結晶そのものに転位がなく、また
、その上に成長した混晶と格子整合したものでなければ
ならない。The crystal that serves as the seed crystal must have no dislocations in itself and must be lattice-matched with the mixed crystal grown on it.
本発明では、基板の貼り合わせと選択エツチング及び各
結晶層の熱膨張差を積極的に利用することによって、＃
Ｃ長時に転位やストレスのないエピタキシャル結晶層を
作製することを提案する。In the present invention, #
We propose to create an epitaxial crystal layer free of dislocations and stress at C length.
手段としては、異なる基板の熱膨張率によって。By means of different thermal expansion coefficients of substrates.
もともと歪んだ面内方向の格子定数を、結晶の成長温度
Ｔｇにおいて目的の結晶の格子定数ａ４に合わせるよう
にすれば良い。The lattice constant in the in-plane direction, which is originally distorted, may be adjusted to match the lattice constant a4 of the target crystal at the crystal growth temperature Tg.
具体的には、以下の条件が必要となる。Specifically, the following conditions are required.
今、第１の基板１．エピタキシャル結晶層２゜第２の基
板３２２本発明目的とする種結晶４の各々の室温におけ
る格子定数を、それぞれａ Ｉ＋ ａ ２！ａ ！！
ａ ４とし、また各々の熱膨張係数を、それぞれａｌ、
α２．α３．α４とする。Now, the first substrate 1. Epitaxial crystal layer 2゜second substrate 322 The lattice constants at room temperature of each of the seed crystals 4 which are the object of the present invention are a I+ a 2! a! !
a 4, and the respective thermal expansion coefficients are al,
α2. α3. Let it be α4.
第１図（ａ）に示すように、第１の基板１にエピタキシ
ャル結晶層２を成長したとき、エピタキシャル結晶層２
の面内方向の格子定数は９本来のａ２ではなく、第１の
基板１の格子定数と等しいａｌとなっている。従って、
エピタキシャル結晶層２の格子は歪んだ形となっている
。As shown in FIG. 1(a), when the epitaxial crystal layer 2 is grown on the first substrate 1, the epitaxial crystal layer 2
The lattice constant in the in-plane direction is not the original a2 of 9, but is al, which is equal to the lattice constant of the first substrate 1. Therefore,
The lattice of the epitaxial crystal layer 2 has a distorted shape.
次に、第１図（ｂ）に示すように、第１の基板１上のエ
ピタキシャル結晶層２の面を、直接、第１の基板ｌと格
子定数の異なる第２の基板３の面に静電圧着等の方法に
よりファンデルワールス力で貼り合わせると、その境界
面は不連続のために。Next, as shown in FIG. 1(b), the surface of the epitaxial crystal layer 2 on the first substrate 1 is directly placed on the surface of the second substrate 3, which has a different lattice constant from the first substrate l. When bonded together using van der Waals forces using methods such as voltage bonding, the interface is discontinuous.
エピタキシャル結晶層２の面内格子定数は、第１の基板
１の格子定数ａ１のまま保たれているのに対して、第２
の基板の格子定数はａ、となっており、コヒーレントな
結晶接続ではなくなっている。The in-plane lattice constant of the epitaxial crystal layer 2 is maintained as the lattice constant a1 of the first substrate 1, whereas the in-plane lattice constant of the epitaxial crystal layer 2 is
The lattice constant of the substrate is a, which is no longer a coherent crystal connection.
続いて、第１図（Ｃ）に示すように、この第２の基板３
の面にエピタキシャル結晶層２の面を貼り合わせた後、
第１の基板■をエツチングにより完全に除去してしまう
。Subsequently, as shown in FIG. 1(C), this second substrate 3
After bonding the surface of epitaxial crystal layer 2 to the surface of
The first substrate (2) is completely removed by etching.
最後に、第１図（（］）に示すように、残った第２の基
板３とその上に貼り合わせたエピタキシャル結晶層２を
用いて２本発明の目的の種結晶４をエピタキシャル結晶
層２の上に形成する。Finally, as shown in FIG. form on top of.
第２の基板３の温度を液相成長の温度Ｔｇまで加熱して
、上げていくと、第２の基板３の格子定数の伸びは。When the temperature of the second substrate 3 is heated to the liquid phase growth temperature Tg and then raised, the lattice constant of the second substrate 3 increases.
ａｓＴｇα３ である。asTgα3 It is.
これは、単位長あたり、１ｇα３だけ伸びることに相当
する。This corresponds to elongation by 1 gα3 per unit length.
従って、第２の基板３上の第１のエピタキシャル結晶層
２の面内方向の格子ａｌ （歪んでａｌになっている
）は
ａｌＴｇα３
だけ伸びることになる。Therefore, the in-plane lattice al (distorted to become al) of the first epitaxial crystal layer 2 on the second substrate 3 extends by alTgα3.
以上より、昇温時のエピタキシャル結晶層２の面内方向
の格子の長さは。From the above, the length of the lattice in the in-plane direction of the epitaxial crystal layer 2 when the temperature is increased is:
ａｔ（１＋Ｔｇα３） となる。at(1+Tgα3) becomes.
従って１本発明の目的とする第２のエピタキシャル結晶
層４の格子の長さは、歪みがないためには。Therefore, the length of the lattice of the second epitaxial crystal layer 4, which is the object of the present invention, is such that there is no distortion.
ａｔ（１＋Ｔｇαｓ ）＝ａａ （Ｌ＋Ｔｇａ＜ ）と
なる必要がある。It is necessary that at(1+Tgas)=aa(L+Tga<).
即ち、格子定数が第１の基板ｌと異なる第１のエピタキ
シャル結晶層２を、転位密度が、 １０５７ｃｍ２以下
の該第１の基板１上に、転位が発生しない厚さにエピタ
キシャル成長する工程と、該第１のエピタキシャル結晶
層２を、該第１の基板ｌと熱膨張率の異なる第２の基板
３に貼り合わせる工程と。That is, a step of epitaxially growing a first epitaxial crystal layer 2 having a lattice constant different from that of the first substrate 1 on the first substrate 1 having a dislocation density of 1057 cm2 or less to a thickness that does not generate dislocations; a step of bonding the first epitaxial crystal layer 2 to a second substrate 3 having a different coefficient of thermal expansion from the first substrate l;
該第１の基板１をエツチングで除去する工程と。a step of removing the first substrate 1 by etching;
該第１のエピタキシャル結晶層２上に第２のエピタキシ
ャル結晶層４を作製する工程とを含み、かつ、該第１の
基板１の室温における格子定数をａ１、該第２の基板の
熱膨張係数をα３．該第２のエピタキシャル結晶層４の
室温における格子定数を８４＋熱膨張係数をα４９種結
晶４の成長温度をＴｇとしたとき。forming a second epitaxial crystal layer 4 on the first epitaxial crystal layer 2, and the lattice constant of the first substrate 1 at room temperature is a1, and the thermal expansion coefficient of the second substrate is α3. When the lattice constant of the second epitaxial crystal layer 4 at room temperature is 84+the thermal expansion coefficient is α49 and the growth temperature of the seed crystal 4 is Tg.
ａｔ（１＋Ｔｇ αｚ）＝ａ４（１＋Ｔｇ （２４）と
なる条件を満たすように、第１の基板１並びに第２の基
板３を選定することにより、第１の基板１、第１のエピ
タキシャル結晶層２．成長温度の関係が結ばれているこ
とによって、前記第１の目的が達成される。By selecting the first substrate 1 and the second substrate 3 so as to satisfy the condition that at(1+Tg αz)=a4(1+Tg (24)), the first substrate 1 and the first epitaxial crystal layer 2 .The first objective is achieved by establishing the relationship between the growth temperatures.
更に、前述の貼り付は技術では、貼り付けた時の歪み量
が、成長温度で零になるように設計されている。Furthermore, the above-mentioned pasting technology is designed so that the amount of strain when pasting becomes zero at the growth temperature.
これは、貼り付けられたエピタキシャル結晶層２が、こ
の上に引上げ法により成長する第２のエピタキシャル結
晶層４と同じものであるために避けられない状態であっ
た。This was an unavoidable situation because the attached epitaxial crystal layer 2 was the same as the second epitaxial crystal layer 4 grown thereon by the pulling method.
上記プロセス中で一番難しいのは、歪みを含んだ第１の
エピタキシャル層２を、第２の基板３にクラックや剥離
を発生させないように貼り付ける部分である。The most difficult part in the above process is to attach the strained first epitaxial layer 2 to the second substrate 3 without causing cracks or peeling.
そして、歪みを含んだ第１のエピタキシャル層２の歪み
量の大きさが大きいと、更に難しくなる。If the amount of strain in the first epitaxial layer 2 containing strain is large, it becomes even more difficult.
従って、上記プロセスを良好に行うためには。Therefore, in order to perform the above process well.
できるだけ全工程中において、第１のエピタキシャル層
２の歪み量を小さくする必要がある。It is necessary to minimize the amount of strain in the first epitaxial layer 2 during all steps as much as possible.
上記請求項２の式中には、第１のエピタキシャル結晶層
２のパラメーターが入っていないので。This is because the parameter of the first epitaxial crystal layer 2 is not included in the equation of claim 2 above.
第２のエピタキシャル結晶層４と異なる組成の第１のエ
ピタキシャル結晶層２を貼り付け、成長温度Ｔｇで、歪
んだ第１のエピタキシャル結晶層２の面内格子定数が２
種結晶と格子整合するようにできれば、成長温度Ｔｇで
、エピタキシャル結晶層２の歪み量が必ずしも零でなく
ても良く、貼り付は時の歪み量を制御することができる
。A first epitaxial crystal layer 2 having a composition different from that of the second epitaxial crystal layer 4 is pasted, and at a growth temperature Tg, the in-plane lattice constant of the strained first epitaxial crystal layer 2 is 2.
If lattice matching with the seed crystal can be achieved, the amount of strain in the epitaxial crystal layer 2 does not necessarily have to be zero at the growth temperature Tg, and the amount of strain during attachment can be controlled.
今、歪み量を以下の通り定義する。Now, the amount of distortion is defined as follows.
結晶の歪んだときの面内格子定数をａ ＠ｔｒ＊＊＠＋
結晶の歪みのないときの面内格子定数をａ ｔｒｅｅと
したとき、歪み量αは。The in-plane lattice constant when the crystal is distorted is a @tr**@+
When the in-plane lattice constant of the crystal without distortion is a tree, the amount of strain α is.
α”＝ （ａ ｍｔｒａｗｓ ａ ｔｒｅｅ） ／
ａ Ｔｒ＊□また。第１のエピタキシャル結晶層２の貼
り付は時の歪み量をα、。。１．これの成長温度Ｔｇに
おける歪み量をα８、。１）組成を第２のエピタキシャ
ル結晶層４と換えた場合の歪み量をα、。。α”= (a mtraws a tree) /
a Tr＊□ again. The amount of strain when attaching the first epitaxial crystal layer 2 is α. . 1. The amount of strain at the growth temperature Tg is α8. 1) The amount of strain when the composition is changed to that of the second epitaxial crystal layer 4 is α. .
ａｌｙｏｗｌｈ’ Ｈとすると。Let's say alyowlh' H.
前記の貼り付けの際に、張り付ける第１のエピタキシャ
ル結晶層２が第２のエピタキシャル結晶層４と同じ組成
の場合には、貼り付は時の歪み量が最も大きく、１α、
。。。１で剥離などの限界が決まる。At the time of pasting, if the first epitaxial crystal layer 2 to be pasted has the same composition as the second epitaxial crystal layer 4, the amount of strain during pasting is the largest, 1α,
. . . 1 determines the limits of peeling etc.
第１のエピタキシャル結晶層２の組成を変える時に。When changing the composition of the first epitaxial crystal layer 2.
α、。。、 〉 α、。。。α,. . , 〉 α,. . .
かつ。and.
α、。。、 〉 α１°１ｈ
となるように組成を選択すれば１本発明の請求項１．２
の全プロセス中で生ずる最大の歪量は。α,. . , 〉 α1°1h If the composition is selected so that α1°1h, Claim 1.2 of the present invention
What is the maximum amount of distortion that occurs during the entire process?
α、。、、１よりも小さくなる。α,. ,,becomes smaller than 1.
α１°。。−α１．。□、１が非常に小さければ、大変
都合が良いが、このような条件は、貼り付ける物質と下
地基板の熱膨張率が殆ど等しいということである。α1°. . -α1. . It is very convenient if □, 1 is very small, but such a condition is that the coefficient of thermal expansion of the material to be pasted and the underlying substrate are almost equal.
具体的な組成に対する本発明の請求項３に関する限定条
件を次に説明する。The limiting conditions regarding claim 3 of the present invention with respect to specific compositions will be explained below.
即ち、該第１のエピタキシャル結晶層２の混晶組成が、
該第２のエピタキシャル結晶層４の混晶組成と異なり、
かつ、該第１の基板１の室温における格子定数をａ Ｉ
＋該第１のエピタキシャル結晶層２の室温における格
子定数をａｔｐ熱膨張係数をα２．該第２の基板３の熱
膨張係数をα、。That is, the mixed crystal composition of the first epitaxial crystal layer 2 is
Unlike the mixed crystal composition of the second epitaxial crystal layer 4,
And the lattice constant of the first substrate 1 at room temperature is a I
+ The lattice constant of the first epitaxial crystal layer 2 at room temperature is α2. The thermal expansion coefficient of the second substrate 3 is α.
該第２のエピタキシャル結晶層４の室温における格子定
数を８４．成長温度をＴｇとしたとき。The lattice constant of the second epitaxial crystal layer 4 at room temperature is 84. When the growth temperature is Tg.
１−ａｌ ／’ａ４１ ＞ ｌ ｌ −ａｔ ／ａｔか
つ。1-al /'a41 > l l -at /at and.
１−ａｔ／ａ４
＞ ｌ １−ａｔ（１＋７ｇα３）／ａｔ（１＋Ｔｇα
ｔ）の条件を満たすことが必要である。1-at/a4 > l 1-at(1+7gα3)/at(1+Tgα
It is necessary to satisfy the condition t).
これは、第１のエピタキシャル結晶層２が目的の第２の
エピタキシャル結晶層４と組成が等しい場合は、（ａ２
＝ａ４）
ａ ｍＩｒａｍｓ＝ ａ Ｉ 。This means that if the first epitaxial crystal layer 2 has the same composition as the target second epitaxial crystal layer 4, (a2
= a4) a mIrams= a I .
ａ ｔｒａｍ ＝８４ であり。a tram =84 Yes.
第１のエピタキシャル結晶層２が第２のエピタキシャル
結晶層４と組成が異なる場合は。When the first epitaxial crystal layer 2 has a different composition from the second epitaxial crystal layer 4.
４、ｒｏｍ ＝ａｔ。4, rom = at.
ａ ｍ＊ｒ＊ｓｓ＝ ８１ である。a m*r*ss=81 It is.
従って。Therefore.
ａ ｒｏｅ。＝（ａ ４ ａ １）／ ａ ４１４
、ｏｏｍ ＝ （８２ａｌ ） ／ ａｌ ＋となる
。a roe. =(a 4 a 1)/a 414
, oom = (82al)/al+.
第２のエピタキシャル結晶層４の成長温度Ｔｇにおいて
は、熱膨張するので。At the growth temperature Tg of the second epitaxial crystal layer 4, the second epitaxial crystal layer 4 undergoes thermal expansion.
ａｔｒａａ ＝ａｔ （１＋Ｔｇα２）。atraa = at (1+Tgα2).
また、前記のとおり、実際には、第１のエピタキシャル
結晶層２の面内の格子定数は。Moreover, as mentioned above, in reality, the in-plane lattice constant of the first epitaxial crystal layer 2 is.
ａ ｍｔｒ＊ｓｉ＝ ａ ＋ （１＋ Ｔ ｇ （Ｘ
２）となる。a mtr*si= a + (1+ T g (X
2).
従って、これを前式に代入すると、請求項３の関係式が
導き出される。Therefore, by substituting this into the previous equation, the relational equation of claim 3 is derived.
他の実施例としては、実用上、混晶バルク結晶の成長を
ヘテロ化してしまうことを避ける手段として、第１のエ
ピタキシャル結晶層２が、前記請求項１の条件を満たす
薄膜５と目的の第２のエピタキシャル結晶層４と同一成
分の２層構造であり。As another embodiment, as a means to avoid heterogeneous growth of the mixed bulk crystal in practice, the first epitaxial crystal layer 2 is combined with the thin film 5 that satisfies the conditions of claim 1 and the desired epitaxial crystal layer. It has a two-layer structure with the same components as the epitaxial crystal layer 4 of No. 2.
かつ、第２の基板３へ貼り合わせる場合、第２のエピタ
キシャル結晶層と同一成分の層６が表面側になるように
する。In addition, when bonding to the second substrate 3, the layer 6 having the same composition as the second epitaxial crystal layer is placed on the front side.
前記薄膜５及び第２のエピタキシャル結晶層４と同一成
分の層６は第１の基板Ｉからエツチング処理によって選
択的に剥離可能であることが必要である。または、薄膜
５が第１の基板ｌとの選択的なエツチング処理が不可能
で、且つ第２のエピタキシャル結晶層と同一成分の層の
みが選択エツチングが可能な場合には、第２のエピタキ
シャル結晶層と同一成分の層６．薄膜５．第２のエピタ
キシャル結晶層と同一成分の層６の３層構造とする必要
がある。It is necessary that the layer 6 having the same composition as the thin film 5 and the second epitaxial crystal layer 4 can be selectively peeled off from the first substrate I by an etching process. Alternatively, if the thin film 5 cannot be selectively etched with respect to the first substrate l, and only a layer having the same composition as the second epitaxial crystal layer can be selectively etched, the second epitaxial crystal layer A layer with the same components as the layer 6. Thin film 5. It is necessary to have a three-layer structure including a layer 6 having the same composition as the second epitaxial crystal layer.
また逆に、第２のエピタキシャル結晶層と同一成分の層
６が選択エツチングが不可能の場合には。Conversely, if the layer 6 having the same composition as the second epitaxial crystal layer cannot be selectively etched.
薄膜５．第２のエピタキシャル結晶層と同一成分の層６
．薄膜５と、逆の３層構造とする必要がある。Thin film 5. Layer 6 having the same composition as the second epitaxial crystal layer
．． It is necessary to have a three-layer structure opposite to that of the thin film 5.
更に、エピタキシャル結晶層２には歪みが移るので、転
位が入りにくくする手段を施す必要がある。具体的には
、薄膜５が転位が発生しにくい歪超格子であることなど
を利用すると良い。Furthermore, since strain is transferred to the epitaxial crystal layer 2, it is necessary to take measures to prevent dislocations from entering. Specifically, it is preferable to utilize the fact that the thin film 5 is a strained superlattice in which dislocations are less likely to occur.
以上の工程で作製された基板は、室温におい゛ては、結
晶中にストレスがあって、歪んだ状態にあるが、バルク
結晶を成長させる場合、成長温度にまで加熱するとスト
レスが緩和され、成長時に転位や歪みのない理想的な基
板が得られる。At room temperature, the substrate produced by the above process is in a distorted state due to stress in the crystal, but when growing bulk crystals, heating to the growth temperature relieves the stress and allows growth. Sometimes an ideal substrate free of dislocations and distortions can be obtained.
第２図は本発明の第１の一実施例の工程順模式図はそれ
ぞれ９本発明の第２．第３．第４．第５の実施例の説明
図である。FIG. 2 is a schematic diagram of the process order of the first embodiment of the present invention. Third. 4th. It is an explanatory view of a 5th example.
図において、１は第１の基板、２は第１のエピタキシャ
ル結晶層、３は第２の基板、４は第２のエピタキシャル
結晶層、５は薄膜、５′は歪超格子。In the figure, 1 is a first substrate, 2 is a first epitaxial crystal layer, 3 is a second substrate, 4 is a second epitaxial crystal layer, 5 is a thin film, and 5' is a strained superlattice.
６は第２のエピタキシャル結晶層と同一成分の層。6 is a layer having the same composition as the second epitaxial crystal layer.
７は電極、８は結晶保持枠、９は融液槽、 １０は化合
物半導体融液、１）はＧａＡｓ基板、 １２はＧａＩｎ
Ｐ層。7 is an electrode, 8 is a crystal holding frame, 9 is a melt tank, 10 is a compound semiconductor melt, 1) is a GaAs substrate, 12 is a GaIn
P layer.
１３はＩｎＡｓ基板、 １４はＧａＩｎＰバルク結晶、
１５はＧａＡｓ基板、１６はＧａＩｎＡｓＰ層、 １
７はＩｎＡｓ基板、 １８はＧａｌｎＰ層である。13 is an InAs substrate, 14 is a GaInP bulk crystal,
15 is a GaAs substrate, 16 is a GaInAsP layer, 1
7 is an InAs substrate, and 18 is a GalnP layer.
第２図（ａ）に示すように、第１の基板としてのＧａＡ
ｓ基板１）上に、ＭＯＶＰＥ （有機金属気相成長）法
により、ホスフィン（ＰＨ３）、 トリエチルガリウ
ム（ＴＥＧ）、）リメチルインジウム（ＴＭ■）を用い
て、６８０℃で１００人の厚さにエピタキシャル結晶層
２としてのＧａｏ、 ｓ。Ｉｎｏ、 ４°４層１２を成
長する。この時、 Ｇａｏ、５ｏＩｎｏ、ｉｏＰ層１２
はΔａ／ａで、約−４，４２ｘｌＯ−３の格子不整合（
ミスマツチ）による歪みが残留している。As shown in FIG. 2(a), GaA as the first substrate
s substrate 1) by MOVPE (metal-organic vapor phase epitaxy) using phosphine (PH3), triethylgallium (TEG), and trimethylindium (TM) to a thickness of 100 mm at 680°C. Gao, s as epitaxial crystal layer 2. Ino, grow 4° 4 layers 12. At this time, Gao, 5oIno, ioP layer 12
is Δa/a, and the lattice mismatch (
Distortion due to mismatch) remains.
即ち。That is.
α、。。。 ＝ （ａ４ａ＋ ） ／ａａ−４，４２ｘ
ｌＯ−”ａ 、、、、、＝ ［１（ａｔ（１＋Ｔｇαａ
）／ａ２（１＋Ｔｇα２）） ］］］］＝−３．６８
ｘｌＯ
−’る。α,. . . = (a4a+) /aa-4,42x
lO−”a , , , , = [1(at(1+Tgαa
)/a2(1+Tgα2)) ]]]]=-3.68
xlO −'ru.
また、成長時にはこのほかに熱膨張率の差が−２，３ｘ
ｌＯ−３ある。In addition, during growth, the difference in thermal expansion coefficient is -2,3x
There is lO-3.
この状態では、エピタキシャル結晶層２の厚さは、転位
の発生する臨界膜厚以下である。In this state, the thickness of the epitaxial crystal layer 2 is below the critical film thickness at which dislocations occur.
次に、第２図（ｂ）に示すように、 ＧａＩｎＰ層１２
と第１２基板であるＩｎＡｓ基板１３とを静電圧着など
の方法により、ファンデルワールス力によって貼り合わ
せを行う。Next, as shown in FIG. 2(b), a GaInP layer 12 is formed.
and the InAs substrate 13, which is the twelfth substrate, are bonded together by van der Waals force using a method such as electrostatic bonding.
続いて、第２図（Ｃ）に示すように、第１の基板である
ＧａＡｓ基板ＩＩをアンモニアと過酸化水素水の混合液
で選択的にエツチングして、完全に除去して、 ＩｎＡ
ｓ基板１３にＧａｌｎＰ層１２の薄膜が貼り合わされた
形にする。Subsequently, as shown in FIG. 2(C), the GaAs substrate II, which is the first substrate, is selectively etched with a mixture of ammonia and hydrogen peroxide to completely remove it.
A thin film of the GalnP layer 12 is bonded to the s-substrate 13.
基板保持枠８に装着したこのＩｎＡｓ基板１３を９表面
に貼り合わせたＧａＩｎＰ層１２を第１２て、第３図に
示す液相成長装置の第１の化合物半導体融液槽１０Ａの
表面に接触させる。そして、第２のエピタキシャル結晶
層４の成長温度である８００℃まで昇温すると、第２の
基板であるＩｎＡｓ基板１３の熱膨張率が小さいため、
ＧａＩｎＰ層１２の第１２緩和されて。The GaInP layer 12 bonded to the surface of this InAs substrate 13 mounted on the substrate holding frame 8 is brought into contact with the surface of the first compound semiconductor melt tank 10A of the liquid phase growth apparatus shown in FIG. . Then, when the temperature is raised to 800° C., which is the growth temperature of the second epitaxial crystal layer 4, since the coefficient of thermal expansion of the InAs substrate 13, which is the second substrate, is small,
The twelfth layer of GaInP layer 12 is relaxed.
第２のエピタキシャル結晶層４の成長時の温度において
は歪みのない状態になり、第１の化合物半導体融液１０
Ａ中より、 ＧａＩｎＰ層１２層上に第２のエピタキシ
ャル結晶層４であるＧａＩｎＰ層１４が析出し第２図（
ｄ）に示すように、第２のエピタキシャル結晶層４がバ
ルク結晶として、成長していく。At the temperature during growth of the second epitaxial crystal layer 4, it is in a state without distortion, and the first compound semiconductor melt 10
From inside A, a GaInP layer 14, which is the second epitaxial crystal layer 4, is deposited on the GaInP layer 12, as shown in FIG.
As shown in d), the second epitaxial crystal layer 4 grows as a bulk crystal.
第１の実施例は、請求項２の条件に該当する第１のエピ
タキシャル結晶層２と第２のエピタキシャル結晶層４の
混晶組成が同一の場合の例であるが９次に、第１のエピ
タキシャル結晶層２の混晶組成が、バルク結晶５成長用
の第２のエピタキシャル結晶層４の混晶組成と異なる場
合である。請求項３の条件に該当する第２の実施例につ
いて説明する。The first embodiment is an example in which the mixed crystal composition of the first epitaxial crystal layer 2 and the second epitaxial crystal layer 4 corresponding to the condition of claim 2 is the same. This is a case where the mixed crystal composition of the epitaxial crystal layer 2 is different from the mixed crystal composition of the second epitaxial crystal layer 4 for bulk crystal 5 growth. A second embodiment that satisfies the conditions of claim 3 will be described.
一例として、第１のエピタキシャル結晶層２の混晶組成
がＧａｏ、 ｇｇＩｎｏ、 ５Ｊｓｏ、 ｚ、 Ｐａ、
ｓ、であり、第２のエピタキシャル結晶層４の混晶組
成がＧａｏ、。As an example, the mixed crystal composition of the first epitaxial crystal layer 2 is Gao, ggIno, 5Jso, z, Pa,
s, and the mixed crystal composition of the second epitaxial crystal layer 4 is Gao.
Ｉｎｏ、 ａＰの組合せで実施することができる。It can be implemented with a combination of Ino and aP.
即ち、第４図に示すように、第１の基板１にＧａＡｓ基
板１５を使用し、第２の基板３にＩｎＡｓ基板１６を用
いた場合に、成長温度８００℃における格子不整合は、
２．２ｘｌＯ”である。That is, as shown in FIG. 4, when a GaAs substrate 15 is used as the first substrate 1 and an InAs substrate 16 is used as the second substrate 3, the lattice mismatch at a growth temperature of 800°C is as follows.
2.2xlO''.
また、第１のエピタキシャル層２と第２の基板との歪み
量は。Also, the amount of strain between the first epitaxial layer 2 and the second substrate is as follows.
α・・・・ ＝（ａ４ａｔ ）／ａ４＝ ４．４２ｘ
ｌＯ−ｊα、。。７′＝ （ａｔ ａ ＋ ） ／
ａｚ ＝ ３．５３ｘｌＯ−”Ｊｒｏｗｔｈ’＝ ［
１−（ａｔ（１＋Ｔｇα３）／ａｚ（１＋Ｔｇα２））
］＝ １．０３ｘｌＯ−３
となり、全工程において、歪み量を減らすことができる
。α・・・=(a4at)/a4= 4.42x
lO−jα,. . 7'= (at a + ) /
az = 3.53xlO−”Jrowth’= [
1-(at(1+Tgα3)/az(1+Tgα2))
] = 1.03xlO-3, and the amount of distortion can be reduced in the entire process.
ここで９次の各化合物半導体の室温における格子定数ａ
と熱膨張率αを下表記載の数値とし、第２のエピタキシ
ャル結晶層の成長温度Ｔｇを７７３℃として計算した。Here, the lattice constant a of each 9th-order compound semiconductor at room temperature is
The calculations were made by setting the coefficient of thermal expansion α to the values listed in the table below, and the growth temperature Tg of the second epitaxial crystal layer to 773°C.
実用上、上記実施例の他に、幾つかの適用例が考えられ
る。In practice, several application examples can be considered in addition to the above embodiments.
即ち、第２のエピタキシャル結晶層４の成長をヘテロ化
してしまうことを避ける手段としては。That is, this is a means to avoid the growth of the second epitaxial crystal layer 4 from becoming heterogeneous.
第５図（ａ）に示すように、第１のエピタキシャル結晶
層２が、前記請求項１の条件を満たす薄膜５、例えばＩ
ｎＧａＡｓＰからなる１００ Ａの厚さの層と。As shown in FIG. 5(a), the first epitaxial crystal layer 2 is a thin film 5 satisfying the conditions of claim 1, for example, I
and a 100 A thick layer of nGaAsP.
目的の第２のエピタキシャル結晶層４２例えばＣａＩｎ
Ｐからなる２０Ａの厚さの層との２層構造であり。The second epitaxial crystal layer 42 of interest, for example CaIn
It has a two-layer structure with a 20A thick layer made of P.
かつ、第２の基板３へ貼り合わせる場合は、第５図（ｂ
）に示すように、第２のエピタキシャル結晶層４の側が
表に出るようにする。In addition, when bonding to the second substrate 3, the method shown in FIG.
), the second epitaxial crystal layer 4 side is exposed.
またエピタキシャル結晶層２が基板との選択エツチング
ができるか否かにより、３層構造にする必要がある場合
には、７＃記の薄膜５及び第２のエピタキシャル結晶と
同一成分の層６は第１の基板ｌからエツチング処理によ
って選択的に剥離可能であること、また、第６図（ａ）
に示すように、。In addition, if it is necessary to have a three-layer structure depending on whether or not the epitaxial crystal layer 2 can be selectively etched with the substrate, the thin film 5 described in 7# and the layer 6 having the same composition as the second epitaxial crystal are 6(a).
As shown in .
薄膜５が第１の基板ｌとの選択的なエツチング処理が不
可能で、且つ、第２のエピタキシャル結晶層と同一成分
の層６のみが選択エツチングが可能な場合には、６・５
・６の３層構造とする。If the thin film 5 cannot be selectively etched with respect to the first substrate l, and only the layer 6 having the same composition as the second epitaxial crystal layer can be selectively etched, 6.5.
・3-layer structure (6).
また逆に６が選択エツチングが不可能の場合には、第６
図（ｂ）に示すように、５・６・５と逆の３層構造とす
る。Conversely, if the number 6 cannot be selectively etched, the 6th
As shown in Figure (b), the three-layer structure is reversed to 5, 6, and 5.
更に、第２のエピタキシャル結晶層４に転位が入り難く
する手段としては、第７図に示すように。Furthermore, as a means for making it difficult for dislocations to enter the second epitaxial crystal layer 4, as shown in FIG.
前記薄膜５が、転位が発生しにくい歪超格子５゛である
か、または歪みが内部にのみ含有するようにする。The thin film 5 is made to have a strained superlattice 5' in which dislocations are less likely to occur, or to contain strain only inside.
以上説明したように９本発明によれば、熱膨張係数によ
って残留歪みが緩和されるような基板に。As explained above, according to the present invention, the present invention provides a substrate whose residual strain is alleviated by the coefficient of thermal expansion.
目的の組成の混晶を貼り付けることによって、液相成長
用としては理想である。転位のない種結晶を得ることが
できる。By attaching a mixed crystal of the desired composition, it is ideal for liquid phase growth. A seed crystal without dislocations can be obtained.
第１図は本発明の原理説明図。
第２図は本発明の第１の実施例の工程順模式断面図。
第３図は本発明の第１の実施例に使用した液相成長装置
の模式断面図。
第４図は本発明の第２の実施例の説明図。
第５図は本発明の第３の実施例の説明図。
第６図は本発明の第４の実施例の説明図。
第７図は本発明の第５の実施例の説明図。
である。
図において。
ｌは第１の基板。
２は第１のエピタキシャル結晶層。
３は第２の基板。
４は第２のエピタキシャル結晶層。
５は薄膜、 ５′は歪超格子。
６は第２のエピタキシャル結晶層と同一成分の層。
７は電極、 ８は結晶保持枠。
９は融液槽、１０は化合物半導体装置
木光日月の原理説明図
本発明の笑１の実施例に使用した液相戊長装置第
凶
本発明の第１の実施例の工程順榎武断面図木発明の□２
の実施例の説明図
算
図FIG. 1 is a diagram explaining the principle of the present invention. FIG. 2 is a schematic sectional view of the process order of the first embodiment of the present invention. FIG. 3 is a schematic cross-sectional view of the liquid phase growth apparatus used in the first embodiment of the present invention. FIG. 4 is an explanatory diagram of a second embodiment of the present invention. FIG. 5 is an explanatory diagram of a third embodiment of the present invention. FIG. 6 is an explanatory diagram of a fourth embodiment of the present invention. FIG. 7 is an explanatory diagram of a fifth embodiment of the present invention. It is. In fig. l is the first substrate. 2 is a first epitaxial crystal layer. 3 is the second board. 4 is a second epitaxial crystal layer. 5 is a thin film, and 5' is a strained superlattice. 6 is a layer having the same composition as the second epitaxial crystal layer. 7 is an electrode, 8 is a crystal holding frame. 9 is a melt tank, 10 is an explanatory diagram of the principle of the compound semiconductor device Kimiko Sungetsu. Cross section tree invention □2
Explanatory diagram of the example of
Claims (1)
キシャル結晶層（２）を、転位密度が１０＾５／ｃｍ＾
２以下の該第１の基板（１）上に、転位が発生しない厚
さに成長する工程と、 該第１のエピタキシャル結晶層（２）を、該第１の基板
（１）と熱膨張率の異なる第２の基板（３）に貼り合わ
せる工程と、 該第１の基板（１）をエッチングで除去する工程と、該
第１のエピタキシャル結晶層（２）上に第２のエピタキ
シャル結晶層（４）を作成する工程とを含むことを特徴
とするバルク結晶成長用種結晶の作製方法。 ２）該第１の基板（１）の室温における格子定数をａ＿
１、該第２の基板（３）の熱膨張係数をα＿３、該第２
のエピタキシャル結晶層（４）の室温における格子定数
をａ＿４、熱膨張係数をα＿４、成長温度をＴｇとした
とき、 ａ＿１（１＋Ｔｇα＿３）＝ａ＿４（１＋Ｔｇα＿４）
なる条件を満たすように、第１の基板（１）並びに第２
の基板（３）を選定することを特徴とする請求項１記載
のバルク結晶成長用種結晶の作製方法。 ３）該第１のエピタキシャル結晶層（２）の混晶組成が
、該第２のエピタキシャル結晶層（４）の混晶組成と異
なり、かつ、該第１の基板（１）の室温における格子定
数をａ＿１、該第１のエピタキシャル結晶層（２）の室
温における格子定数をａ＿２、熱膨張係数をα＿２、該
第２の基板（３）の熱膨張係数をα＿３、該第２のエピ
タキシャル結晶層（４）の室温における格子定数をａ＿
４、成長温度をＴｇとしたとき、｜１−ａ＿１／ａ＿４
｜＞｜１−ａ＿１／ａ＿２｜、かつ、 ｜１−ａ＿１／ａ＿４｜ ＞｜１−ａ＿１（１＋Ｔｇα＿３）／ａ＿２（１＋Ｔｇ
α＿２）｜なる条件を満たすように、第１の基板（１）
、第１のエピタキシャル結晶層（２）、第２の基板（３
）を選定することを特徴とする請求項１記載のバルク結
晶成長用種結晶の作製方法。[Claims] 1) A first epitaxial crystal layer (2) having a lattice constant different from that of the first substrate (1) and having a dislocation density of 10^5/cm^
a step of growing the first epitaxial crystal layer (2) on the first substrate (1) with a thermal expansion coefficient of 2 or less to a thickness that does not cause dislocation; a step of bonding the second substrate (3) with a different one, a step of removing the first substrate (1) by etching, and a step of attaching a second epitaxial crystal layer (2) on the first epitaxial crystal layer (2). 4) A method for producing a seed crystal for bulk crystal growth, the method comprising: 2) The lattice constant of the first substrate (1) at room temperature is a_
1. The coefficient of thermal expansion of the second substrate (3) is α_3, and the coefficient of thermal expansion of the second substrate (3) is α_3.
When the lattice constant at room temperature of the epitaxial crystal layer (4) is a_4, the thermal expansion coefficient is α_4, and the growth temperature is Tg, a_1 (1+Tgα_3) = a_4 (1+Tgα_4)
The first substrate (1) and the second substrate (1) are
2. The method for producing a seed crystal for bulk crystal growth according to claim 1, wherein the substrate (3) is selected as follows. 3) The mixed crystal composition of the first epitaxial crystal layer (2) is different from the mixed crystal composition of the second epitaxial crystal layer (4), and the lattice constant of the first substrate (1) at room temperature is a_1, the lattice constant of the first epitaxial crystal layer (2) at room temperature a_2, the coefficient of thermal expansion α_2, the coefficient of thermal expansion of the second substrate (3) α_3, the second epitaxial crystal layer ( The lattice constant of 4) at room temperature is a_
4. When the growth temperature is Tg, |1-a_1/a_4
|>|1-a_1/a_2|, and |1-a_1/a_4| >|1-a_1(1+Tgα_3)/a_2(1+Tg
α_2) | The first substrate (1)
, first epitaxial crystal layer (2), second substrate (3
2. The method for producing a seed crystal for bulk crystal growth according to claim 1, wherein a seed crystal for bulk crystal growth is selected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7133290A JPH03270220A (en) | 1990-03-20 | 1990-03-20 | Manufacture of seed crystal for growing bulk crystal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7133290A JPH03270220A (en) | 1990-03-20 | 1990-03-20 | Manufacture of seed crystal for growing bulk crystal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03270220A true JPH03270220A (en) | 1991-12-02 |
Family
ID=13457473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7133290A Pending JPH03270220A (en) | 1990-03-20 | 1990-03-20 | Manufacture of seed crystal for growing bulk crystal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03270220A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6328796B1 (en) * | 1999-02-01 | 2001-12-11 | The United States Of America As Represented By The Secretary Of The Navy | Single-crystal material on non-single-crystalline substrate |
| US7019339B2 (en) | 2001-04-17 | 2006-03-28 | California Institute Of Technology | Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby |
| US7238622B2 (en) | 2001-04-17 | 2007-07-03 | California Institute Of Technology | Wafer bonded virtual substrate and method for forming the same |
| US7341927B2 (en) | 2001-04-17 | 2008-03-11 | California Institute Of Technology | Wafer bonded epitaxial templates for silicon heterostructures |
| US7732301B1 (en) | 2007-04-20 | 2010-06-08 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
| US7846759B2 (en) | 2004-10-21 | 2010-12-07 | Aonex Technologies, Inc. | Multi-junction solar cells and methods of making same using layer transfer and bonding techniques |
| US8101498B2 (en) | 2005-04-21 | 2012-01-24 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
| US10374120B2 (en) | 2005-02-18 | 2019-08-06 | Koninklijke Philips N.V. | High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials |
-
1990
- 1990-03-20 JP JP7133290A patent/JPH03270220A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6328796B1 (en) * | 1999-02-01 | 2001-12-11 | The United States Of America As Represented By The Secretary Of The Navy | Single-crystal material on non-single-crystalline substrate |
| US7019339B2 (en) | 2001-04-17 | 2006-03-28 | California Institute Of Technology | Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby |
| US7141834B2 (en) | 2001-04-17 | 2006-11-28 | California Institute Of Technology | Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby |
| US7238622B2 (en) | 2001-04-17 | 2007-07-03 | California Institute Of Technology | Wafer bonded virtual substrate and method for forming the same |
| US7341927B2 (en) | 2001-04-17 | 2008-03-11 | California Institute Of Technology | Wafer bonded epitaxial templates for silicon heterostructures |
| US7846759B2 (en) | 2004-10-21 | 2010-12-07 | Aonex Technologies, Inc. | Multi-junction solar cells and methods of making same using layer transfer and bonding techniques |
| US10374120B2 (en) | 2005-02-18 | 2019-08-06 | Koninklijke Philips N.V. | High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials |
| US8101498B2 (en) | 2005-04-21 | 2012-01-24 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
| US7732301B1 (en) | 2007-04-20 | 2010-06-08 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958254B2 (en) | Method to produce germanium layers | |
| CN101743618B (en) | Epitaxial methods and templates grown by the methods | |
| EP0331467B1 (en) | Method of forming semiconductor thin film | |
| DE112007000578T5 (en) | A process for producing a substrate of a group III-V nitride semiconductor | |
| JP2002518826A (en) | Fabrication of gallium nitride semiconductor layer by lateral growth from trench sidewall | |
| WO1999001594A1 (en) | Thermal mismatch compensation to produce free standing substrates by epitaxial deposition | |
| JPH0484418A (en) | Method of heteroepitaxial development of iii-v group compound semiconductor for different types of substrates | |
| JPH03270220A (en) | Manufacture of seed crystal for growing bulk crystal | |
| EP0367292B1 (en) | Compound semiconductor substrate | |
| Geldash et al. | Influence of two-stage growth during the formation of GaAs/Si heterostructures for the creation of optoelectronic devices | |
| JP5647997B2 (en) | Epitaxial crystal substrate manufacturing method, epitaxial crystal substrate, and semiconductor device manufactured using the same | |
| JPS61189621A (en) | Compound semiconductor device | |
| US20230005745A1 (en) | Forming Method for Semiconductor Layer | |
| CN207542257U (en) | A kind of crystalline epitaxial structure | |
| JP2743348B2 (en) | Epitaxial growth method | |
| JPS63186416A (en) | Compound semiconductor substrate | |
| WO2020230317A1 (en) | Semiconductor layered structure | |
| JP7074038B2 (en) | Method of forming a semiconductor layer | |
| CN107845695A (en) | A kind of crystalline epitaxial structure and growing method | |
| JPH01120011A (en) | Inp semiconductor thin film | |
| KR100370395B1 (en) | Method for fabricating GaN films with low defect density | |
| JP2719868B2 (en) | Semiconductor substrate and method of manufacturing the same | |
| JP2016174071A (en) | Method for crystal growth | |
| JP4206609B2 (en) | Semiconductor device, manufacturing method thereof, and manufacturing method of semiconductor substrate | |
| Xiong et al. | Epitaxial lateral overgrowth of InP/GaAs (1 0 0) heterostructures by metalorganic chemical vapor deposition |