JPH0326685Y2 - - Google Patents

Description

【考案の詳細な説明】 (a) 技術分野 この考案は制御機器等に使用される電子式オフ
デイレータイマに関する。

(b) 従来技術とその欠点 周知のように、オフデイレータイマは電源が切
れた時点より計時を開始して一定時間経過後に所
定の動作を行うものであるが、通常使用されてい
るオフデイレータイマは、回路構成を簡単にし、
且つ消費電流を少なくするために、電源投入時に
セツト動作し、電源遮断時にリセツト動作する一
方、セツト動作後は電源を印加しなくてもセツト
状態を保持することのできるキープリレーを使用
している。このようなキープリレーを使用したオ
フデイレータイマでは、セツト動作をした後、セ
ツトコイルへの通電を停止する手段としてセツト
コイルに直列にセツト動作後オフする接点を接続
すればよい。しかし、出力回路に一組の接点を使
用するとすると、少なくとも合計二組の接点が必
要となり、しかもセツト動作制御用の接点には電
源電圧が直接印加されることになるため、高信頼
性を保持することが困難となる。そこで電源投入
時にコンデンサへ流入する充電電流によつてセツ
トコイルを動作させ、電源オフ後一定時間経過時
に前記コンデンサからの放電電流によつてリセツ
トコイルを動作させるようにすれば、上記不都合
を解消することができる。

第１図は上記コンデンサへの充電電流および放
電電流を利用することによつてセツトコイル、リ
セツトコイルの動作を行わせるオフデイレータイ
マの基本回路図である。セツトコイルXSには逆
流防止用ダイオードＤ１を介してコンデンサＣ１
が直列に接続され、またこのコンデンサＣ１に、
リセツトコイルXRとスイツチ素子であるトラン
ジスタTr１との直列回路が並列に接続されてい
る。タイマ回路Ｔは電源端子ａ，ｂに供給されて
いる電源が遮断したときに計時を開始し、一定の
時間経過したときにOUT端子にパルスを出し、
トランジスタTr１をオンしてコンデンサＣ１の
充電電荷をリセツトコイルXRに放電させる。ま
たタイマ回路Ｔは上記OUT端子とは別に
端子を備え、この端子がリセツトスイツチRSW
の操作によつてGNDレベルに落とされたとき
OUT端子にパルスを出しコンデンサＣ１の充電
電荷を放電させるようにしている。

上記のように第１図二示す回路では、コンデン
サＣ１への充電電流によつてセツト動作し、また
コンデンサＣ１からの放電電流によつてリセツト
動作するとともに、タイマ回路Ｔにトランジスタ
Tr１を強制オンする端子を具備すること
によつて、タイマ回路Ｔが計時している最中にリ
セツトスイツチRSWが操作されたときにオフデ
イレー時間を待つことなく直ちにリセツト動作さ
せることができる。

しかしながら、上記の構成では電源電圧が端子
ａ，ｂに供給されている間にリセツトスイツチ
RSWを操作すると、端子ａから流入した電流が
セツトコイルXSおよびリセツトコイルXRを流
れ、両方のコイルが同時に動作しようとしてしま
い回路の動作が不安定になる不都合が生じる。

(e) 考案の目的 この考案の目的は、コンデンサへの充電電流お
よび放電電流によつてセツト動作およびリセツト
動作するとともに、リセツトスイツチRSWを操
作したときに強制的にリセツト動作するオフデイ
レータイマにおいて、電源電圧が供給されている
ときにリセツトスイツチが操作されても、そのス
イツチが操作されているときには不安定な動作を
起こすことなくリセツトし、そのスイツチ操作が
解除されたときに再び元のセツト状態に正しく戻
ることのできるオフデイレータイマを提供するこ
とにある。

(d) 考案の構成および効果 この考案は要約すれば、リセツトスイツチを操
作してリセツト信号を発生させたときに、セツト
コイルへの電源電圧の供給を強制的に遮断するよ
うにし、リセツト信号が入力しているときにはタ
イマに対し電源電圧が印加されないようにしてリ
セツト動作を確実に行わせ、リセツト信号の入力
がなくなつたときに再びタイマに対し電源電圧を
供給するようにしてセツト動作が正しく行われる
ようにしたものである。

この考案によれば、リセツト信号が入力したこ
とを検出してセツトコイルへの電源電圧の供給を
遮断する回路を付加するだけで、電源電圧供給時
にセツトスイツチを操作したときに問題となる不
安定な動作を完全になくすことができ、タイマへ
の通電中においても任意の時間だけ確実にリセツ
ト動作を行わせることができる。

(e) 実施例 第２図はこの考案の実施例であるオフデイレー
タイマの回路図である。

図において、セツトコイルXSの入力側に接続
されているトランジスタTr２、抵抗Ｒ１および
ツエナーダイオードDZ２は電圧安定化回路を構
成する。電圧安定化回路の入力側に接続されてい
る抵抗Ｒ２は突入電流を抑制し、セツトコイル
XSの出力側に接続されているダイオードＤ４は
ダイオードＤ１と同様に電流の逆流を防止する。
タイマ回路Ｔの電源供給端子VCC，GND間には
電源オフ時のタイマ回路動作用のコンデンサＣ２
が接続され、端子にはダイオードＤ５を
介してリセツト端子ｃが接続されている。また、
タイマ回路Ｔを起動するための信号を供給する
START端子にはツエナーダイオードDZ３と抵
抗Ｒ３との直列回路が電源端子ａとの間に接続さ
れ、電源Ｅがオフしたときその立ち下がりを検出
できるようにしている。

さらに上記電圧安定化回路のトランジスタTr
２のベースと上記リセツト端子ｃとの間にはダイ
オードＤ６が接続され、リセツトスイツチRSW
を操作したときにトランジスタTr２のベースが
GNDレベルになるようにしている。

以上の構成で端子ａ，ｂ間に電源Ｅが供給され
ると電圧安定化回路を得てセツトコイルXSにコ
ンデンサＣ１への充電電流が流れる。この充電電
流によつてセツトコイルXSが動作し、オフデイ
レータイマはセツト状態となる。セツト状態では
回路の消費電流は極めて僅かである。次にこのセ
ツト状態で電源ＥがオフするとタイマＴの
START端子の電圧が低下するため、タイマ回路
Ｔは電源Ｅがオフしたことを検出し、予め設定し
たタイマ時間の計時を開始する。そして、その時
間が経過した時点でOUT端子に一定の幅のパル
スを出力しトランジスタTr１をオンする。コン
デンサＣ１はトランジスタTr１がオンするとそ
の充電電荷をリセツトコイルXRに放電する。こ
の放電電流によつてリセツトコイルXRが動作
し、オフデイレータイマはリセツト状態となる。
こうしてリセツトスイツチRSWが操作されない
限り、電源Ｅがオンしたときにセツト状態になつ
て以後そのセツト状態を保持し、また電源Ｅがオ
フしたときに計時を開始して一定の時間経過した
時点でリセツト動作してリセツト状態になる。

一方リセツトスイツチRSWが操作されたとき
には、以下のように動作する。

まず電源Ｅがオフしてタイマ回路Ｔが計時して
いる最中にリセツトスイツチRSWが操作された
場合には、そのスイツチが操作されたとき
RESET端子が直ちにGNDレベルに落ち、同時に
ダイオートＤ６を介して電圧安定化回路のトラン
ジスタTr２のベース電位をもGNDレベルに強制
的に落とす。タイマ回路Ｔは端子がGND
レベルになつたことを検出すると、その検出して
いる間だけトランジスタTr１をオンする。この
結果、コンデンサＣ１への充電電荷が直ちにリセ
ツトコイルXRに放電しリセツト動作させる。な
お、このときには電源端子ａに電源Ｅが供給され
ていないため、ダイオードＤ６によつてトランジ
スタTr２のベース電位を低下させることは上記
のリセツト動作に全く影響を及ぼすことがない。

次にリセツトスイツチRSWが端子ａ，ｂ間に
電源Ｅが供給されているときに操作されると、上
記と同様にタイマ回路ＴのOUT端子からハイ信
号が出てトランジスタTr１をオンするが、この
ときダイオードＤ６によつて電圧安定化回路のト
ランジスタTr２のベース電位をGNDレベル（ロ
ーレベル）に落とすため、電源Ｅが供給されてい
ないときにリセツトスイツチRSWが操作された
場合と同様にセツトコイルXSには電流は流れず、
コンデンサＣ１からの放電電流によるリセツトコ
イルXRの動作だけが行われる。すなわち、リセ
ツトスイツチRSWが操作されたときには電源Ｅ
に対するセツトコイルXSとリセツトコイルXR
との直列回路が形成されず、セツトコイルXSに
対する電源電圧の供給が自動的に遮断され、コン
デンサＣ１からの放電電流によるリセツト動作だ
けが行われる。そして、リセツトスイツチRSW
をオフすると端子ａ，ｂ間に最初に電源Ｅが供給
された場合と同様にコンデンサＣ１への充電電流
によつてセツトコイルXSが動作し、オフデイレ
ータイマがセツト状態となる。すなわち、第３図
のタイムチヤートに示すように、電源オン時にリ
セツト信号Ｓ１が入力すると、その入力している
時間だけ出力接点がオフ状態となり（リセツト状
態）、電源Ｅがオフしてタイマ回路Ｔが計時して
いるときにリセツト信号Ｓ２が入力するとその時
点で出力接点がオフする（リセツト状態）。この
ように、タイマ回路Ｔの計時中にリセツトスイツ
チRSWが操作されたときにはその時点で直ちに
オフ状態にすることができるとともに、電源Ｅが
供給されているときにリセツトスイツチRSWが
操作されると、そのスイツチ操作時だけオフ状態
にすることができる。

【図面の簡単な説明】

第１図はこの考案の前提となるオフデイレータ
イマの基本回路図である。第２図はこ考案の実施
例であるオフデイレータイマの回路図、第３図は
同オフデイレータイマの動作を示すタイムチヤー
トである。 XS……セツトコイル、XR……リセツトコイ
ル、Ｃ１……コンデンサ、Tr１……トランジス
タ（スイツチ素子）、Ｄ６……（電源電圧供給遮
断用）ダイオード。

Claims (1)

1. 【実用新案登録請求の範囲】 電源オン後一定時間経過時にタイマ出力として
   リセツト動作信号を出すタイマ回路Ｔと、キープ
   リレーの接点オン用のセツトコイルXSと、キー
   プリレーの接点オフ用のリセツトコイルXRと、
   リセツト信号を出力するリセツトスイツチRSW
   とを備え、 前記セツトコイルXSには電源Ｅとコンデンサ
   Ｃ１が直列に接続され、前記セツトコイルXSと
   電源Ｅ間には電源遮断用スイツチ素子Tr２が接
   続され、 前記コンデンサＣ１には、並列に、前記リセツ
   トコイルXRとリセツトコイル通電スイツチ素子
   Tr１との直列回路が接続され、 前記タイマ回路Ｔのタイマ出力端子OUTは前
   記リセツトコイル通電スイツチ素子Tr１のオン
   入力端子に接続され、 前記リセツトスイツチRSWは前記タイマ回路
   Ｔのリセツト端子に接続され、前記タイマ回路Ｔ
   は前記リセツト信号入力時に強制的に前記リセツ
   ト動作信号を出すものであり、 前記リセツトスイツチRSWと前記電源遮断用
   のスイツチ素子Tr２を接続するようにして、前
   記リセツト信号入力時にその信号入力時間だけ該
   スイツチ素子Tr２をオフするようにし、 前記リセツト信号入力時に、その入力時間だけ
   前記セツトコイルXSへの電源電圧の供給を遮断
   することを特徴とするオフデイレータイマ。