KR200148118Y1 - 적층형 반도체 패키지 - Google Patents

적층형 반도체 패키지 Download PDF

Info

Publication number
KR200148118Y1
KR200148118Y1 KR2019950038043U KR19950038043U KR200148118Y1 KR 200148118 Y1 KR200148118 Y1 KR 200148118Y1 KR 2019950038043 U KR2019950038043 U KR 2019950038043U KR 19950038043 U KR19950038043 U KR 19950038043U KR 200148118 Y1 KR200148118 Y1 KR 200148118Y1
Authority
KR
South Korea
Prior art keywords
package
inner lead
semiconductor chip
semiconductor package
lead
Prior art date
Application number
KR2019950038043U
Other languages
English (en)
Other versions
KR970046889U (ko
Inventor
허진구
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR2019950038043U priority Critical patent/KR200148118Y1/ko
Publication of KR970046889U publication Critical patent/KR970046889U/ko
Application granted granted Critical
Publication of KR200148118Y1 publication Critical patent/KR200148118Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 적층형 반도체 패키지에 관한 것으로, 종래의 반도체 패키지는 고밀도의 집적도 향상을 위한 적층이 용이치 못한 문제점이 있었고, 반도체 칩과 인너리드가 에폭시로 몰딩된 형태로서 열방출이 안되어 패키지의 크랙을 발생시키는 문제점이 이었던바, 본 고안은 인너리드(11)를 반도체 칩(10)의 상면까지 연장형성하고, 그 인너리드(11)의 상면이 외부로 노출되도록 몰딩하여, 그 인너리드(11)의 상면에 다른 패키지를 적층할 수 있도록 함으로써 패키지의 집적도 향상이 용이한 효과가 있을뿐 아니라, 상기 노출된 인너리드를 통하여 외부로 열방출이 용이하여 패키지의 크랙발생이 방지되는 효과가 있다.

Description

적층형 반도체 패키지
제1도는 종래 반도체 패키지의 구성을 보인 종단면도.
제2도는 본 고안 적층형 반도체 패키지의 구성을 보인 종단면도.
제3도는 제2도의 다른 실시예를 보인 종단면도.
제4도는 제2도의 또다른 실시예를 보인 종단면도.
제5도는 제2도의 또다른 실시예를 보인 종단면도.
* 도면의 주요부분에 대한 부호의 설명
10a : 칩패드 10 : 반도체 칩
11a : 접착부재 11 : 인너리드
12 : 금속 와이어 13 : 몰딩부
14 : 솔더 15 : 아웃리드
본 고안은 적층형 반도체 패키지에 관한 것으로, 특히 인너리드(inner lead)를 아웃리드와는 반대방향에서 외부회로에 접속될 수 있게 몰딩부의 일측면으로 부분노출되도록 하고, 그 인너리드의 노출부분에 다른 패키지의 아웃리드(out lead)를 전기접속 상태로 적층할 수 있도록 함으로써 실장밀도를 향상시키도록 하는데 적합한 적층형 반도체 패키지에 관한 것이다.
제1도는 일반적인 종래 반도체 패키지의 구성을 보인 개략구성도로서, 도시된 바와 같이, 종래의 반도체 패키지는 리드프레임(1)의 패들(1a) 상면에 접착제(2)로 반도체 칩(3)이 부착되어 있고, 상기 리드프레임(1)의 인너리드(1b)와 상기 반도체 칩(3)의 칩패드(3a)는 와이어(4)로 각각 연결되어 있으며, 상기 인너리드(1b), 반도체칩(3), 와이어(4)를 포함하는 일정면적을 에폭시로 몰딩한 몰딩부(5)가 설치되어 있고, 상기 인너리드(1b)에 연장하여 몰딩부(5)의 외측으로는 아웃리드(1c)가 형성되어 있다.
상기와 같이 구성되어 있는 종래 반도체 패키지의 제조방법을 설명하면 다음과 같다.
먼저, 리드프레임(1)의 패들(1a) 상면에 접착제(2)를 이용하여 반도체 칩(3)을 부착하는 다이본딩공정을 실시하고, 상기 반도체 칩(3)의 칩패드(3a)와 리드프레임(1)의 인너리드(1b)를 각각 와이어(4)로 연결하는 와이어 본딩공정을 실시하며, 상기 인너리드(1b), 반도체 칩(3), 와이어(4)를 포함하는 일정면적을 에폭시로 몰딩하는 몰딩 공정을 실시하고, 상기 리드프레임(1)의 댐바등 불필요한 부분을 제거하는 트리밍(trimming)공정을 실시하며, 상기 리드프레임(1)의 아웃리드(1c)를 소정의 형태로 절곡하는 포밍(forming)공정을 실시하여 패키지가 완성되는 것이다.
그러나, 종래의 일반적인 반도체 패키지는 고밀도의 집적도 향상을 위한 적층이 용이치 못한 문제점이 있었고, 반도체 칩(3)과 인너리드(1b)가 에폭시로 몰딩된 형태로서 열방출이 안되어 패키지의 크랙을 발생시키는 문제점이 있었다.
본 고안의 주목적은 상기와 같은 여러 문제점을 갖지 않는 적층형 반도체 패키지를 제공함에 있다.
본 고안의 다른 목적은 고밀도 실장을 위한 다른 패키지의 적층이 용이한 적층형 반도체 패키지를 제공함에 있다.
본 고안의 또다른 목적은 패키지 작동시 외부로의 열방출이 용이하여 패키지의 크랙발생을 방지하도록 하는데 적합한 적층형 반도체 패키지에 관한 것이다.
상기와 같은 본 고안의 목적을 달성하기 위하여, 일측면에 배열된 칩패드를 가지는 반도체 칩과, 이 반도체 칩 주위에 배열되어 각각 칩패드와 금속 와이어로 접속된 인너리드와, 상기 반도체 칩과 인너리드 주위에 몰딩된 몰딩부와, 각 인너리드에서 연장되어 몰딩부 외부로 돌출되는 아웃리드로 이루어지는 반도체 패키지에 있어서, 상기한 인너리드의 단부가 상기한 반도체 칩의 칩패드가 있는 일측면과 대향하는 타측면 위에 얹히도록 연장 및 벤딩되어 그 타측면에 접착제로 접착되고 그 접착된 단부의 표면이 상기한 몰딩부에서 외부로 노출되며, 상기한 아웃리드가 그 몰딩부의 측면에서 관통되어 인너리드의 노출부분과반대방향에서 접속가능하게 벤딩되어 있는 것을 특징으로 하는 적층형 반도체 패키지가 제공된다.
상기와 같은 본 고안 적층형 반도체 패키지의 일실시예를 첨부된 도면을 참고하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 고안 적층형 반도체 패키지의 구성을 보인 종단면도로서, 도시된 바와 같이, 본 고안의 적층형 반도체 패키지는 반도체 칩(10)의 수개의 칩패드(10a)가 있는 하면과 대향하는 상면으로 수개의 인너리드(11)의 단부가 연장 및 벤딩(bending)되어 테이프 형태의 접착부재(11a)에 의해 그 상면에 부착되어 있고, 상기 반도체 칩(10)의 하면에 형겅되어 있는 수개의 칩패드(10a)와 상기 인너리드(11)의 하면은 금속 와이어(12)로 전기적인 연결이 되어 있으며, 상기 반도체 칩(10)과 인너리드(11) 및 금속 와이어(12)를 포함하는 일정면적은 상기 인너리드(11)의 연장된 단부의 상면이 외부로 노출되도록 에폭시 수지로 몰딩되어 있는 몰딩부(13)가 형성되어 있다.
그리고, 상기 외부로 노출된 수개의 인너리드(11) 단부의 상면에는 상부에 설치되는 다른 패키지의 리드접속부나 외부회로를 접속하는데 용이하게 하는 솔더(14)가 각각 형성되어 있고, 상기 인너리드(11)에는 몰딩부(13)의 측면부를 관통하여 외부로 돌출되도록 연장되고 그 몰딩부(13)의 측면부에서 하면측으로 벤딩되어 상기한 인너리드(11) 단부의 노출된 상면과 반대방향에서 다른 패키지나 외부회로를 접속할 수 있게 된 걸 타입(gull type)의 아웃리드(15)가 형성되어 있다.
상기와 같은 구조는 인너리드(11) 단부의 상면을 외부로 노출시키고, 그 노출된 인너리드(11)의 상면에 솔더(14)를 형성시켜 다른 패키지의 적층이 용이하며, 패키지가 작동시 발생한 열이 노출된 인너리드(11)를 통하여 패키지의 외부로 방출되어 패키지의 크랙발생이 방지되는 것이다.
제3도는 제2도의 다른 실시예를 보인 종단면도로서, 도시된 바와 같이, 피시비기판(16)의 상면에 걸 타입의 패키지를 2개 적층하였으며, 하부 패키지(P)의 인너리드(11) 상면에 형성된 솔더(14)에 상부 패키지(P')의 아웃리드(15')를 설치한 것이다.
제5도는 제2도의 또다른 실시예를 보인 종단면도로서, 도시된 바와 같이, 피시비기판(16)의 상면에 QFP 타입 패키지인 하부 패키지(P) 1개를 설치하고, 그 하부 패키지(P)의 인너리드(11) 상면에 솔더(14)를 이용하여 상부 패키지(P')의 아웃리드(15')를 연결설치한 것이다.
이상에서 상세히 설명한 바와 같이, 본 고안 적층형 반도체 패키지는 인너리드를 반도체 칩의 상면까지 연장형성하고, 그 인너리드의 상면이 외부로 노출되도록 몰딩하여, 그 인너리드의 상면에 다른 패키지를 적층할 수 있도록 함으로써 패키지의 집적도 향상이 용이한 효과가 있을 뿐 아니라, 상기 노출된 인너리드를 통하여 외부로 열방출이 용이하여 패키지의 크랙발생이 방지되는 효과가 있다.

Claims (1)

  1. 일측면에 배열된 칩패드를 가지는 반도체 칩과, 이 반도체 칩 주위에 배열되어 각각 칩패드와 금속 와이어로 접속된 인너리드와, 상기 반도체 칩과 인너리드 주위에 몰딩된 몰딩부와, 각 인너리드에서 연장되어 몰딩부 외부로 돌출되는 아웃리드로 이루어지는 반도체 패키지에 있어서, 상기한 인너리드의 단부가 상기한 반도체 칩의 칩패드가 있는 일측면과 대향하는 타측면 위에 얹히도록 연장 및 벤딩되어 그 타측면에 접착제로 접착되그 그 접착된 단부의 표면이 상기한 몰딩부에서 외부로 노출되며, 상기한 아웃리드가 그 몰딩부의 측면에서 관통되어 인너리드의 노출부분과 반대방향에서 접속가능하게 벤딩되어 있는 것을 특징으로 하는 적층형 반도체 패키지.
KR2019950038043U 1995-12-04 1995-12-04 적층형 반도체 패키지 KR200148118Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950038043U KR200148118Y1 (ko) 1995-12-04 1995-12-04 적층형 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950038043U KR200148118Y1 (ko) 1995-12-04 1995-12-04 적층형 반도체 패키지

Publications (2)

Publication Number Publication Date
KR970046889U KR970046889U (ko) 1997-07-31
KR200148118Y1 true KR200148118Y1 (ko) 1999-06-15

Family

ID=19431888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950038043U KR200148118Y1 (ko) 1995-12-04 1995-12-04 적층형 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200148118Y1 (ko)

Also Published As

Publication number Publication date
KR970046889U (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5554886A (en) Lead frame and semiconductor package with such lead frame
US6303997B1 (en) Thin, stackable semiconductor packages
US6812063B2 (en) Semiconductor package and fabricating method thereof
JP2875139B2 (ja) 半導体装置の製造方法
KR0179921B1 (ko) 적측형 반도체 패키지
KR100186309B1 (ko) 적층형 버텀 리드 패키지
US6028356A (en) Plastic-packaged semiconductor integrated circuit
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
US6476479B2 (en) Semiconductor device and method of fabricating the same
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
US6534344B2 (en) Integrated circuit chip and method for fabricating the same
KR100788341B1 (ko) 칩 적층형 반도체 패키지
KR200148118Y1 (ko) 적층형 반도체 패키지
JP2507852B2 (ja) 半導体装置
JP2001267484A (ja) 半導体装置およびその製造方法
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
JPH0241866Y2 (ko)
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR19980082949A (ko) 적층 칩 패키지
KR20010018965A (ko) 멀티 칩 패키지 실장 방법
KR200141125Y1 (ko) 리드프레임의 구조
KR20000001410A (ko) 볼그리드어레이 패키지
JP3185178B2 (ja) 半導体パッケージ及びその製造方法
KR200187482Y1 (ko) 반도체 비지에이 패키지
KR19990054825A (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee