JPH03253061A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03253061A JPH03253061A JP5097290A JP5097290A JPH03253061A JP H03253061 A JPH03253061 A JP H03253061A JP 5097290 A JP5097290 A JP 5097290A JP 5097290 A JP5097290 A JP 5097290A JP H03253061 A JPH03253061 A JP H03253061A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- diffusion layer
- insulating film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 62
- 238000009792 diffusion process Methods 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000010354 integration Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関する。
従来の半導体装置は、第３図に示す如く、拡散層２と接
続するコンタクト電極７と配線１０とを接続するために
設けたヴィアホール９は拡散層２の上に配置しない構造
となっていた。
続するコンタクト電極７と配線１０とを接続するために
設けたヴィアホール９は拡散層２の上に配置しない構造
となっていた。
上述した従来の半導体装置はヴィアホールを拡散層上に
配置した場合には、ヴィアホール直下の配線層にピンホ
ールが発生するとヴィアホール形成のエツチングにより
このピンホールが拡散層まで達し、拡散層をエツチング
する。エツチング量は少量でも浅いＰＮ接合を形成して
いる場合はこれを破壊する恐れがある。
配置した場合には、ヴィアホール直下の配線層にピンホ
ールが発生するとヴィアホール形成のエツチングにより
このピンホールが拡散層まで達し、拡散層をエツチング
する。エツチング量は少量でも浅いＰＮ接合を形成して
いる場合はこれを破壊する恐れがある。
また、拡散層とコンタクト電極を接続するコンタクトホ
ールがヴィアホールの下にあり、しかもコンタクト部が
白金等のバリヤメタルで覆われている場合は、ヴィアホ
ール形成のエツチングによってバリヤメタルがエツチン
グされる恐れがある。そのため、ヴィアホールを配置す
るための領域を拡散層上以外の別の位置に設ける必要が
あり、集積回路装置のレイアウト高密度化が困難になる
という欠点がある。
ールがヴィアホールの下にあり、しかもコンタクト部が
白金等のバリヤメタルで覆われている場合は、ヴィアホ
ール形成のエツチングによってバリヤメタルがエツチン
グされる恐れがある。そのため、ヴィアホールを配置す
るための領域を拡散層上以外の別の位置に設ける必要が
あり、集積回路装置のレイアウト高密度化が困難になる
という欠点がある。
本発明の半導体装置は、−導電型半導体基板上に設けた
一導電型又は逆導電型の拡散層と、前記拡散層上の中央
部に設けた多結晶シリコン層と、前記多結晶シリコン層
を含む表面に設けた絶縁膜と、前記拡散層上の中央部に
設けた環状のコンタクトホールと、前記コンタクトホー
ルの前記拡散層と接続して前記中央部の前記絶縁膜上に
設けたコンタクト電極と、前記コンタクト電極を含む表
面に設けた層間絶縁膜と、前記拡散層上の中央部の前記
層間絶縁膜上に設けたヴィアホールと、前記ヴィアホー
ルの前記コンタクト電極と接続して前記層間絶縁膜上を
延在する配線とを有する。
一導電型又は逆導電型の拡散層と、前記拡散層上の中央
部に設けた多結晶シリコン層と、前記多結晶シリコン層
を含む表面に設けた絶縁膜と、前記拡散層上の中央部に
設けた環状のコンタクトホールと、前記コンタクトホー
ルの前記拡散層と接続して前記中央部の前記絶縁膜上に
設けたコンタクト電極と、前記コンタクト電極を含む表
面に設けた層間絶縁膜と、前記拡散層上の中央部の前記
層間絶縁膜上に設けたヴィアホールと、前記ヴィアホー
ルの前記コンタクト電極と接続して前記層間絶縁膜上を
延在する配線とを有する。
次に本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ′線断面図である。
及びＡ−Ａ′線断面図である。
第１図（ａ）、（ｂ）に示すように、Ｐ型シリコン基板
１の上にＮ型の不純物を拡散させて選択的に拡散層２を
設け、拡散層２を含む表面に酸化シリコン膜３を設ける
６次に、拡散層２の中央部の酸化シリコン膜３の上に選
択的に多結晶シリコン層６を形成する。次に、多結晶シ
リコン層６を含む表面に絶縁膜４を設け、多結晶シリコ
ン層６の外周の絶縁膜４及び酸化シリコン膜３を順次エ
ツチングして環状のコンタクトホール５を形成する。次
に、コンタクトホール５を含む表面に選択的にアルミニ
ウム層のコンタクト電極７を設けてコンタクトホール５
の拡散層３と接続する。次に、コンタクト電極７を含む
表面に酸化シリコン膜等の層間絶縁膜８を設け、拡散層
２の上の層間絶縁膜８にヴィアホール９を設ける。次に
、ヴィアホール９のコンタクト電極７と接続して層間絶
縁膜８の上に延在するアルミニウム層等の配線１０を設
ける。
１の上にＮ型の不純物を拡散させて選択的に拡散層２を
設け、拡散層２を含む表面に酸化シリコン膜３を設ける
６次に、拡散層２の中央部の酸化シリコン膜３の上に選
択的に多結晶シリコン層６を形成する。次に、多結晶シ
リコン層６を含む表面に絶縁膜４を設け、多結晶シリコ
ン層６の外周の絶縁膜４及び酸化シリコン膜３を順次エ
ツチングして環状のコンタクトホール５を形成する。次
に、コンタクトホール５を含む表面に選択的にアルミニ
ウム層のコンタクト電極７を設けてコンタクトホール５
の拡散層３と接続する。次に、コンタクト電極７を含む
表面に酸化シリコン膜等の層間絶縁膜８を設け、拡散層
２の上の層間絶縁膜８にヴィアホール９を設ける。次に
、ヴィアホール９のコンタクト電極７と接続して層間絶
縁膜８の上に延在するアルミニウム層等の配線１０を設
ける。
通常、このヴィアホール９を設けるためのエツチングに
は酸化シリコン膜、窒化シリコン膜に対してエツチング
量が多く、シリコン層に対してエツチング量の少ない異
方性エツチング法を使用する。ここで、アルミニウム層
はピンホールが生じ易く、ヴィアホール９の下の部分で
コンタクト電［７にピンホールが生じた場合、エツチン
グにより生じたピンホールが絶縁膜４をつき抜ける。し
かし直下の多結晶シリコン層６はエツチング量が少ない
ため、エツチングストッパーとなって、酸化シリコン膜
３には達しない。従って拡散層２がエツチングされるの
を防止できる。
は酸化シリコン膜、窒化シリコン膜に対してエツチング
量が多く、シリコン層に対してエツチング量の少ない異
方性エツチング法を使用する。ここで、アルミニウム層
はピンホールが生じ易く、ヴィアホール９の下の部分で
コンタクト電［７にピンホールが生じた場合、エツチン
グにより生じたピンホールが絶縁膜４をつき抜ける。し
かし直下の多結晶シリコン層６はエツチング量が少ない
ため、エツチングストッパーとなって、酸化シリコン膜
３には達しない。従って拡散層２がエツチングされるの
を防止できる。
第２図（ａ）、（ｂ）は本発明の第２の実施例の平面図
及びＢ−Ｂ’線断面図である。
及びＢ−Ｂ’線断面図である。
第２図（ａ）、（ｂ）に示すように、拡散層２を含む表
面に設けた酸化シリコン膜３の拡散層２の上に開孔部を
設け、開孔部の拡散層２の表面にのみ多結晶シリコン層
６を設け、全面に絶縁膜４を堆積し、選択的にエツチン
グして多結晶シリコン層６の上の絶縁Ｍ４に環状のコン
タクトホール５を設けた以外は第１の実施例と同し構成
を有している。
面に設けた酸化シリコン膜３の拡散層２の上に開孔部を
設け、開孔部の拡散層２の表面にのみ多結晶シリコン層
６を設け、全面に絶縁膜４を堆積し、選択的にエツチン
グして多結晶シリコン層６の上の絶縁Ｍ４に環状のコン
タクトホール５を設けた以外は第１の実施例と同し構成
を有している。
第１の実施例と同様に、コンタクト電極７に生じたピン
ホールが絶縁膜４をつき抜けても、同様に多結晶シリコ
ン層６によってスト１され拡散層２がエツチングされる
のを防止できる。
ホールが絶縁膜４をつき抜けても、同様に多結晶シリコ
ン層６によってスト１され拡散層２がエツチングされる
のを防止できる。
以上説明したように本発明によれば、信頼性を損うこと
なく配線層間接続のヴィアホールを拡散層上に配置でき
るので、半導体集積回路の高集積化を向上させるという
効果かある。
なく配線層間接続のヴィアホールを拡散層上に配置でき
るので、半導体集積回路の高集積化を向上させるという
効果かある。
第１図（ａ）、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’１ｌｉｆｒ面図、第２図（ａ）。 （ｂ）は本発明の第２の実施例の平面図及びＢ−Ｂ′線
断面図、第３図は従来の半導体装置の一例を示す平面図
である。 １・・・シリコン基板、２・・・拡散層、３・・・酸化
シリコン膜、４・・・絶縁膜、５・・・コンタクトホー
ル、６多結晶シリコン層、 ７・・・コンタク ト電極、 ８・・・ 層間絶縁膜、 ９・・・ヴィアホール、 ○・・・配線。
及びＡ−Ａ’１ｌｉｆｒ面図、第２図（ａ）。 （ｂ）は本発明の第２の実施例の平面図及びＢ−Ｂ′線
断面図、第３図は従来の半導体装置の一例を示す平面図
である。 １・・・シリコン基板、２・・・拡散層、３・・・酸化
シリコン膜、４・・・絶縁膜、５・・・コンタクトホー
ル、６多結晶シリコン層、 ７・・・コンタク ト電極、 ８・・・ 層間絶縁膜、 ９・・・ヴィアホール、 ○・・・配線。
Claims (1)
- 一導電型半導体基板上に設けた一導電型又は逆導電型
の拡散層と、前記拡散層上の中央部に設けた多結晶シリ
コン層と、前記多結晶シリコン層を含む表面に設けた絶
縁膜と、前記拡散層上の中央部に設けた環状のコンタク
トホールと、前記コンタクトホールの前記拡散層と接続
して前記中央部の前記絶縁膜上に設けたコンタクト電極
と、前記コンタクト電極を含む表面に設けた層間絶縁膜
と、前記拡散層上の中央部の前記層間絶縁膜上に設けた
ヴィアホールと、前記ヴィアホールの前記コンタクト電
極と接続して前記層間絶縁膜上を延在する配線とを有す
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5097290A JPH03253061A (ja) | 1990-03-01 | 1990-03-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5097290A JPH03253061A (ja) | 1990-03-01 | 1990-03-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03253061A true JPH03253061A (ja) | 1991-11-12 |
Family
ID=12873729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5097290A Pending JPH03253061A (ja) | 1990-03-01 | 1990-03-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03253061A (ja) |
-
1990
- 1990-03-01 JP JP5097290A patent/JPH03253061A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07183302A (ja) | 金属層の形成及びボンディング方法 | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| US6208012B1 (en) | Zener zap diode and method of manufacturing the same | |
| JPH03253061A (ja) | 半導体装置 | |
| JPH01262654A (ja) | 半導体装置 | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JPH0654794B2 (ja) | 半導体集積回路 | |
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| JPH09181335A (ja) | 半導体装置 | |
| JPH0680733B2 (ja) | 半導体装置の配線接続部 | |
| JPS63104448A (ja) | 半導体集積回路装置 | |
| JP2530922B2 (ja) | 半導体集積回路装置 | |
| JPH05267336A (ja) | 位置合わせマークを用いた配線層の形成方法 | |
| JPS6113383B2 (ja) | ||
| JPS59154056A (ja) | 半導体装置 | |
| JPH03116852A (ja) | 半導体装置 | |
| JP2556672Y2 (ja) | 半導体装置の接続構造 | |
| JP4813641B2 (ja) | Ｐｎダイオード | |
| JPS62262458A (ja) | 半導体集積回路装置 | |
| JPH0666417B2 (ja) | 入力保護回路装置 | |
| JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPS627703B2 (ja) | ||
| JP2000164892A (ja) | 半導体装置及びその製造方法 | |
| JPS6329953A (ja) | 半導体装置 |