JPH06309224A

JPH06309224A - データ・ページの制御方法及びデータ処理システム

Info

Publication number: JPH06309224A
Application number: JP6057085A
Authority: JP
Inventors: Wilbur D Pricer; ウイルバー・デイビッド・プライサー
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1993-04-14
Filing date: 1994-03-28
Publication date: 1994-11-04
Anticipated expiration: 2013-08-06
Also published as: US5594883A; JP2784440B2

Abstract

(57)【要約】【目的】主ストレージから、読み取りサイクルよりも
書き込みサイクルの方が１０倍以上長い関連メモリ（例
えば、不揮発性半導体メモリ）へ指定された置換データ
・ページを同時に転送する制御方法及び装置を与える。【構成】指定された各データ・ページは不揮発性メモ
リ中に関連ホーム・アドレスを持つている。本発明の方
法は不揮発性メモリへ転送するために、主ストレージの
少なくとも２つのデータ・ページを指定するステツプを
含み、そして、所定の条件が生じた時に、それらのデー
タ・ページの関連アドレスの不揮発性メモリ中に書き込
むために、主ストレージから不揮発性メモリへ指定され
たデータ・ページを同時に転送するステツプを含んでい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ処理システム、
より具体的に言えば、コンピユータ・システム、または
マルチコンピユータ・システム中の階層メモリ構造（主
メモリと不揮発性半導体メモリとで構成されたような階
層メモリ構造）の異なつたメモリ間のデータ転送の制御
技術に関する。

【０００２】

【従来の技術】データ処理システム中のメモリを階層構
造に構成することに関する利益は従来から知られてい
る。例えば、処理システムの内部メモリは、ＣＰＵのレ
ジスタ、キヤツシユ・メモリ、バツキング・ストレージ
（即ち、バルク・メモリ、補助メモリ、または２次メモ
リ）及び外部メモリとして構成することができる。従
来、外部メモリは磁気式の直接アクセス・ストレージ装
置（Direct Access StorageDevice-DASD）のような磁気
ストレージ装置として最も多く実施されている。代表例
として磁気デイスク・ストレージ装置は、アドレスによ
つて指定された任意の位置が前のアクセス・アドレスと
は無関係に同じアクセス時間内で（サーチされているデ
ータを）アクセスすることができるようなランダム・ア
クセス・ストレージ（即ち、直接アクセス・ストレー
ジ）を含んでいる。磁気ストレージ装置は、装置を動作
するのに必要な電力が大きいという欠点を持つており、
この欠点は、コンピユータ産業において携帯性を志向し
ている現在では特に大きな弱点となる。

【０００３】不揮発性半導体ストレージ及び光学式スト
レージのような他のストレージ装置の技術は、より少な
い消費電力でよく、磁気デイスク・ストレージの読み取
りアクセス時間（例えば、ミリ秒単位）に比較して、１
段階上位の遥かに良好な読み取りアクセス時間（例え
ば、ナノ秒単位）を持つている。加えて、不揮発性半導
体ストレージのコスト有効度は、他日、磁気ストレージ
式ＤＡＳＤのコスト有効度に追い付くであろうと予測さ
れている。

【０００４】不揮発性半導体メモリの読み取りアクセス
のサイクル時間は１００ナノ秒の程度であるのに反し
て、書き込みアクセスのサイクル時間は、それよりも少
なくとも数倍長い時間である。書き込みアクセス動作に
対して、１ミリ秒乃至１秒の名目値が通常の値である。
特別の例として、書き込みサイクルが、読み取りサイク
ル（例えば、不揮発性半導体メモリの読み取りサイク
ル）の少なくとも１０倍長い（時間長で）キヤツシユ、
バツキング・ストレージ及び主メモリを含むメモリ階層
を考えてみる。良好に管理されたシステムにおいては、
９９％のキヤツシユ・ヒツト比及び９５％のバツキング
・ストレージ・ヒツト比が得られる。これらの比率が与
えられ、２０メガヘルツのサイクル時間を持つプロセツ
サを用いたとして、２０００サイクル中の１処理サイク
ルがバツキング・ストレージから不揮発性半導体メモリ
への置換データ・ページ転送を開始するものと予測する
ことができる。然しながら、すべてのデータ・ページ転
送は直接アクセス・ストレージ装置中に書き込み動作を
必要としない。

【０００５】上述の例（実際上、転送する置換データ・
ページの３分の１が、不揮発性半導体メモリ中に再度書
き込まれる必要があると仮定して）の分析を更に続けて
説明すると、不揮発性半導体メモリ中への書き込み動作
は、バツキング・ストレージから不揮発性半導体メモリ
へ置換データ・ページを移動するデータ・ページ転送動
作の周波数（ＣＰＵによつて発生される）よりも低い周
波数で進行することが分つている。従つて、不揮発性半
導体メモリへの殆どすべての読み取りアクセスは既に進
行している書き込みサイクルと遭遇するので、データの
読み取りに対する顕著な妨害が相対的に短時間で発生
し、不揮発性半導体メモリの速い読み取りアクセス時間
の優位性は希にしか具現されない。

【０００６】

【発明が解決しようとする課題】従つて、主ストレージ
と不揮発性半導体メモリとの間の読み取り動作の実行を
事実上妨害する複数の書き込み動作の可能性を減少させ
るために、階層的メモリ構造（主メモリ及び長時間の書
き込みサイクルを持つメモリを含む階層的メモリ構造）
の或る種のメモリの間のデータ転送を管理する制御技術
を必要とする本質的な要求が、データ処理技術の分野に
ある。本発明はこの要求に答えるものであり、不揮発性
半導体メモリを用いた実用的なデータ処理システムを設
計する場合、システム設計者に対して多大の助力を与え
るものである。

【０００７】

【課題を解決するための手段及び作用】本発明を要約す
ると、本発明の１つの局面において、本発明はデータ処
理システムの主ストレージから、長時間の書き込みサイ
クルを持つ関連メモリへデータ・ページをグループで転
送する制御方法を含んでいる。本発明において、各デー
タ・ページは不揮発性半導体メモリにおいて、対応する
ホーム・アドレスを持つものと仮定されている。本発明
の制御方法は、長時間の書き込みサイクルを持つメモリ
へ転送するための、主ストレージ中の少なくとも２つの
データ・ページを指定するステツプと、予め決められた
条件、即ち所定の条件が発生した時に、少なくとも２つ
のデータ・ページを、関連したホーム・アドレスにおい
て書き込むための相互接続されたデータ・バスを介し
て、主ストレージから、長時間の書き込みサイクルを持
つメモリへ、少なくとも２つの指定されたデータ・ペー
ジを同時に転送するステツプとを含んでいる。指定され
たデータ・ページの所定の数「Ｘ」を２よりも大きな整
数として、Ｘ個の指定されたデータ・ページのための重
複した関連ホーム・アドレスを含んで、予め決められた
幾つかの条件を設けることが可能である。転送され、指
定されたデータ・ページは同時にメモリ中に書き込まれ
る。

【０００８】本発明の他の局面において、主ストレージ
・バツフアから、長時間の書き込みサイクルを持つ複数
のメモリ・チツプ中に、指定された複数個のデータ・ブ
ロツクを同時に書き込むための方法が与えられる。複数
個の半導体メモリの夫々は複数個のメモリ・セルを含ん
でいる。本発明のこの方法は、複数個の半導体メモリか
ら、主ストレージ・バツフアの中に「Ｎ」個のデータ・
ブロツクを書き込むステツプと（主ストレージ・バツフ
アは、前にストアされた「Ｚ」個のデータ・ブロツクを
持つている）、主ストレージ・バツフアの中に書き込ま
れた「Ｎ」個のデータ・ブロツクのうちの少なくとも幾
つかのデータ・ブロツクの各データ・ブロツクに対し
て、「Ｚ」個のデータ・ブロツクからの置換データ・ブ
ロツクを指定するステツプと、その後、主ストレージ・
バツフアの指定されたデータ・ブロツクを、複数個の半
導体メモリの中に同時に書き込むステツプとを含んでい
る。この場合、同時書き込みのステツプは、後述する予
め決められた幾つかの条件のうちの１つの条件が生じた
後に発生するのが望ましい。これらの実施例については
後述する。

【０００９】本発明の他の局面において、データ処理シ
ステムは中央処理装置と、処理されるべきデータ・ペー
ジを保持するために、中央プロセツサに関連した主スト
レージと、関連したアドレスにおいてデータ・ページを
保持するために、長時間の書き込みサイクルと短時間の
読み取りサイクルを持つメモリと、主ストレージ及び上
記のメモリの間を結合するバスとを持つている。本発明
に従つて、主ストレージから上記のメモリへのデータ転
送を制御する機構が与えられる。本発明の転送制御機構
は、メモリへデータ・ページを同時に転送するために、
主ストレージ中の少なくとも２つのデータ・ページを指
定するための機構と、データ・ページが関連するアドレ
スにおいて上記のメモリ中に書き込むために、主ストレ
ージから上記のメモリへの少なくとも２つの指定された
データ・ページを、データ・バスを介して所定の条件の
発生の時に転送する機構とを含んでいる。

【００１０】本発明の利点は多数ある。書き込み動作に
よる妨害の発生は１００倍、またはそれ以上のフアクタ
で減少させることができる。従つて、本発明のデータ処
理システムは、長い書き込みサイクル時間を持つメモリ
によつて与えられる読み取りアクセスの改善点のすべて
の利益を享受することができる。指定されたデータ・ペ
ージに対して、主ストレージの中のメモリ割り当ては最
小にされ、そして、置換のために割り当てられたデータ
は、不揮発性半導体メモリの中に同時に書き込まれる待
機時間の間でＣＰＵによりアクセスすることが依然とし
て利用可能である。不揮発性半導体メモリにおいて、同
時消去サイクルを使用することは、データ・ページの直
列転送と、不揮発性半導体メモリ中の後続する並列書き
込み動作に必要とされるデータ・ページの関連アドレス
とをマスクする充分な時間を与える。本発明の方法は階
層メモリのレベル内の１つのレベルとして、書き込み速
度の遅いメモリを用いたすべてのコンピユータ・システ
ム、またはマルチコンピユータ・システムのためのすべ
ての階層メモリ構造に用いることができる。

【００１１】

【実施例】書き込みサイクルの速度が読み取りサイクル
の速度よりも本質的に遅いメモリ（例えば、ＥＥＰＲＯ
Ｍ、ＥＰＲＯＭ等のような不揮発性半導体メモリ）の技
術が、データ転送を管理することにより、問題を完全に
解決しないまでも、本発明に従つて非常に改善される。
本発明は、情報ブロツク（または、データ・ページ）が
主ストレージ（即ち、バツキング・ストレージ、または
キヤツシユ）から、関連する不揮発性半導体メモリヘ転
送される時に指定するための、公知の刊行物中に記載さ
れている多くの「置換アルゴリズム」があると言う事実
を認識している。

【００１２】多くの通常の置換アルゴリズムは「ごく最
近の使用（least recently used）」アプローチと呼ば
れる。付加するためのデータが不揮発性半導体メモリか
ら取り出されねばならない時に、使用される最小のデー
タ・ページは、置換データ・ページとして単位化され
（即ち「指定され」）て、取り出される新しいデータ・
ページのための空間を作るために、直ちに直接アクセス
・ストレージ装置に転送されるように、「満たされてい
る」バツキング・ストレージ、または「満たされてい
る」キヤツシユ・メモリの中にストアされているデータ
・ページは、上述の置換アルゴリズムによつて監視され
る。本発明は、置換データ・ページを「指定する」ため
に、上述の「ごく最近の使用」アプローチ（または他の
任意のアプローチ）を使用することができる。下記の本
発明の説明は、管理ソフトウエアが置換データ・ページ
を「指定する」通常のアプローチを実施するものと仮定
している。本発明において、不揮発性半導体メモリに対
して、指定されたデータ・ページの直接の転送は無いの
が従来技術との相違である。

【００１３】本発明に従つて、相対的に小さな数（例え
ば１６個）の空白ページ・アドレス（vacant page adre
ss）がバツキング・メモリの中に残るまで、データ処理
装置のバツキング・メモリは、プロセツサの制御の下
で、不揮発性半導体メモリからのデータ・ページによつ
てロードされる。残りのアドレスがこの小さな数に到達
したならば、不揮発性半導体メモリからの将来のデータ
・ページの各検索は、最後の置換（即ち、バツキング・
メモリから不揮発性半導体メモリへの将来の転送）のた
めに「指定される」データ・ページを生じる。再言する
と、指定された置換データ・ページの即時転送は無いけ
れども、その代わりに（本発明に従つて）、転送する情
報は、将来の置換データ・ページの同時転送のために保
存されることには注意を向ける必要がある。

【００１４】予め決められた条件（後述する）が満足さ
れた後、指定されたすべての置換データ・ページはバツ
キング・ストレージから不揮発性半導体メモリに同時に
転送される。好ましい実施例において、上述の所定の条
件は、指定された２つの（または、それ以上の）置換デ
ータ・ページに対して重複して割り当てられた「ホーム
・アドレス」を含ませることである。（術語「ホーム・
アドレス」は不揮発性半導体メモリ中の実チツプ・アド
レス、または仮想チツプ・アドレスを意味し、そして、
これら２つのデータ・ページが不揮発性半導体メモリ中
の同じ実チツプ・アドレス、または同じ仮想チツプ・ア
ドレスに書き込まれる時には、これら２つのページ・ア
ドレスは、常に、「重複したホーム・アドレス」を持つ
ている。）

【００１５】予め決められた条件が満足された時、指定
されたすべての置換データ・ページは、バツキング・メ
モリから不揮発性半導体メモリに同時に（即ち、データ
のグループとして）転送される。指定されたデータ・ペ
ージのホーム・アドレスにおいて並列消去動作を開始す
るために、デイレクリトリ機能が用いられ、このデイレ
クトリ機能に続いて、不揮発性半導体メモリの中に、指
定されたすべてのデータ・ページを並列に書き込む動作
（好ましくは）がある。この方法を用いることにより、
指定された最後の置換データ・ページは、ＤＡＳＤ（不
揮発性半導体メモリ）へ最終的に転送されるべき置換デ
ータ・ページの次のグループ中の最初のデータ・ページ
としてバツキング・メモリ中に保持される。（指定され
た最後のデータ・ページは、「重複したホーム・アドレ
ス」を持つていると見做されるので、前に指定された置
換データ・ページは、並列書き込み機能を禁止する。）
予め決められた「重複した」条件の代わりか、または、
他の条件として、不揮発性半導体メモリへデータの転送
を開始する時に、指定された置換データ・ページの所定
の閾値の数値「Ｘ」の発生が使用される。本発明に従つ
たデータ・ページ転送ルーチンの幾つかの実施例を以下
に説明する。

【００１６】図１を参照すると、中央処理装置（ＣＰ
Ｕ）１２と、キヤツシユ１４と、バツキング・ストレー
ジ１６とを有する全体として参照数字１０で示したデー
タ処理システムが示されている。ＣＰＵ１２、キヤツシ
ユ１４及びバツキング・ストレージ１６は同じ（また
は、異なつた）集積回路チツプ上に作ることができる。
データ・バス２０は不揮発性半導体メモリ（即ち、ＤＡ
ＳＤ）１８と、バツキング・ストレージ１６、及び／ま
たはキヤツシユ１４との間で情報ブロツク（以下、「デ
ータ・ページ」という）の転送を行なう。（データはＤ
ＡＳＤ１８からキヤツシユへ直接に転送してもよいし、
バツキング・ストレージ１６を通して間接的に転送して
もよい。）従つて、最も低いレベルのメモリは不揮発性
半導体メモリで構成され、中間レベルのメモリはバツキ
ング・ストレージ１６で構成され、そして最も高いレベ
ルのメモリはキヤツシユ１４で構成された３レベルの階
層メモリが示されている。（本発明は、ＣＰＵが不揮発
性半導体メモリと交信する主メモリと交信するようなよ
り基本的な２レベルの配列を含んで他の任意の階層メモ
リ構造にも同様に適用可能である。）

【００１７】バツキング・ストレージ中に既にグループ
化されている複数個の置換データ・ページは空白アドレ
ス・カウンタ１７を用いて容易に追跡することができ
る。更に、ページ名、ＤＡＳＤ中のホーム・アドレス、
使用状態及び置換ビツトを含むデイレクトリ機能のデー
タ構造１９を用いることができる。空白アドレス・カウ
ンタ１７及びデイレクトリ１９は、例えばバツキング・
ストレージ１６のような、ハードウエアのレジスタ、即
ちハードウエアのメモリの中に構成することができる。
これらのカウンタの機能及びデイレクトリの機能は、当
業者であれば容易に実行することができる。

【００１８】ＤＡＳＤの１つの例において（図２参
照）、６つに分けられた実メモリ、または仮想メモリの
チツプ３０が用いられ、それらの各チツプは複数のセグ
メント３２に分離されている。各セグメント３２は情報
の複数のデータ・ページを保持しており、各データ・ペ
ージは特別のアドレス（例えば、１１１、１１２、１１
３、１１４、１２１、１２２、１２３、１２４、１３
１、１３２、１３３、１３４、１４１、１４２、１４
３、１４４、２１１、２１２、２１３、２１４．．．、
３４４．．．、４４４．．．、６１２．．．、６２
４．．．）を持つているものとする。読み取り、消去及
び書き込み動作は、ＤＡＳＤ１８中の他のすべてのチツ
プとは独立して夫々のチツプ３０の中で別個に遂行する
ことができ、そして、複数の同時読み取り、消去及び書
き込み動作が、与えられたチツプのセグメント・レベル
で可能となるように、特定のチツプ３０の各セグメント
３２は、同じチツプの他のすべてのメモリ・セグメント
とは独立しているものとする。然しながら、同じメモリ
・セグメントの中には、並列のデータ・ページ書き込み
はできない。

【００１９】本発明に従つた図３に示した第１の実施例
の転送ルーチンにおいて、バツキング・ストレージ１８
は複数個の分離したメモリ・チツプを含んでおり、これ
らのメモリ・チツプは、複数の並列動作に対してセグメ
ント化されていないものと仮定する。この実施例は、新
しいデータ・ページが、不揮発性半導体メモリから主メ
モリ（バツキング・ストレージ）に転送される「ＤＡＳ
Ｄからバツキング・ストレージへの新しいデータ・ペー
ジを移動する」ブロツク５２の時に、呼び出しサブルー
チン、即ち「アドレス管理サブルーチンの呼び出し」ス
テツプ５０として開始される。次に、「空白アドレス・
カウンタ中に残つたアドレス空間はＸよりも大きいか
（≧Ｘ）否かの問い合せ」ステツプ５４において、所定
の数「Ｘ」よりも大きい空白のアドレス空間がバツキン
グ・ストレージの中に残つているか否かの問い合せが行
なわれる。（既に述べたように、空白のページ・アドレ
スの数はシステム１０（図１）中の空白アドレス・カウ
ンタ１７を使用することにより追跡することができ
る。）若し閾値のレベル、「Ｘ」以上の空白のアドレス
が残つているならば、空白アドレス・カウンタは、「空
白アドレス・カウンタを１だけ増加する」ステツプ５６
において、単純に歩進され、処理ステツプは処理を「復
帰する」ブロツク５８に進む。

【００２０】空白アドレス・カウンタがその閾値のレベ
ル「Ｘ」に到達したならば、「任意の置換アルゴリズム
によつて１つの新しい置換データ・ページを指定する」
ステツプ６０において、ＤＡＳＤからバツキング・スト
レージへ転送される各データ・ページのための、新しい
置換データ・ページがバツキング・ストレージ中に指定
される。再言すると、例えば、上述の「ごく最近の使
用」アルゴリズムの置換技術を使用した公知技術のよう
に、置換データ・ページを「指定する」アプローチは多
くの刊行物に記載されている。新しい置換データ・ペー
ジの「指定」がなされると、「空白アドレス・カウンタ
を１だけ増加する」ステツプ６２において、空白アドレ
ス・カウンタは歩進され、次に、「この新しい置換デー
タ・ページは、他のすべての置換データ・ページとは異
なつたホーム・アドレスを持つているか？」ステツプ６
４において、この新しい置換データ・ページは、バツキ
ング・ストレージ中に未だ保持されている前に指定され
たすべての置換データ・ページとは異なつたホーム・ア
ドレスを持つているか否かの問い合せが行なわれる。若
しこの問い合せの応答が「ノー」であれば、指定された
すべての置換データ・ページ（ごく最近の置換データ・
ページを除いて）のための並列消去動作及び並列書き込
み動作が行なわれ、これにより、「最後のデータ・ペー
ジを除き、指定されたすべての置換データ・ページを並
列に書き込む」ステツプ６６において、主ストレージか
ら不揮発性半導体メモリへデータ・ページの転送が行な
われる（この実施例に従つて）。その後、「並列に書き
込まれたデータ・ページの数だけ空白アドレス・カウン
タを減少する」ステツプ６８において、空白アドレス・
カウンタは不揮発性半導体メモリに転送されたデータ・
ページ数だけ減少され、処理は「復帰する」ステツプ５
８に進む。

【００２１】若し新しい置換データ・ページが、バツキ
ング・ストレージ中に依然として保持されている、前に
指定されたすべての置換データ・ページと比較して特別
のホーム・アドレスを持つているならば、「空白アドレ
ス・カウンタは満たされているか？」ステツプ７０にお
いて、空白アドレス・カウンタは満たされているか否か
の問い合せが行なわれる。若しこの問い合せの応答が
「ノー」ならば、データ転送の所定の状態が発生してい
ないので、処理は「復帰する」ステツプ５８に進む。然
しながら、若し空白アドレス・カウンタが最新の置換デ
ータ・ページの指定から満たされたならば、指定された
すべての置換データ・ページは、「指定されたすべての
置換データ・ページを並列に書き込む」ステツプ７２に
おいて、バツキング・ストレージから不揮発性半導体メ
モリへ並列に書き込まれ（この実施例に従つて）、次
に、「空白アドレス・カウンタを減少（リセツト）す
る」ステツプ７４において、空白アドレス・カウンタは
リセツトされる。

【００２２】メモリ階層がバツキング・ストレージ中の
組数に制限を与えるか、または、メモリ階層がただ２つ
のレベルだけに制限される場合には、電子式ＤＡＳＤへ
の書き込みを待機する情報をストアするキユー（待ち行
列）バツフアを与えることが望ましい。このような方式
を用いる場合には、置換のマークを付されたデータ・ペ
ージは直ちにキユー・バツフアに転送される。これらの
データ・ページは、例えば、キユー・バツフア中のすべ
てのデータ・ページをＤＡＳＤの中に同時に書き込むこ
とが可能であるか、または、キユー・バツフアが満たさ
れるまで、キユー・バツフア中に蓄積することができ
る。通常、キユー・バツフア中のすべてのデータ・ペー
ジは、必要に応じて再度呼び出すことが可能である。

【００２３】加えて、本発明は、３個、４個、５個、ま
たはそれ以上の共通のチツプ・アドレスが検出されるま
で、アルゴリズムが並列書き込みを始動しないように
（より大きな割り当てにより）、拡張することができ
る。然しながら、この場合、並列書き込み動作期間は、
不揮発性半導体メモリ中の少なくとも幾つかのチツプが
複数の書き込み動作を実行しなければならないので、長
い時間になる。然しながら、すべてのチツプ上のすべて
のアドレスは、相対的に長い消去期間（例えば、１ミリ
秒）を割り当てられなければならないが、より短かい書
き込みデータ部分（例えば、１０乃至１００ミリ秒）を
マルチプレクサ動作にすることにより、データ転送の全
期間には僅かな増加しか生じない。このことは、５個程
度の他の因子によつて書き込み動作による妨害を効果的
に減少することができる。然しながら、この拡張は、割
り当てが満たされた時に後続する共通チツプ・アドレス
が、より頻繁に発生するので、元のアルゴリズムよりも
幾分か制限される。また、不揮発性半導体メモリ中の共
通のチツプの複数の書き込みサイクルは、消去動作が割
り当てられるか否かに拘らず、付加的な時間を必要とす
る。

【００２４】本発明は、各不揮発性メモリ・チツプを複
数の領域（例えば４つ、またはそれ以上の領域）にセグ
メント化し、各セグメントの並列消去動作及び並列書き
込み動作を可能とすることにより、従来の技術を用いて
拡張することができる。領域（即ち、「メモリのセグメ
ント」）は、より少ないデータ・ページを含むので、共
通のセグメント・アドレスがデイレクトリにより検出さ
れる前に、より多くのデータ・ページをバツキング・ス
トレージに蓄積することができる。このような拡張は１
０個位の他の因子によつて書き込み動作による妨害を軽
減することができる。

【００２５】上述したような拡張は、任意に組み合わせ
て用いることができるのは明らかである。

【００２６】本発明に従つたメモリ管理サブルーチンの
他の実施例が図４に示されている。このルーチンは、不
揮発性半導体メモリのメモリ・チツプが複数個のセグメ
ント（図２に示したＤＡＳＤ１８のチツプ３０中のセグ
メント３２のような）に２次分割されているのを除け
ば、図４に示したルーチンと同じである。複数個のデー
タ・ページ（例えば、４つのデータ・ページ）が各セグ
メント中に存在するものと仮定する。各チツプのセグメ
ントのデータ・ページは、アドレス・ドライバ、及び／
またはビツト・ドライバのようなサポート用電子回路の
特別のセツト（図示せず）を共有している。（従つて、
チツプ中の共通セグメントを共有するデータ・ページは
同時に消去することができ、しかし、同時には書き込む
ことはできないが、他方、共通チツプのセグメントは消
去及び書き込みの両方の動作を同時に行なうことができ
る。）このような不揮発性半導体メモリの構成を考慮
し、かつ、３つの共通チツプ・アドレスが検出された後
に並列書き込みを開始するために、図３に示した管理サ
ブルーチンは図４において特に改良されている。

【００２７】「新しいデータ・ページがＤＡＳＤからバ
ツキング・ストレージに転送される」ブロツク８２にお
いて、新しいデータ・ページがＤＡＳＤからバツキング
・ストレージに転送される時に、管理サブルーチンが
「アドレス管理サブルーチンの呼び出し」ブロツク８０
において呼び出される。次に、空白アドレス・カウンタ
（図１参照）を参照することによつて、「所定の数
「Ｙ」よりも大きいアドレス空間がバツキング・ストレ
ージ中に残つているか否か（≧Ｙ）の問い合せ」ステツ
プ８４において、処理は、数値Ｙよりも大きな数がアド
レス・カウンタ中に残つているか否かの問い合せについ
ての決定をする。若しこの問い合せの応答が「イエス」
ならば、余分なメモリ空間がバツキング・ストレージ中
に残つていることを意味する。従つて、空白アドレス・
カウンタは、「空白アドレス・カウンタを１だけ増加す
る」ステツプ８６において、１だけ増加され、処理は
「復帰する」ブロツク８８に進む。この場合には、ＤＡ
ＳＤへ最終的に転送するための新しい置換データ・ペー
ジをバツキング・ストレージに指定する必要はない。

【００２８】空白のアドレス空間の閾値の数値「Ｙ」よ
りも小さい数がバツキング・ストレージの中に残つたな
らば、プロセツサはＤＡＳＤからバツキング・ストレー
ジへ転送される（任意の従来の置換アルゴリズムを使用
して）新しいデータ・ページのための新しい置換データ
・ページを指定する。若し必要ならば、新しい置換デー
タ・ページは、「任意のアルゴリズムによつて１つの新
しい置換データ・ページを指定して、キユー・バツフア
中にストアする」ステツプ９０において、キユー・バツ
フア２１（図１）の中にストアすることができる。その
後、空白アドレス・カウンタは、「空白アドレス・カウ
ンタを１だけ増加する」９２ステツプにおいて、１だけ
増加され、そして、「新しい置換データ・ページは、キ
ユー・バツフア中にストアされた２つのデータ・ページ
を持つ共通セクタ・アドレスを共有しているか？」を質
問する問い合せステツプ９４において、キユー・バツフ
ア中にストアされ付加する２つの置換データ・ページの
共通セクタ・アドレスを共有しているか否かの質問が行
なわれる。既に説明したアルゴリズムによつて、所定の
この条件は単一の重複条件、または、４つの置換データ
・ページの一致条件か、５つの置換データ・ページの一
致条件などを含ませることができる。

【００２９】若し問い合せステツプ９４の条件が満足さ
れたならば、つまり、新しい置換データ・ページが、ス
トアされた２つの置換データ・ページを持つ共通セクタ
・アドレスを共有しているならば、「最後の置換データ
・ページを除いて、キユー・バツフア中にストアされて
いるすべてのデータ・ページを並列消去する」ステツプ
９６において、置換データ・ページと関連された不揮発
性半導体メモリのアドレスにおいて、置換データ・ペー
ジの並列消去が遂行され、そして、キユー・バツフア中
にストアされているデータ・ページは、「最後の置換デ
ータ・ページを除いて、キユー・バツフア中にストアさ
れているすべてのデータ・ページを、２つの連続した列
（two sequential ranks）で並列書き込みを行なう」ス
テツプ９７において、不揮発性半導体メモリ中の２つの
連続した列で並列に書き込まれる。その後、空白アドレ
ス・カウンタは、「並列に書き込まれたデータ・ページ
の数だけ空白アドレス・カウンタから減少する」ステツ
プ９８において、ＤＡＳＤに並列に書き込まれたデータ
・ページの数だけ減少され、処理は「復帰する」ステツ
プ８８に進む。

【００３０】この実施例において、上述とは反対に、若
し新しい置換データ・ページがキユー・バツフア中に既
にストアされている２つのデータ・ページを持つ共通セ
クタ・アドレスを共有していなければ、「空白アドレス
・カウンタは満たされているか？」を問い合わせるステ
ツプ１０２において、空白アドレス・カウンタが満たさ
れているか否かの問い合せが行なわれる。若しこの問い
合せに対する応答が「ノー」ならば、このサブルーチン
には、予め決められた条件がないので、処理は「復帰す
る」ステツプ８８に進む。然しながら、若し空白アドレ
ス・カウンタが満たされていれば、「キユー・バツフア
中にストアされたすべてのデータ・ページを並列消去す
る」ステツプ１０４において、ＤＡＳＤにおける並列消
去が発生し、そして、キユー・バツフア中にストアされ
ているすべての置換データ・ページは、「キユー・バツ
フア中にストアされているすべてのデータ・ページを２
つの連続した列で並列書き込みを行なう」ステツプ１０
６において、２つの連続した列で、ＤＡＳＤ中に並列に
書き込まれる。最後に、空白アドレス・カウンタは、
「空白アドレス・カウンタを減少（リセツト）する」ス
テツプ１０８においてリセツトされ、処理は「復帰す
る」ステツプ８８に進む。

【００３１】上述した処理の長所としては、消去期間及
び書き込み期間の同期及び予言可能性が、例えば拡大さ
れた消去期間の間でＤＡＳＤの読み取りサイクルを「盗
用」することを、データ処理システムに対して開放した
ことである。更に、「盗用」した読み取りサイクルは、
書き込み動作による妨害時間に穴を明けることによつ
て、書き込み動作の妨害に対するシステム全体の弱みを
減少する。本発明の原理において、読み取りサイクルを
盗用することは任意の電子的ＤＡＳＤ構造において可能
である。然しながら、本発明に従つて同期された同時書
き込みサイクルの方法は、盗用読み取りサイクルの実施
をより容易にし、かつより実用的にする。

【００３２】本発明により与えられる利益は多々ある。
書き込み動作による妨害の発生は、書き込みサイクルの
長さと読み取りサイクルの長さとの間の差の大きさと同
じ大きさだけ減少される。つまり、書き込みサイクルが
読み取りサイクルよりも１０倍長いメモリ技術に対し
て、書き込み動作による妨害の回数は１０倍だけ減少す
ることができる。従つてデータ処理システムは不揮発性
半導体メモリによつて与えられる改良されたアクセス時
間の利益をすべて享受することができる。指定されたデ
ータ・ページのための主ストレージの中のメモリ割り当
ては最小であり、そして、不揮発性半導体メモリの中に
同時に書き込む待ち時間の間で、置換のために割り当て
られたデータは、ＣＰＵによつてアクセスするのに依然
として利用可能である。不揮発性半導体メモリにおいて
同時に消去サイクルを用いることは、データ・ページの
直列転送と、不揮発性半導体メモリ中の後続する並列書
き込みに必要とされるデータ・ページの関連アドレスと
をマスクするための時間を充分に与える。本発明は、階
層メモリ中の複数のレベルの１つのメモリ・レベルとし
て、不揮発性半導体メモリを用いたすべてのコンピユー
タ・システム、またはマルチコンピユータ・システムの
任意の階層的メモリ構成に使用することができる。

【００３３】

【発明の効果】本発明は、書き込み速度が読み取り速度
よりも遥かに低速度のメモリと、主ストレージとにより
構成されたメモリ階層構造を有するデータ処理システム
において発生する書き込み動作による妨害を顕著に減少
してコンピユータ全体の効率を向上させる。

【図面の簡単な説明】

【図１】本発明に従つたデータ転送及びストレージ技術
を適用するためのデータ処理システムを示すブロツク図
である。

【図２】本発明に従つて、データ・ページが転送され、
ストアされる不揮発性半導体メモリを単純化して示すブ
ロツク図である。

【図３】バツキング・ストレージから不揮発性半導体メ
モリへ転送されるデータを制御するために、本発明に従
つて置換データ・ページ管理サブルーチンの実施例を説
明するための流れ図である。

【図４】バツキング・ストレージから不揮発性半導体メ
モリへ転送されるデータを制御するために、本発明に従
つて置換データ・ページ管理サブルーチンの他の実施例
を説明するための流れ図である。

【符号の説明】

１０データ処理システム１２中央処理装置（ＣＰＵ）１４キヤツシユ１６バツキング・ストレージ１７空白アドレス・カウンタ１８不揮発性半導体メモリ（ＤＡＳＤ）１９デイレクトリ２０データ・バス２１キユー・バツフア３０チツプ３２メモリのセグメント

Claims

【特許請求の範囲】

【請求項１】第１及び第２のストレージ手段と、前記第
１及び第２のストレージ手段の間に接続されたデータ・
バスと、前記第２のストレージ手段は読み取りサイクル
及び書き込みサイクルとで動作し、前記書き込みサイク
ルは前記読み取りサイクルよりも実質的に長時間を必要
とすることを含むデータ処理システムにおいて実行され
る制御方法であつて、前記第１のストレージ手段中のデ
ータ・ページの各々が前記第２のストレージ手段中に関
連ホーム・アドレスを有する前記データ・ページのグル
ープを、前記第１のストレージ手段から前記第２のスト
レージ手段へ転送する制御方法において、 (a) 前記第２のストレージ手段へ転送するために、前
記第１のストレージ手段中の少なくとも２つのデータ・
ページを指定するステツプと、 (b) 時間とは無関係の所定の条件の発生に応じて、デ
ータ・ページに関連したホーム・アドレスの前記第２の
ストレージ手段中に前記少なくとも２つのデータ・ペー
ジを書き込むために、前記データ・バスを介して前記第
１のストレージ手段から前記第２のストレージ手段へ、
前記ステツプ(a)において指定された前記少なくとも２
つのデータ・ページを同時に転送するステツプとからな
るデータ・ページの制御方法。
【請求項２】前記ステツプ(b)において転送された前記
少なくとも２つのデータ・ページの夫々は、関連した特
別のホーム・アドレスを有しており、更に、前記ステツ
プ(b)において転送された前記少なくとも２つのデータ
・ページを、前記第２のストレージ手段中の、それらの
データ・ページが関連するホーム・アドレスの位置に、
同時に書き込むステツプを含む請求項１記載のデータ・
ページの制御方法。
【請求項３】前記ステツプ(b)において転送される前記
少なくとも２つのデータ・ページの関連ホーム・アドレ
スの位置にある、前記第２のストレージ手段中のすべて
の情報を同時に消去するステツプを含み、かつ、前記消
去動作は前記少なくとも２つのデータ・ページの同時書
き込みの前記ステツプよりも前に発生することを含む請
求項２記載のデータ・ページの制御方法。
【請求項４】時間とは無関係の前記所定の状態は、
「Ｘ」を２よりも大きい整数として、前記ステツプ(a)
において指定された「Ｘ」個のデータ・ページと関連
し、重複したホーム・アドレスを含む請求項２記載のデ
ータ・ページの制御方法。
【請求項５】前記第２のストレージ手段は、同時に消去
され、かつ同時に書き込まれる能力を有する半導体メモ
リを含むことと、該半導体メモリの各々は、同時に消去
され、かつ同時に書き込まれる能力を有する複数個のメ
モリ・セグメントに分離されており、前記データ・ペー
ジの各関連ホーム・アドレスは前記複数個の半導体メモ
リの１つの中の特定のメモリ・セグメントを識別するセ
クタ・アドレスを含むことと、時間とは無関係の前記所
定の条件は、「Ｍ」を３よりも大きい整数として、前記
複数個の半導体メモリの同じメモリ中の同じメモリ・セ
グメントに割り当てられている、前記(a)ステツプで指
定された「Ｍ」個のデータ・ページを表示する「Ｍ」個
の重複ホーム・アドレスを含むこととからなる請求項１
記載のデータ・ページの制御方法。
【請求項６】ステツプ(a)において指定された各データ
・ページを計数するステツプを含み、時間とは無関係の
前記所定の条件は指定されたデータ・ページの予め決め
られた数を含む請求項１記載のデータ・ページの制御方
法。
【請求項７】前記ステツプ(b)の前に、前記ステツプ(a)
において指定された前記少なくとも２つのデータ・ペー
ジをキユー・バツフアの中にストアするステツプを含む
請求項１記載のデータ・ページの制御方法。
【請求項８】前記ステツプ(b)に続いて前記キユー・バ
ツフアからすべてのデータ・ページを消去するステツプ
を含む請求項７記載のデータ・ページの制御方法。
【請求項９】前記指定するステツプ(a)は前記第２のス
トレージ手段から前記第１のストレージ手段へ転送され
た各新しいデータ・ページのための置換データ・ページ
を指定することを含み、前記指定するステツプ(a)は前
記置換データ・ページを指定するための「ごく最近の使
用」アプローチの標準的な手法を用いることを含む請求
項１記載のデータ・ページの制御方法。
【請求項１０】前記指定するステツプ(a)は前記第１の
ストレージ手段中の各指定されたデータ・ページを持つ
置換フラグと関連させることを含む請求項１記載のデー
タ・ページの制御方法。
【請求項１１】前記第１のストレージ手段はバツキング
・ストレージ及びキヤツシユ・メモリを含む請求項１記
載のデータ・ページの制御方法。
【請求項１２】前記第１のストレージ中に、空白になつ
た残りのアドレスの数を監視して、前記第１のストレー
ジ中に残つた空白アドレスの所定の最小数に到達した時
に前記指定するステツプ(a)を開始するステツプを含む
請求項１記載のデータ・ページの制御方法。
【請求項１３】主ストレージ・バツフアから、書き込み
サイクルが読み取りサイクルよりも実質的に長時間を要
する第２のストレージ手段へ、指定された複数個のデー
タ・ブロツクを同時に書き込むための方法において、 (a) 複数個の半導体メモリから、前にストアされた
「Ｚ」個のデータ・ブロツクを有する前記主ストレージ
・バツフアの中に、「Ｎ」個のデータ・ブロツクを書き
込むステツプと、 (b) 前記ステツプ(a)において前記主ストレージ・バツ
フアの中に書き込まれた前記「Ｎ」個のデータ・ブロツ
クの少なくとも幾つかのデータ・ブロツクの各々のため
に、前記「Ｚ」個のデータ・ブロツクから置換データ・
ブロツクを指定するステツプと、 (c) 前記ステツプ(b)に続き、かつ時間とは無関係の前
記所定の条件が発生した時に、前記ステツプ(b)におい
て指定された前記主ストレージ・バツフアのデータ・ブ
ロツクを前記第２のストレージ手段に同時に書き込むス
テツプとからなるデータ・ブロツクの書き込み方法。
【請求項１４】前記同時書き込みステツプ(c)は時間と
は無関係の幾つかの条件のうちの１つの条件の発生に続
いて発生することを含み、時間とは無関係の前記条件の
うちの前記１つの条件は前記ステツプ(b)において指定
された所定の数のデータ・ブロツクを含む請求項１３記
載のデータ・ブロツクの書き込み方法。
【請求項１５】時間とは無関係の前記条件の他の条件
は、「Ｘ」を２よりも大きい整数として前記第２のスト
レージ手段の与えられたストレージ領域と関連した前記
ステツプ(b)における前記「Ｘ」個のデータ・ブロツク
の少なくとも２個を指定することを含む請求項１４記載
のデータ・ブロツクの書き込み方法。
【請求項１６】前記第２のストレージ手段は複数個の不
揮発性半導体メモリを含む請求項１３記載のデータ・ブ
ロツクの書き込み方法。
【請求項１７】前記第２のストレージ手段は複数個のア
ドレス可能なメモリ・セグメントを有する不揮発性半導
体メモリ・チツプを含む請求項１３記載のデータ・ブロ
ツクの書き込み方法。
【請求項１８】前記同時書き込みのステツプ(c)の前に
前記第２のストレージ手段中の情報を並列に消去するス
テツプを含む請求項１３記載のデータ・ブロツクの書き
込み方法。
【請求項１９】前記ステツプ(b)において指定された前
記主ストレージ・バツフアの前記データ・ブロツクを、
前記ステツプ(c)の前に、キユー・バツフア中にストア
するステツプを含む請求項１３記載のデータ・ブロツク
の書き込み方法。
【請求項２０】中央処理装置と、処理されるデータ・ページをストアするために、前記中
央処理装置と関連した主ストレージと、関連したアドレスにおいてデータ・ページをストアする
ための不揮発性半導体メモリを含み、該不揮発性半導体
メモリは読み取りサイクルよりも少なくとも１０倍以上
長い書き込みサイクルを有していることと、前記主ストレージと前記不揮発性半導体メモリとの間を
接続するデータ・バスと、前記主ストレージから前記不揮発性半導体メモリへデー
タ・ページの転送を同時に制御する制御手段とからなる
データ処理システムにおいて、前記制御手段は、前記不揮発性半導体メモリへ同時に転送するために、主
ストレージ中の少なくとも２つのデータ・ページを指定
する手段と、時間とは無関係の所定の条件が生じた時に、前記不揮発
性半導体メモリの中に書き込むために、前記データ・バ
スを介して前記主ストレージから前記不揮発性半導体メ
モリへ、前記指定された少なくとも２つのデータ・ペー
ジを同時に転送する手段とを含むデータ処理システム。
【請求項２１】時間とは無関係の前記所定の条件は指定
されたデータ・ページの所定の数を含み、かつ、前記デ
ータ処理システムは前記主ストレージ中の空白のアドレ
ス空間の数を追跡するための空白アドレス・カウンタを
含む請求項２０記載のデータ処理システム。
【請求項２２】前記指定する手段は前記データ処理シス
テムの中で置換フラグをすべてのデータ・ページに事前
に関連付けることと、前記不揮発性半導体メモリへ転送
するための前記主ストレージ中の対応するデータ・ペー
ジの識別を与えるために、対応する置換フラグを活性化
する手段を含む請求項２０記載のデータ処理システム。
【請求項２３】前記主ストレージはバツキング・ストレ
ージ及びキヤツシユを含む２レベルの階層メモリを含む
請求項２０記載のデータ処理システム。
【請求項２４】キユー・バツフアを含み、かつ、前記指
定する手段は、前記所定の条件が生じた時に前記不揮発
性半導体メモリへの転送を待つために、前記キユー・バ
ツフア中の前記指定された少なくとも２つのデータ・ペ
ージの各々をストアする手段を含む請求項２０記載のデ
ータ処理システム。
【請求項２５】前記所定の条件は、「Ｘ」を２よりも大
きい整数として、前記主ストレージから前記不揮発性半
導体メモリへ転送するために指定された前記少なくとも
２つのデータ・ページの「Ｘ」個のデータ・ページに関
連した重複アドレスを含む請求項２０記載のデータ処理
システム。
【請求項２６】前記転送する手段は前記指定された少な
くとも２つのデータ・ページを前記不揮発性半導体メモ
リ中に同時に書き込む手段を含む請求項２０記載のデー
タ処理システム。
【請求項２７】読み取りサイクルよりも書き込みサイク
ルの方が少なくとも１０倍以上長い時間を要する不揮発
性ストレージ手段と、揮発性ストレージ手段と、前記不
揮発性ストレージ手段と前記揮発性手段との間でデータ
・ページを転送する手段とを含むデータ処理システム中
のデータ・ページの転送方法において、前記不揮発性ストレージ手段から前記揮発性ストレージ
手段に「Ｘ」個のデータ・ページを転送するステツプを
含み、前記「Ｘ」個のデータ・ページは前記不揮発性ス
トレージ手段中にホーム・アドレスを有することと、前記不揮発性ストレージ手段から前記揮発性ストレージ
手段へ一度に「Ｎ」個のデータ・ページを転送するステ
ツプを含み、夫々のデータ・ページは前記不揮発性スト
レージ手段中にホーム・アドレスを有し、かつ、前記揮
発性ストレージ手段から前記不揮発性ストレージ手段へ
「Ｘ」−（「Ｎ」−１）個のデータ・ページの転送を指
定するステツプと、 (a)前記揮発性ストレージ手段が「Ｘ」＋「Ｎ」個のデ
ータ・ページをストアする時か、または(b)少なくとも
「Ｘ」−（「Ｎ」−１）個のデータ・ページのうちの２
つのデータ・ページが同じホーム・アドレスを持つてい
る時に、前記揮発性ストレージ手段から、グループとし
て前記「Ｘ」個のうちのデータ・ページの前記「Ｘ」−
（「Ｎ」−１）個のデータ・ページを転送するステツプ
とからなるデータ・ページの転送方法。