JPH03249816A - パルス幅変調回路 - Google Patents
パルス幅変調回路Info
- Publication number
- JPH03249816A JPH03249816A JP4798590A JP4798590A JPH03249816A JP H03249816 A JPH03249816 A JP H03249816A JP 4798590 A JP4798590 A JP 4798590A JP 4798590 A JP4798590 A JP 4798590A JP H03249816 A JPH03249816 A JP H03249816A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- output
- pulse width
- circuit
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 2
- 241000270730 Alligator mississippiensis Species 0.000 description 1
- 229920002006 poly(N-vinylimidazole) polymer Polymers 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野〕
この発明は、周期幅が一定でパルスの幅を変更できるパ
ルス幅変調(以下PWMという)回路に関するものであ
る。
ルス幅変調(以下PWMという)回路に関するものであ
る。
第3図は、従来の一般的なPVIM回路のブロック図で
ある。図において(1)は”L’レベルのパルス幅を設
定するためのデータD1〜])Nが入力される入力端子
、■)は入力端子(1)のデータ入力をラッチするため
のラッチ信号ωRが入力される入力端子、(3)はカウ
ンタのクロック信号CLKが入力される入力端子、(4
)は入力端子(1)のデータ入力をラッチするためのラ
ッチレジスタ、(6)は同期式のカーウンタ、(7)は
コンパレータ、(8)はインバータ、(10)はDフリ
ラグフロップ、 (11)はPWMの出力信号OUTが
出力される出力端子である。
ある。図において(1)は”L’レベルのパルス幅を設
定するためのデータD1〜])Nが入力される入力端子
、■)は入力端子(1)のデータ入力をラッチするため
のラッチ信号ωRが入力される入力端子、(3)はカウ
ンタのクロック信号CLKが入力される入力端子、(4
)は入力端子(1)のデータ入力をラッチするためのラ
ッチレジスタ、(6)は同期式のカーウンタ、(7)は
コンパレータ、(8)はインバータ、(10)はDフリ
ラグフロップ、 (11)はPWMの出力信号OUTが
出力される出力端子である。
次に動作について説明する。第4図は第3図のPWM回
路における各部の信号を示すタイミングチャートで、第
4図(a)はクロック信号CLK、第4図(b)はカウ
ンタ出力、第4図(C)はPWM回路の出力信号OUT
をそれぞれ示す。
路における各部の信号を示すタイミングチャートで、第
4図(a)はクロック信号CLK、第4図(b)はカウ
ンタ出力、第4図(C)はPWM回路の出力信号OUT
をそれぞれ示す。
PWM回路は、一定周期で変化するクロック信号ノ“L
“レベルのパルス幅を自由に設定し出力させることがで
きる。入力端子(1)にパルス幅データDaを入力し、
入力端子(2)のラッチ信号ωRを“L#レベルから#
R#レベルに立ち上げることで、ラッチレジスタ(4)
にパルス幅ゲータDaをラッチする。
“レベルのパルス幅を自由に設定し出力させることがで
きる。入力端子(1)にパルス幅データDaを入力し、
入力端子(2)のラッチ信号ωRを“L#レベルから#
R#レベルに立ち上げることで、ラッチレジスタ(4)
にパルス幅ゲータDaをラッチする。
カウンタ(6)は入力端子(3)のクロック信号CLK
の#L#レベルから”11”レベルの立ち上がりによっ
てカウント値が1進み、カウント値がOからCMaXま
でのカウントを行う。コンパレータ(7)は、ラッチレ
ジスタ(4)のデータDaとカウンタ(6)によるカウ
ンタ値とを比較しデータDaがカウンタ値より大きな値
であれば1t1#レベルを出力しデータDaがカウンタ
値と等しい値、またはカウンタ値より小さい値であれば
1Lルベルを出力する。インバータ(8)により、コン
パレータ(7)の出力の反転をさせ、カウンタ(6)の
クロック信号CLKをT入力とするDフリップフロップ
(10)のD端子に入力しているので、第4図(c)K
示すように出力端子(11)のOUTはカウンタ値がl
〜Daでは11ルベル、 Da+1〜0では′Hルベル
の信号を出力する。結局、出力端子(11)は(DaX
カウンタ(6)のクロック信号CLKの周期幅)分の1
Lルベルを(CMaxXカウンタ(6)のクロック信号
CLKの周期幅)毎に出力する。
の#L#レベルから”11”レベルの立ち上がりによっ
てカウント値が1進み、カウント値がOからCMaXま
でのカウントを行う。コンパレータ(7)は、ラッチレ
ジスタ(4)のデータDaとカウンタ(6)によるカウ
ンタ値とを比較しデータDaがカウンタ値より大きな値
であれば1t1#レベルを出力しデータDaがカウンタ
値と等しい値、またはカウンタ値より小さい値であれば
1Lルベルを出力する。インバータ(8)により、コン
パレータ(7)の出力の反転をさせ、カウンタ(6)の
クロック信号CLKをT入力とするDフリップフロップ
(10)のD端子に入力しているので、第4図(c)K
示すように出力端子(11)のOUTはカウンタ値がl
〜Daでは11ルベル、 Da+1〜0では′Hルベル
の信号を出力する。結局、出力端子(11)は(DaX
カウンタ(6)のクロック信号CLKの周期幅)分の1
Lルベルを(CMaxXカウンタ(6)のクロック信号
CLKの周期幅)毎に出力する。
第5図は第3図のPWM回路を2つ使用した場合の従来
のブロック図である。図において(1) 、(3)は第
3図に示したものと同等であるので説明を省略する。(
2a)、(2b)はそれぞれのPWMO’L”レベルの
パルス幅をラッチするためのラッチ信号ωRA、ωI’
lBが入力される入力端子、(lla)、(llb)は
それぞれのPWMの出力信号0UTA、0UTBが出力
される出力端子、(12a)、(12b)は第3図の回
路をブロック図で示したPWM回路である。
のブロック図である。図において(1) 、(3)は第
3図に示したものと同等であるので説明を省略する。(
2a)、(2b)はそれぞれのPWMO’L”レベルの
パルス幅をラッチするためのラッチ信号ωRA、ωI’
lBが入力される入力端子、(lla)、(llb)は
それぞれのPWMの出力信号0UTA、0UTBが出力
される出力端子、(12a)、(12b)は第3図の回
路をブロック図で示したPWM回路である。
第5図の回路において、入力端子(1)の#L“レベル
のパルス幅のデータ入力をPWM回路(12a)、(1
2b)内のラッチレジスタ(4)に、入力端子(2a)
からのラッチ信号ωRA及び入力端子(2b)からのラ
ッチ信号ωRBによってラッチする。PWM回路(12
a)AによりラッチされたデータをPWM回路(12b
) BによりラッチされたデータをDbとする、カウン
タ(6)の最大カウント数CMaxがPWM回路(12
a)A側、PWM回路(12b)33側とも同じもので
あるとすると出力端子(lla)の0UTAは(DaX
カウンタ(6)のクロック信号CLKの周期幅)分の1
L#レベルを、(CMaxXカウンタ(6)のクロック
信号CLKの周期幅)毎に出力する。また出力端子(l
lb)の0UTBは、(DbXカウンタ(6)のクロッ
ク信号CLHの周期@)分の′L#レベルを(CMax
Xカウンタ(6ンのクロック信fCLKの周JG[)
iに出力する。
のパルス幅のデータ入力をPWM回路(12a)、(1
2b)内のラッチレジスタ(4)に、入力端子(2a)
からのラッチ信号ωRA及び入力端子(2b)からのラ
ッチ信号ωRBによってラッチする。PWM回路(12
a)AによりラッチされたデータをPWM回路(12b
) BによりラッチされたデータをDbとする、カウン
タ(6)の最大カウント数CMaxがPWM回路(12
a)A側、PWM回路(12b)33側とも同じもので
あるとすると出力端子(lla)の0UTAは(DaX
カウンタ(6)のクロック信号CLKの周期幅)分の1
L#レベルを、(CMaxXカウンタ(6)のクロック
信号CLKの周期幅)毎に出力する。また出力端子(l
lb)の0UTBは、(DbXカウンタ(6)のクロッ
ク信号CLHの周期@)分の′L#レベルを(CMax
Xカウンタ(6ンのクロック信fCLKの周JG[)
iに出力する。
[発明が解決しようとする課題]
従来のPWM回路は以上のように構成されているので、
PWM回路を2つ使用する場合、第5図のように、’p
W M回路を並べて使用しているので回路の規模がた
だ単に2倍に増えてしまうという問題点があった。
PWM回路を2つ使用する場合、第5図のように、’p
W M回路を並べて使用しているので回路の規模がた
だ単に2倍に増えてしまうという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、PWM回路を2つ使用する場合に回路の規模
を小さくできるPWM回路を得ることを目的とする。
たもので、PWM回路を2つ使用する場合に回路の規模
を小さくできるPWM回路を得ることを目的とする。
〔課題を解決するための手段1
この発明に係るPWM回路は、従来PWM回路を2つ使
用した場合のカウンタ及びコンパレータを共有するため
に、2つのパルス幅データを切り換えるセレクタ回路と
、コンパレータ出力をラッチするためのラッチクロック
を作成する遅延回路を備えたものである。
用した場合のカウンタ及びコンパレータを共有するため
に、2つのパルス幅データを切り換えるセレクタ回路と
、コンパレータ出力をラッチするためのラッチクロック
を作成する遅延回路を備えたものである。
この発明におけるPWM回絡口重カウンタ出力と#L#
パルス幅データDaとの比較、カウンタ出力ともう1つ
の1L′パルス幅ダータDbとの比較をセレクタ回路を
用いることにより1つのコンパレータにて時分割で行い
、そのフンパレータ出力をDフリップフロップでラッチ
して出力する。
パルス幅データDaとの比較、カウンタ出力ともう1つ
の1L′パルス幅ダータDbとの比較をセレクタ回路を
用いることにより1つのコンパレータにて時分割で行い
、そのフンパレータ出力をDフリップフロップでラッチ
して出力する。
[!I!施例〕
以下、この発明の一実施例を図について説明する。第1
図において、(1)、 (2m) 、 (2b)、(
3) 、 (6) 、 (7)、 (8) 、 (ll
a)、 (llb)は第3図及び第5図の従来例に示し
たものと同等であるので説明を省略する。
図において、(1)、 (2m) 、 (2b)、(
3) 、 (6) 、 (7)、 (8) 、 (ll
a)、 (llb)は第3図及び第5図の従来例に示し
たものと同等であるので説明を省略する。
(4a)、 @b)は#Lルベルのパルス幅データDa
、 Dbをそれぞれラッチするだめのラッチレジスタ、
(5)は2つのパルス幅データDa、 Dbを選択する
ためのセレクタ、(9)は遅延回路、(10a)、 (
10b)はコンパレータ出力をラッチするためのDフリ
ップフロップである。
、 Dbをそれぞれラッチするだめのラッチレジスタ、
(5)は2つのパルス幅データDa、 Dbを選択する
ためのセレクタ、(9)は遅延回路、(10a)、 (
10b)はコンパレータ出力をラッチするためのDフリ
ップフロップである。
次に動作について説明するつ
第2図は第1図のPWM回路における各部の信号を示す
タイミングチャートで、第2図(a)はクロツク信号C
L K 、 (b)はセレクタ(5)の出力、(c)は
カウンタ(6)の出力、fd)は遅延回路(9)の出力
信号f+、(e)はPWM出力OU T A 、 (f
)はPWM出力0UTBをそれぞれ示す。
タイミングチャートで、第2図(a)はクロツク信号C
L K 、 (b)はセレクタ(5)の出力、(c)は
カウンタ(6)の出力、fd)は遅延回路(9)の出力
信号f+、(e)はPWM出力OU T A 、 (f
)はPWM出力0UTBをそれぞれ示す。
セレクタ(5)はカウンタ(6)のクロック信号CLK
が、SAG子に入力されているため、クロック信号CL
Kが゛′H#レベルの時Daを、クロック信号CLKが
#L#レベルの時Dbを出力する。カウンタ(6)は従
来例と同様に入力端子(3)のクロック信号CLにの“
L#レベルから#H#レベルへの立ち上がりによってカ
ウント値が1進む。
が、SAG子に入力されているため、クロック信号CL
Kが゛′H#レベルの時Daを、クロック信号CLKが
#L#レベルの時Dbを出力する。カウンタ(6)は従
来例と同様に入力端子(3)のクロック信号CLにの“
L#レベルから#H#レベルへの立ち上がりによってカ
ウント値が1進む。
セレクタ(5)の出力とカウンタ(6)の出力ヲコンバ
レートしているので、クロック信号CLKが#H#レベ
ルの時は、カウンタ(6)の出力とDBとを比較した結
果が、クロック信号CLKが″L#レベルの時は、カウ
ンタ(6)の出力とDbとを比較した結果が、コンパレ
ータ(7)から出力される。
レートしているので、クロック信号CLKが#H#レベ
ルの時は、カウンタ(6)の出力とDBとを比較した結
果が、クロック信号CLKが″L#レベルの時は、カウ
ンタ(6)の出力とDbとを比較した結果が、コンパレ
ータ(7)から出力される。
flはクロック信号CLKを遅延回路(9)によって遅
らせた信号であり、コンパレータ(7)の出方をDフリ
ップフロップ(10a) 、(10b)にラッチさせる
ためのラッチクロックである。
らせた信号であり、コンパレータ(7)の出方をDフリ
ップフロップ(10a) 、(10b)にラッチさせる
ためのラッチクロックである。
C1はクロック信号CLKが1H#レベルの時に“L″
レベルらH”レベルに立ち上がり、クロック信号CLK
が“L”レベルの時にaHaレベルから#L#レベルに
立ち下がるので、Dフリップフロップ(10a)にはカ
ウンタ(6)の出力とDaとを比較した結果がクロック
信号CLKの立ち上がりでラッチされDフリップフロッ
プ(10b+にはカウンタ(6)の出力とDoとを比較
した結果がクロック信号CLKの立ち下がりでラッチさ
れ、出力端子(lla)K OUT A、出力端子(l
lb)に0UTBを出力する。
レベルらH”レベルに立ち上がり、クロック信号CLK
が“L”レベルの時にaHaレベルから#L#レベルに
立ち下がるので、Dフリップフロップ(10a)にはカ
ウンタ(6)の出力とDaとを比較した結果がクロック
信号CLKの立ち上がりでラッチされDフリップフロッ
プ(10b+にはカウンタ(6)の出力とDoとを比較
した結果がクロック信号CLKの立ち下がりでラッチさ
れ、出力端子(lla)K OUT A、出力端子(l
lb)に0UTBを出力する。
結局、従来例に示したpwv回路(12a)、(12b
)を使用した回路と同様に出力端子(lla)の0UT
Aは(DaXカウンタ(6)のクロック信号CLKの周
期幅)分の#Lルベルのパルスを、(CMaxxカウン
タ(6)のクロック信号CLKの周期幅)毎に出力する
。
)を使用した回路と同様に出力端子(lla)の0UT
Aは(DaXカウンタ(6)のクロック信号CLKの周
期幅)分の#Lルベルのパルスを、(CMaxxカウン
タ(6)のクロック信号CLKの周期幅)毎に出力する
。
また、出力端子(11b)の0UTBは、(Db×カウ
ンタ(6)のクロック信号CLKの周期幅)分の#L“
レベルのパルスt 、(CMaz xカウンタ(6)の
クロック信号CLKの周期幅)毎に出力する、 なお、上記実施例では、ラッチレジスタ(4a)、(4
b)K%#L#レベルのパルス幅データDa、Dhを設
定するものについて説明したが、′H#レベルのパルス
幅を設定する場合でもインバータ(8)を取り除くこと
によって、′Hルベルのパルス幅を、自由に設定する、
ことの可能なPWM回路を得ることができ、上記実施例
と同様の効果を奏する。
ンタ(6)のクロック信号CLKの周期幅)分の#L“
レベルのパルスt 、(CMaz xカウンタ(6)の
クロック信号CLKの周期幅)毎に出力する、 なお、上記実施例では、ラッチレジスタ(4a)、(4
b)K%#L#レベルのパルス幅データDa、Dhを設
定するものについて説明したが、′H#レベルのパルス
幅を設定する場合でもインバータ(8)を取り除くこと
によって、′Hルベルのパルス幅を、自由に設定する、
ことの可能なPWM回路を得ることができ、上記実施例
と同様の効果を奏する。
以上のように、この発明によれば、従来のpw賦回路を
2つ使用する場合のカウンタ及びコンパレータを共有で
きるように構成したので、回路の規模を小さくしたPW
M回路を得られる効果がある。
2つ使用する場合のカウンタ及びコンパレータを共有で
きるように構成したので、回路の規模を小さくしたPW
M回路を得られる効果がある。
第1図はこの発明の一実施例のブロック図、第2図は第
1図の回路における各部の信号を示すタイミングチャー
ト、第3図は従来のPWM回路を示すブロック図、第4
図は第3図の回路における各部の信号を示すタイミング
チャート、第5図は第3図のPWM回路を2つ使用する
場合の従来のブロック図である。 図において、(1) 、 (2a) 、(2b) 、
(3)は入力端子、(4a )、 (4b)はラッチレ
ジスタ、(5)はセレクタ、(6)はカウンタ、(7)
はコンパレータ、(8)ハインパータ、(9)は遅延回
路、(10a) 、 (10b)はDフリップフロップ
、(IIs) 、 (llb)は出力端子である。 なお、図中、同一符号は同一、又は相当部分を示す。 代 埋 人 大 岩 増 雄嫡i 砕 mo ル( 手 続 補 正 #、(自発) 1、事件の表示 平 特願昭 2−47985 号 3、補正をする者 代表者 志 岐 守 哉 三菱電機株式会社内 44 5、 補正の対象 図面。 6、補正の内容 (1)図面中筒2図を別紙のとおり訂正する。 (2)図面中筒4図を別紙のとおり訂正する。 7、 添付書類の目録 (1)訂正図面(第2図、第4図) 1通以 上
1図の回路における各部の信号を示すタイミングチャー
ト、第3図は従来のPWM回路を示すブロック図、第4
図は第3図の回路における各部の信号を示すタイミング
チャート、第5図は第3図のPWM回路を2つ使用する
場合の従来のブロック図である。 図において、(1) 、 (2a) 、(2b) 、
(3)は入力端子、(4a )、 (4b)はラッチレ
ジスタ、(5)はセレクタ、(6)はカウンタ、(7)
はコンパレータ、(8)ハインパータ、(9)は遅延回
路、(10a) 、 (10b)はDフリップフロップ
、(IIs) 、 (llb)は出力端子である。 なお、図中、同一符号は同一、又は相当部分を示す。 代 埋 人 大 岩 増 雄嫡i 砕 mo ル( 手 続 補 正 #、(自発) 1、事件の表示 平 特願昭 2−47985 号 3、補正をする者 代表者 志 岐 守 哉 三菱電機株式会社内 44 5、 補正の対象 図面。 6、補正の内容 (1)図面中筒2図を別紙のとおり訂正する。 (2)図面中筒4図を別紙のとおり訂正する。 7、 添付書類の目録 (1)訂正図面(第2図、第4図) 1通以 上
Claims (1)
- 周期幅が一定でパルスの幅を変更できるパルス幅変調回
路において、カウンタのクロック信号をセレクト信号と
して、2つのパルス幅データを切り換えるセレクタと、
コンパレータ出力をラッチするためのラッチクロツクを
作成する遅延回路とを備えたことを特徴とするパルス幅
変調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4798590A JPH03249816A (ja) | 1990-02-27 | 1990-02-27 | パルス幅変調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4798590A JPH03249816A (ja) | 1990-02-27 | 1990-02-27 | パルス幅変調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03249816A true JPH03249816A (ja) | 1991-11-07 |
Family
ID=12790611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4798590A Pending JPH03249816A (ja) | 1990-02-27 | 1990-02-27 | パルス幅変調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03249816A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020108007A (ja) * | 2018-12-27 | 2020-07-09 | アダマンド並木精密宝石株式会社 | パルス幅変調回路 |
-
1990
- 1990-02-27 JP JP4798590A patent/JPH03249816A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020108007A (ja) * | 2018-12-27 | 2020-07-09 | アダマンド並木精密宝石株式会社 | パルス幅変調回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5103114A (en) | Circuit technique for creating predetermined duty cycle | |
JP2504568B2 (ja) | 信号生成回路 | |
JPH01105398A (ja) | 高速ディジタルic | |
JPH03249816A (ja) | パルス幅変調回路 | |
CN213585746U (zh) | 分频器电路 | |
JPH01114112A (ja) | 消費電力低減回路 | |
JPH0470121A (ja) | 分周回路 | |
KR930008943B1 (ko) | 펄스발생회로 | |
JPH052016B2 (ja) | ||
JPS61227423A (ja) | 同期回路 | |
JP2547723B2 (ja) | 分周回路 | |
JPS63726A (ja) | デ−タ転送速度変換回路 | |
JPH01177221A (ja) | 直並列変換器 | |
JPH0438017A (ja) | シリアル‐パラレル変換回路 | |
JP2665257B2 (ja) | クロック乗せ換え回路 | |
JPH0221814Y2 (ja) | ||
JPS62227220A (ja) | 分周回路 | |
JPH0355200Y2 (ja) | ||
JPH08265168A (ja) | シリアル−パラレル変換回路 | |
JPH0429248B2 (ja) | ||
JP2648958B2 (ja) | パルス挿入回路 | |
JP3382329B2 (ja) | 奇数カウンタ回路 | |
JPS61230427A (ja) | 2/(2n+1)分周回路 | |
JPH0774654A (ja) | 多重化回路 | |
JPH04196710A (ja) | デジタル信号遅延回路 |