JPH03227527A - 半導体集積回路及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体集積回路及びその製造方法に係り、特に化合物半
導体を用いた半導体集積回路及びその製造方法に関し。

サイドゲート効果を完全に解消して集積度を」げろごと
を目的とし。

半導体基板上にバッファ層を介して積層した能動層を有
する半導体集積回路において、少なく２も一部の該能動
層下の該半導体基板が除去されス該バッファ層と該半導
体基板の界面が消滅した製造を有する半導体集積回路に
より構成する。

また、上記の構造を有し、かつ該半導体基板Ｑ除去され
て生じた面に不活性領域を有する半導体集積回路により
構成する。

また、半導体基板上にバッファ層を形成する］程と、該
バッファ層に接するストッパ層を形成づる工程と、該バ
ッファ層上に集積回路の能動［形成する工程と、少な（
とも一部の該能動層下Ｃ該半導体基板裏面に開口を有す
るマスクを形成する工程と、該開口から該半導体基板上
いは該半」体基板と該バッファ層を選択的にエツチング
して除去し、該ストッパ層を露出する工程とを含む斗導
体集積回路の製造方法により構成する。

また、該開口からイオンを注入し、該ストッパ層を含む
領域を不活性化する工程を含む半導体集積回路の製造方
法により構成する。

〔産業上の利用分野〕

本発明は半導体集積回路及びその製造方法に係り、特に
化合物半導体を用いた半導゛体集積回路及びその製造方
法に関する。

最近、超高速集積回路として化合物半導体集積回路が開
発され、その高集積化が望まれている。

〔従来の技術〕

化合物半導体を用いた半導体装置としては。

ＭＥＳＦＥＴ、ＨＥＭＴ、ＨＢＴ等がある。以下。

従来例としてＧａＡｓとＡｌＧａＡｓを用いたＨＥＭＴ
の集積回路について説明する。

第１６図はＨＥＭＴの集積回路の断面図を示し。

１ａはＧａＡｓ基板＋　３ａはバッファ層兼チャネル、
　３ｂは電子供給層＋　３ｃはキャップ層、９は素子分
離領域１１、、１２．１．３は、それぞれ、素子形成領
域に形成されたソース電極、ドレイン電極、ゲート電極
を表す。

素子間を電気的に分離するため、素子形成領域間の能動
層に不活性なイオンを注入して不活性化し、素子間分離
領域９を形成する。また、その部分をエツチングにより
除去して素子間分離を行う方法も採用されている。

ところが、集積度を高めるため素子間を狭めると、この
ような素子分離法では不十分であり、隣の素子の電極に
加わる電圧により素子の特性が変化してしまう。このよ
うな現象はサイドゲート効果と呼ばれ、高集積化の妨げ
となっている。

〔発明が解決しようとする課題〕

本発明は、サイドゲート効果を解消し、集積度を向上さ
せる構造の化合物半導体集積回路及びその製造方法を提
供することを目的とする。

〔課題を解決するための手段〕

第１図（ａ）、　（ｂ）は本発明の半導体集積回路を説
明するための断面図で、１は半導体基板、２はバッファ
層、３は能動層、４は不活性領域、８は素子形成領域、
９は素子分離領域を表す。

また、第２図（ａ）乃至（ｄ）は製造工程の実施例。

第％ｌｆｆ１（ａ）　、　（ｂ）は製造工程の他の実施
例を示し。

図中、　ｌａは半導体基板であってＧａＡｓ基板、２は
エピタキシャル層であってバッファ層、３ａはバッファ
層兼チャネル、　３ｂは電子供給層＋　３ｃはキャップ
層、４は不活性領域、５はストッパ層、６は開口。

７はマスク、９は素子分離領域、１１はソース電極１２
はドレイン電極、１３はゲート電極を表す。

上記課題は、半導体基板１上にバッファ層２を介して積
層した能動層３を有する半導体集積回路において、少な
くとも一部の該能動層３下の該半導体基板１が除去され
て、該バッファ層２と該半導体基板１の界面が消滅した
構造を有する半導体集積回路によって解決される。

また、上記の構造に加えて、該半導体基板１の除去され
て生じた面に不活性領域４を有する半導体集積回路によ
って解決される。

また、半導体基板１上にバッファ層２を形成する工程と
、該バッファ層２に接するストッパ層５を形成する工程
と、該パンファ層２上に集積回路の能動層３を形成する
工程と、少なくとも一部の該能動層３下の該半導体基板
１裏面に開口６を有するマスク７を形成する工程と、該
開口６から該半導体基板１或いは該半導体基板１と該バ
ッファ層２を選択的にエツチングして除去し、該ストッ
パ層５を露出する工程とを含む半導体集積回路の製造方
法によって解決される。

また、上記の工程に続いて、該開口６からイオンを注入
し、該ストッパ層５を含む領域を不活性化する工程を含
む半導体集積回路の製造方法によって解決される。

［作用］ サイドゲート効果の主原因は、半導体基板１とその上の
エピタキシャル層の界面あるいは半導体基板１に高電界
がかかった時、十分絶縁を保てないことにある。

そこで、原因となる半導体基板１を除去することにより
、半導体基板１とその上のエピタキシャル層の界面を消
滅させ、サイドゲート効果を完全に解消し、素子の集積
度を向上させることができる。

また、半導体基板１の除去されて生じた面に表面準位が
発生し、それがサイドゲート効果の原因となることがあ
るので、半導体基板１の除去されて生じた面にイオンを
注入して不活性領域４を形成し、サイドゲート効果を抑
制する。

さらに、半導体基板１或いは半導体基板ｌとその上のバ
ッファ層２を寸法精度よく除去するために、エツチング
を停止するストッパ層５を設け。

半導体基板１或いは半導体基板１とバッファ層２を選択
的にエツチングする。

〔実施例〕

以下２本発明の実施例について説明する。

第２図（ａ）乃至（ｄ）は製造工程の実施例を示す断面
図であり、これらの図を参照しながら説明する。

第２図（ａ）参照 この図はＧａＡｓとＡｌＧａＡｓを用いたＨＥＭＴ集積
回路の断面図を示す。

厚さ４５０μｍの半絶縁性のＧａＡｓ基！＆ｌａ上に。

ＭＢ２法あるいはＭＯＣＶＤ法を用いて、バッファ層２
．ストッパ層５．バッファ層兼チャネル３ａ。

電子供給層３ｂ、キャップ層３Ｃを順次積層する。各層
の材料と厚さは次の如くである。

符号　　層名　　　材料　　　　　　厚さ２、バッファ
層　アンドープＧａＡｓ　　　５００人５、ストッパ層
　アンドープＡｌＧａＡｓ　　５００人３ａ、バッファ
層兼チャネル アンドープＧａＡｓ　　　１μｍ ３ｂ、電子供給層　ＳｉドープＡｌＧａＡｓ　　　４０
０人（１，５ＸＩＯｌＢｃｍ−３） ３ｃ、キャンプ層　ＳｉドープＧａＡｓ　　　１０００
人（１，５ＸＩＯ”ｃｍ−’） 酸素イオンを表面からバッファ層兼チャネル３ａの一部
に至る深さまで注入し、素子間分離領域９を形成する。

素子形成領域にＡｕＧｅ及びＡｕ蒸着、アロイ化による
オーミックコンタクトのソース電極１１．　　ドレイン
電極１２を形成し、リセスエンチング、　ＡＩ蒸着によ
るゲート電極１３を形成する。

図中１点線は２ＤＥＣを表す。

眉間絶縁膜及び配線を形成して（図示せず）複数のＨＥ
ＭＴ素子を含む集積回路が完成する。

第２図（ｂ）参照 ＧａＡｓ基板１ａの裏面を研磨して、基板の厚さを約２
００μｍとする。

裏面にＡｕを３０００人の厚さに全面蒸着する。

第２図（ｃ）参照 両面にレジストを塗布し２両面アライナ−を用い、裏面
エツチングする部分のみ露光して現像する。ＡｕをＡｒ
イオンミーリング、あるいはシアン系エツチング液で除
去し、ＨＥＭＴ素子下に開口６を有するＡｕのマスク７
を形成する。

開口６からＨ２０□、ＨＮＯ，混合エッチッグ液でＧａ
Ａｓ基板１ａをエツチングして除去し、厚さ１ｏ−ｚｏ
μｍ程度を残す。

第２図（ｄ）参照 開口６からＣＣ１２ＦＺ系ガスを用いた反応性イオンエ
ツチングにより、アンドープ　ＡｌＧａＡｓのストッパ
層５が露出するまでエツチングし　その後レジストを剥
離する。ＣＣ１，Ｆ、系ガスは選択性に優れ、ＡｌＧａ
Ａｓ層はほとんどエツチングされないため、エツチング
をアンドープＡｌＧａＡｓのストッパ層５で均一に止め
ることができる。

以上のようにして製造したＨＥＭＴ素子番こおいては、
サイドゲート効果の主原因となる半導体基板・エビダキ
シャル層界面がなく、半導体基板そのものが除去されて
いるので、サイドゲート効果はなくなる。

第３図（ａ）、　（ｂ）は本発明の半導体集積回路の実
施例Ｉを説明するための図で、（ａ）は上面図。

（ｂ）はＡ−Ａ断面図を示し、Ｌは半導体基板、２はバ
ッファ層、３は能動層、８は素子形成領域、　３ａは周
辺部を表す。

集積回路はパッド等の形成される周辺部８ａと素子形成
領域８に形成され、半導体基板１の裏面をエツチングす
る領域は素子形成領域８下のみとする。

第４図（ａ）、　（ｂ）は本発明の半導体集積回路の実
施例■を説明するための図で、（ａ）は上面図。

（ｂ）はＡ−Ａ断面図を示し、１は半導体基板、２はバ
ッファ層、３は能動層、　８ａは周辺部、　８ｂは内部
回路形成領域＋　８ｃは周辺回路形成領域を表す。

集積回路はパッド等の形成される周辺部８ａ、内部回路
形成領域８ｂ、周辺回路形成領域８ｃに形成される。

例えば、内部回路がＤＣＦＬ回路からなり、電圧差が１
ｖ程度と小さい場合、内部回路ではサイドゲート効果の
影響がほとんどなく９人出力レベルを内部回路のレベル
にシフトさせる入出力回路等の周辺回路にのみ電源とし
て一３Ｖや一５■が使用される周辺回路でサイドゲート
効果が問題となる場合、大きな電源電圧の加わる周辺回
路形成領域８ｃ下の半導体基板１裏面のみ、エツチング
して除去すればよい。

このようにして、サイドゲート効果が問題となる領域の
み基板を除去することにより２割れ易い薄い部分を小さ
くできる。

さらに第５図は本発明の半導体集積回路の実施例■を説
明するための断面図で、（ａ）は上面図。

（ｂ）はＢ−Ｂ断面図、（Ｃ）はＡ−＾断面図を示す。

この例は、第４図に示した実施例■の周辺回路形成領域
８ｃを分割して、その下の半導体基板１裏面のみをエツ
チングして除去し５機械的強度を増す補強部を形成する
ようにした例である。

第６図は本発明の半導体集積回路の実施例■を説明する
ための断面図で、第２図（ｄ）に示した半導体集積回路
の素子分離領域９をストッパＮ５を貫通するまで深く形
成した例である。このような素子間分離を行うためには
、高エネルギーで酸素イオンを注入するか、またはプロ
トンイオン、ヘリウムイオン等の軽いイオンを注入する
。

このような素子間分離により、サイドゲート効果はより
よく抑制される。

しかし、実際問題として、注入深さが大きいと素子間分
離領域は横方向にも拡がりやすく、高集積化の妨げとな
るから２注入深さは設計に応じて決定される。

第７図は本発明の半導体集積回路の実施例Ｖを説明する
ための断面図で、第２図（ｄ）に示した半導体集積回路
の半導体基板をエツチングして除去した部分を絶縁物１
０で埋め込んだ例である。

絶縁物ＩＯは例えば有機樹脂であり、半導体集積回路の
薄い部分の機械的強度を補強することができる。

第８図（ａ）、　（ｂ）は製造工程の他の実施例を示す
断面図である。

第８図（ａ）参照 この図は第２図（ｄ）の再掲であり、ここまでの工程は
第２図（ａ）乃至（ｄ）に示した工程と同じである。

第８図（ｂ）参照 開口６から酸素イオンをストッパ層５を貫通する深さま
で注入し、ストッパ層５を含む領域を不活性化して不活
性領域４を形成する。

以上のようにして製造したＨＥＭＴ素子においては、サ
イドゲート効果の主原因となる半導体基板・エピタキシ
ャル層界面がなく、さらに半導体基板が除去されて生じ
た面も不活性化しているので、サイドゲート効果は完全
に解消する。

第９図（ａ）、　（ｂ）は本発明の半導体集積回路の実
施例■を説明するための図で、（ａ）は上面図。

（ｂ）はＡ−Ａ断面図を示し、１は半導体基板、２はバ
ッファ層、３は能動層、４は不活性領域、８は素子形成
領域、　８ａは周辺部を表す。

本実施例は前述の実施例Ｉ　（第３図）の構造に加えて
、半導体基板１が除去されて現れたバッファ層の一部に
不活性領域４が形成された例である。

第１０図（ａＬ　（ｂ）は本発明の半導体集積回路の実
施例■を説明するための図で、（ａ）は上面図。

（ｂ）はＡ−Ａ断面図を示し、■は半導体基板、２はバ
ッファ層、３は能動層、４は不活性領域、　８ａは周辺
部、　８ｂは内部回路形成領域、　８ｃは周辺回路形成
領域を表す。

本実施例は前述の実施例■（第４図）の構造に１えて、
半導体基板１が除去されて現れたバッフ１層の一部に不
活性領域４が形成された例である。

さらに第１１図は本発明の半導体集積回路の実施列■を
説明するための断面図で、（ａ）は上面図。

イｂ）はＢ−８断面図、（Ｃ）は＾−＾断面図を示す。

この例は、第１０図に示した実施例■の周辺回路形成領
域８ｃを分割して、その下の半導体基板１裏司のみをエ
ツチングして除去し１機械的強度を増す補強部を形成す
るようにした例である。

第１２図は本発明の半導体集積回路の実施例■を説明す
るための断面図で、前述の実施例■（第６図）の構造に
加えて、半導体基板１裏面から形成された不活性領域４
を有し、素子分離領域９と不活性領域４でもって素子を
完全に囲んだ構造であり、サイドゲート効果を完全に抑
制する。

第１３図は本発明の半導体集積回路の実施例Ｘを説明す
るための断面図で、第８図（ｂ）に示した半導体集積回
路の半導体基板をエツチングして除去した部分を絶縁物
１０で埋め込んだ例である。

第１４図は本発明の半導体集積回路を実装する冷却効果
のよい実装例■を示す。

半導体基板１裏面をエツチング除去して現れた面にＡｕ
Ｇｅ／＾Ｕを蒸着し、さらにＡｕＳｎ等の融点が低く、
熱伝導係数の比較的大きい金属１４で埋め込み。

パッケージ１５に実装する。

第１５図は本発明の半導体集積回路を実装する冷却効果
のよい実装例■を示す。

本発明の半導体集積回路の形成されたチップをフリップ
チップ形式でセラミック基板１７にバンプメタル１６で
もって直接接続し、冷媒がチップ裏面を直接冷却する実
装方法である。

本発明の半導体集積回路をこのように実装すれば、非常
に冷却効果のよい集積回路が実現する。

なお１以上の実施例はＧａＡｓ／ＡｌＧａＡｓを用いた
ＨＥＭＴＯ例であるが１本発明□はそれに限らずＧａＡ
ｓＭＥＳＦＥＴ、ＨＢＴ等、他の電界効果トランジスタ
や、　ＩｎＡｌＡｓ、　ＩｎＧａＡｓ等、他の材料を用
いた集積回路においても有効である。

〔発明の効果］ 以上説明したように９本発明によれば、サイドゲート効
果のない安定して特性の化合物半導体集積回路を高密度
に形成することができる。

本発明は、超高速集積回路の今後の発展に寄与するとこ
ろが大きい。

【図面の簡単な説明】

第１図（ａＬ　（ｂ）は本発明の半導体集積回路を説明
するための断面図。 第２図（ａ）乃至（ｄ）は製造工程の実施例。 第３図乃至第７図は半導体集積回路の実施例Ｉ乃至■。 第８図（ａ）、　（ｂ）は製造工程の他の実施例。 第９図乃至第１３図は半導体集積回路の実施例■乃至Ｘ
。 第１４図は冷却効果のよい実装例■。 第１５図は冷却効果のよい実装例■。 第１６図は従来の半導体集積回路を説明するための断面
図 である。 図において。 ■は半導体基板。 １ａはＧａＡｓ基板。 ２はバッファ層・ ３は能動層。 ３ａはバッファ層兼チャネル。 ３ｂは電子供給層。 ３ｃはキャップ層。 ４は不活性領域。 ５はストッパ層。 ６は開口。 ７はマスク。 ８は素子形成領域。 ８ａは周辺部。 ８ｂは内部回路形成領域。 ８ｃは周辺回路形成領域。 ９は素子分離領域。 ｌＯは絶縁物。 １１はソース電極。 １２はドレイン電極。 １３はゲート電極。 １４は金属。 １５はパッケージ。 １６はバンブメタル。 １７はセラミック基板 （０，〕 （ｂ） ＄発明の牛叫住集積回蹟丘説明するための断面間第　１
　図 製塩工程の実於例 第　２図 ８索手形ハ領議 ｆ （θ） （ｂ） ギ導任集積ロ躇め実施例１ 第　３　閲 （α） （ｂ） 午叫体集積口箱の実施例■ （０−） に） ｔｉ−仏葉横回弱の実施例■ 第　５　図 半導体集積口ｉの実施例Ｔ 第６図 半導体集積回路の実施例■ 第　７図 製度工程のイ乞の実施例［ 第　２　図 （α） （ｂ） 牛４件集＃、口踏の実加ｒ＃ＩＩ’Ｍ 閉　ｑ　図 （α） （ｂ） 半ｋｓ８集積口昂の実力色例■ （Ｃ） 半導体集積回路の実施ブ列丁 第　１１図 斗傳伴集項回路の実施分目Ｘ 第１２図 半導体集積ＵｉＪ踵■欠施例Ｘ 第１３図 ン令ｉＤ初果のよい笑狭Ｉ）工 第４図 従来の牛奥佳集損回踏芝鋺明するだ訪の断面図第１６図

Claims (1)

1. 【特許請求の範囲】 〔１〕半導体基板（１）上にバッファ層（２）を介して
   積層した能動層（３）を有する半導体集積回路において
   、 少なくとも一部の該能動層（３）下の該半導体基板（１
   ）が除去されて、該バッファ層（２）と該半導体基板（
   １）の界面が消滅した構造を有することを特徴とする半
   導体集積回路。 〔２〕請求項１記載の構造を有し、かつ該半導体基板（
   １）の除去されて生じた面に不活性領域（４）を有する
   ことを特徴とする半導体集積回路。 〔３〕半導体基板（１）上にバッファ層（２）を形成す
   る工程と、 該バッファ層（２）に接するストッパ層（５）を形成す
   る工程と、 該バッファ層（２）上に集積回路の能動層（３）を形成
   する工程と、 少なくとも一部の該能動層（３）下の該半導体基板（１
   ）裏面に開口（６）を有するマスク（７）を形成する工
   程と、 該開口（６）から該半導体基板（１）或いは該半導体基
   板（１）と該バッファ層（２）を選択的にエッチングし
   て除去し、該ストッパ層（５）を露出する工程と を含むことを特徴とする半導体集積回路の製造方法。 〔４〕請求項３記載の工程に続いて、該開口（６）から
   イオンを注入し、該ストッパ層（５）を含む領域を不活
   性化する工程を含むことを特徴とする半導体集積回路の
   製造方法。