JPS63318778A - ヘテロ接合バイポ−ラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はへテロ接合バイポーラトランジスタおよびその
製造方法に関する。

〔従来の技術〕

近年、半導体装置の高集積化・高速化に向けて活発な研
究開発が進められている。特に、化合物半導体等のへテ
ロ接合を利用したへテロ接合バイポーラトランジスタ（
以下ＨＢＴと称す）は、ベースを高濃度にしてもエミッ
タ注入効率を高く保てるため、高利得で高速性能を有す
るデバイスとして、最近、注目されておシ、分子線エピ
タキシャル成長法や有機金属気相成長法、イオン注入技
術等の化合物半導体の薄膜多層プロセス技術の進展によ
って、その実現が可能となってきた。

ところで、パイボーラトランジ哀夕の高速・高周波特性
を表わす一つの指標には、最大発振周波数ｆｍａｘがあ
シ、これは次式で表わされる。

ここで、ｆｉは電流利得遮断周波数、ＲＩＢはペース抵
抗、ＣＢｃは能動領域のペース・コレクタ接合容量、Ｃ
ｂｃは外部ペース領域におけるペース・コレクタ寄生接
合容量である。

従って、（１）式から明らかなように１最大発振周波数
ｆ□８を高くしてＨＢＴの高−・高周波性能を向上する
ためには、ペース抵抗ｋＬＢやペース・コｖ　ｌ　ｆｉ
　！ｍ合容量Ｃ１００％特にペース・コレクタ寄生接合
容量Ｃｂｃを出来るだけ小さくすることが必要がある。

そこで、従来は、選択的に、高エネルギーで酸素イオン
や水素イオンなどを外部ベース領域を通して注入して、
ペース・コレクタ接合に半絶縁層を形成することによシ
、ペース・コレクタ寄生接合容量Ｃｂｃｋ低減していた
。

第４図は従来の）ＩＢＴの一例の断面図である。

この例は、半絶縁性基板ｌ上にｎｍＧａＡｓがら成るコ
レクタ層２′、ｐ型（Ｊ　ａ　Ａ　ｓから成るベース層
３′およびｎ型ｋｌＧａＡｓから成るエミツタ層４を順
次形成して設け、ベース層３Ｉのエミツタ層４直下の能
動領域以外の接続用の外部ペース領域の部分とその下の
コレクタ層ｌとの界面に、選択的に酸素イオンあるいは
水素イオンを注入して半絶縁層１ａを形成して設け、こ
れによってペース・コレクタ寄生接合容量Ｃｂｃの低減
をはかシ、更に、コレクタ、ペースおよびエミツタ層２
／　、　３／および４のそれぞれの所定の位置の上にコ
レクタ、ペースおよびエミッタ電極５Ｃ，５ｂおよび５
ｅｉ設けている。

〔発明が解決しようとする問題点〕

上述した従来のＨＢＴでは、外部ペース領域の部分でイ
オン注入によって形成した半絶縁層を介してベース層と
コレクタ層とが対向しているので、外部ペース・コレク
タ寄生容ｆ！ｋＣｂｃは高々３０〜４０−程度しか低減
できない。又、半絶縁層を形成するときの注入によって
、ペース電極５ｂ直下の外部ペース領域に結晶欠陥が生
じるが、この欠陥は熱処理金した後でも一部残シ、それ
がキャリヤのトラップとして働くことに、より、ペース
抵抗ＲＢが大幅に増大してしまう。

その結果、（１）式に示すように、従来のＨＢＴではＣ
ｂｃが若干低減されてもＲＢが大幅に増大するため、む
しろ最大発振周波数ｆｍ□が減少するという傾向に々シ
高速・高周波性能を飛躍的に向上することが難かしいと
いう欠点があった。

本発明の目的は、ペース抵抗を増大せずにペース・コレ
クタ寄生容量ＣｂＣを低減した高速・高周波性能が一段
と向上したベテロ接合バイポーラトランジスタおよびそ
の製造方法を提供することにある。

〔問題点を解決するための手段〕

本発明のへテロ接合バイポーラトランジスタは、半絶縁
性基板表面に選択的に形成した一専′成型の、コレクタ
層と、該コレクタ層および前記半絶縁性基板上にそれぞ
れ能動領域および接続用の引出し領域の部分を形成した
反対導電型のベース層と、該ベース層の前記能動領域の
よ玲に形成した一導電型のエミツタ層とを有して成る。

本発明のへテロ接合バイポーラトランジスタの製造方法
は、半絶縁性基板表面に選択的に一導電型のコレクタ層
を形成する工程、核コレクタ層および前記半絶縁性基板
上に反対導電型の第１不純物層と一導を型の第２不純物
層とを順次堆積する工程および前記第２および第１不純
物層をそれぞれ選択的に順次除去する工程を含み、前記
コレクタ層および前記半絶縁性基板の上にそれぞれ能動
領域および接続用の引出し領域の部分を配置した前記第
１不純物層からなるベース層と前記能動領域上に配置し
た前記第２不純物層からなるエミツタ層とを形成して成
る。

〔作用〕 本発明によれば、ベース層の外部ベース領域の部分を半
絶縁性基板の表面上に設けているので、ベース層とコレ
クタ層との対向面積が減少してぺ−ス・コレクタ寄生接
合容量を極めて小さくすることができる。

〔実施例〕

次に、本発明の釘施例について図面を参照して説明する
。

第１図は本発明の一実施例の断面図である。

この実施例は、Ｇ　ａ　Ａ　ｓからなる半絶縁性基板１
表面に選択的にｎ−ｕａＡｓからなる所定のパターンの
コレクタ層２を設け、コレクタ層２の能動領域の部分お
よび半絶縁性基板１上にｐ−ＧａＡｓからなるベース層
３を設け、コレクタ層２の能動領域真上にｎ−ＡＩ（ｊ
ａＡｓからなるエミツタ層４を設け、コレクタ、ベース
およびエミッタ層２．３および４上の所定の部分に、そ
れぞれコレクタ、ベースおよびエミッタ電極５ｃ、５ｂ
および５ｅを設けた構造をしている。

従って、この実施例では、ベース層３のベース電極５ｂ
直下の接続用の外部ベース領域の下にはコレクタ層２が
なく直接半絶縁性基板１上に設けられているので、ベー
ス層３とコレクタ層２との対向面積が非常に小さくなる
。。

第２図（ａ）〜（Ｃ）は本発明のＨＢＴの製造方法の第
１の実施例を説明するための半導体チップの断面図であ
る。

この実施例は、先ず、第２図（ａ）に示すように、Ｇ　
ａ　Ａ　ｓからなる半絶縁性基板１上ＫＳｉ０２あるい
は８ｉ３Ｎ４等の絶縁膜から成る所定パターンのマスク
層６を形成し、その後このマスク層６を用いて半絶縁性
基板１表面を０．５μｍ程度の深さにエツチングする。

次に、第２図（ｂ）に示すように、アトミック・し′　
イヤー・エピタキシ（単原子層成長）法により、半絶縁
性基板１の凹部にｎ−ＧａＡｓからなる厚さが０．５μ
ｍ程度の単原子層２ａを形成して埋め込む。

次に、第２図（Ｃ）に示すように、ｉスクＩ＠　６　ｋ
除去した後、ｐ−ＧａＡｓからなり厚さが０．１μｍ程
度の不純物層３ａおよびｎ−ＡｌＧａＡｓからなル厚さ
が０．２μｍ程度の不純物層４ａｔ−エピタキシャル成
長によシ順次形成する。

最後に、周知の方法により、不純物層４ａおよび３ａｔ
−所定のパターンにエツチングしてそれぞれエミツタ層
４およびベース層３を形成した後、単原子層２ａをコレ
クタ層２としてｎ　　ＧａＡｓに対しオーミック接触性
金属Ａｕｕｅ／Ｎｉからなるエミッタ電極５ｅおよびコ
レクタ電極５Ｃ並びにｐ−ＧａＡｓに対しオーミック接
触性金属ＡｕＺｎ／Ｎｉからなるベース電極５ｂｔ−形
成すれば、第１図に示すＨＢＴが得られる。　　　゛ 第３図（ａ）〜（Ｃ）は本発明の）ＩＢＴの製造方法の
第２の実施例を説明するための半導体チップの断面図で
ある。

この実施例は、まず、第３図（ａ）に示すように、Ｇａ
Ａｓから成る半絶縁性基板１上に５ｉＯｚあるいはＳｉ
３Ｎ４等の絶縁体から成る所定パターンのマスク層６を
形成する。

次に、第３図（ｂ）に示すように、このマスク層６を用
いて、半絶縁性基板１の露出面にＳｉイオン注入し、更
に熱処理によって活性化してイオン注入層２ｂを形成す
る。

次に、第３図（Ｃ）に示すように、マスク層６を除去し
た後半絶縁性基板ｌ上に厚さが０．１μｍ程度のｐ−Ｕ
ａＡｓからなる不純物層３ａおよび厚さが０、２μｍ程
度のｎ−ＡｌＧａＡｓからなる不純物層４ａをエピタキ
シャル成長によシ順次形成する。

最後に、不純物層４ａおよび３ａを所定のパターンに順
次エツチングして、それぞれエミツタ層４およびベース
層３を形成すると共にイオン注入層２ｂからなるコレク
タ層２およびエミツタ層４の所定の部分上１ｐｌ　ｎ−
ＧａＡｓに対しオーミック接触性金属Ａ　ｕ’Ｊ　ｅ　
／　Ｎ　ｔからなるコレクタ電極５Ｃおよびエミッタ電
極ｓｅｔ形成し、更に、ベース層３上の所定の位置にオ
ーミック接触性金属ＡｕＺｎ／Ｎｉからなるペース電極
５ｂを形成すれば、第１図に示す）ＩＢＴができる。

〔発明の効果〕

以上説明したように本発明によれば、ベース層の接続用
の外部領域の部分が、半絶縁性基板の表面に設けられる
ために、ベース層とコレクタ層との対向面積が非常に減
少してベース・コレクタ寄生接合容量Ｃｂｃが低減する
と共に従来の半絶縁層を形成するためのイオン注入によ
りて生じたペース抵抗ｉＬＢの増大を防止できるので、
最大発振周波数ｆ□８の非常に高い高速・高周波性能の
優れタヘテロ接合バイポーラトランジスタが実現できる
という効果がある。

【図面の簡単な説明】

第１図は本発明のへテロ接合バイボー２トランジスタの
一実施例の断面図、第２図および第３図（ａ）〜（Ｃ）
はそれぞれ本発明のへテロ接合バイポーラトランジスタ
の製造方法の第１および第２の実施例を説明するための
半導体チップの断面図、第４図は従来のへテロ接合バイ
ポーラトランジスタの一例の断面図である。 １・・・・・・半絶縁性基板、ｌａ・・・・・・半絶縁
層、２゜２Ｉ・・・・・・コレクタ層％２ａ・・・・・
・単原子層、２ｂ・・・・・・イオン注入層、３．３’
・・・・・・ペース層、３ａ・・・・・・不純物層、４
・・・・・・エミッタ層、４ａ・・・・・・不純物層、
卆４　図 第　２　図 （α）　　　　１ （ｂ）ｌ 第３　凹

Claims (2)

【特許請求の範囲】
1. （１）半絶縁性基板表面に選択的に形成した一導電型の
   コレクタ層と、該コレクタ層および前記半絶縁性基板上
   にそれぞれ能動領域および接続用の引出し領域の部分を
   形成した反対導電型のベース層と、該ベース層の前記能
   動領域の上に形成した一導電型のエミッタ層とを有する
   ヘテロ接合バイポーラトランジスタ。
2. （２）半絶縁性基板表面に選択的に一導電型のコレクタ
   層を形成する工程、該コレクタ層および前記半絶縁性基
   板上に反対導電型の第１不純物層と一導電型の第２不純
   物層とを順次堆積する工程および前記第２および第１不
   純物層をそれぞれ選択的に順次除去する工程を含み、前
   記コレクタ層および前記半絶縁性基板の上にそれぞれ能
   動領域および接続用の引出し領域の部分を配置した前記
   第１不純物層からなるベース層と前記能動領域上に配置
   した前記第２不純物層からなるエミッタ層とを形成する
   ことを特徴とするヘテロ接合バイポーラトランジスタの
   製造方法。