JPH03215959A - Ｉｃテストシステム - Google Patents
ＩｃテストシステムInfo
- Publication number
- JPH03215959A JPH03215959A JP2011552A JP1155290A JPH03215959A JP H03215959 A JPH03215959 A JP H03215959A JP 2011552 A JP2011552 A JP 2011552A JP 1155290 A JP1155290 A JP 1155290A JP H03215959 A JPH03215959 A JP H03215959A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- board
- failure
- trouble
- normal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000004092 self-diagnosis Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＩＣテストシステムに関し、特にその信頼性
及び可動時間の向上を図ったものに関するものである。
及び可動時間の向上を図ったものに関するものである。
：従来の技術］
第３図ないし第５図はそれぞれ、従来のＩＣテストシス
テムにおけるテスト処理状態，システム処理状態，故障
状態を示す図であり、１は故障発生、２は処理状態、３
は処理結果、４は故障箇所の発見の方法、５は単一故障
原因を表わし、６は複数故障原因の状態を表わし、７は
複数の故障箇所の一故障が他のボードに影響を与えてい
る状態を表わす。一般に、ＩＣテストシステムは、クロ
ックドライバ，コンパレータ，チャンネルカ一ド等は各
々１つのボードに構成されていることが多く、それらを
ＣＰＵからの指令により、または互いを信号線で結び、
機能するように構成されている。
テムにおけるテスト処理状態，システム処理状態，故障
状態を示す図であり、１は故障発生、２は処理状態、３
は処理結果、４は故障箇所の発見の方法、５は単一故障
原因を表わし、６は複数故障原因の状態を表わし、７は
複数の故障箇所の一故障が他のボードに影響を与えてい
る状態を表わす。一般に、ＩＣテストシステムは、クロ
ックドライバ，コンパレータ，チャンネルカ一ド等は各
々１つのボードに構成されていることが多く、それらを
ＣＰＵからの指令により、または互いを信号線で結び、
機能するように構成されている。
次に動作について説明する。
第３図のテスト処理状態において、故障発生１のために
テスタはその処理状態２において自己診断あるいは誤っ
た処理を行い、処理結果３においてテストストップある
いは誤、ったデータ結果を出力する、 第４図のうＩステム処理状Ｍ６こおいては ：＊ ｖｉ
Ｐ生１・Ｄ辷めＧコ′ラスタは故障発見の方法４・１
こ沿い７自己診断を行い、故障箇所を発見し、処理結果
，｛とじて修理を行なうことになる。
テスタはその処理状態２において自己診断あるいは誤っ
た処理を行い、処理結果３においてテストストップある
いは誤、ったデータ結果を出力する、 第４図のうＩステム処理状Ｍ６こおいては ：＊ ｖｉ
Ｐ生１・Ｄ辷めＧコ′ラスタは故障発見の方法４・１
こ沿い７自己診断を行い、故障箇所を発見し、処理結果
，｛とじて修理を行なうことになる。
第５図の故障状態の種類において、（ａ）は故障が単一
箇所の場合を表わし、（ｂ）は故障原因が複数の場合を
表わし、（Ｃ）は単一故障箇所が原因で他の箇所に影響
が出ている状態を表わす。
箇所の場合を表わし、（ｂ）は故障原因が複数の場合を
表わし、（Ｃ）は単一故障箇所が原因で他の箇所に影響
が出ている状態を表わす。
従来のＩＣテストシステムは以上のように構成されてお
り、故障の際に第４図に示したような処理を行っている
ために、故障時においては使用不可能になるという問題
点と、故障時の処置方法として、故障原因が単一の場合
（第５図（ａ））であれば、故障原因の発見と処置は安
易であるが、故障原因が複数の場合（第５図（ｂ））及
び一故障箇所が他のボードに影響を与えている状態（第
５図（Ｃ））では故障原因の発見が安易ではなく、この
場合もテスタの可動時間が低下するという問題点があっ
た。
り、故障の際に第４図に示したような処理を行っている
ために、故障時においては使用不可能になるという問題
点と、故障時の処置方法として、故障原因が単一の場合
（第５図（ａ））であれば、故障原因の発見と処置は安
易であるが、故障原因が複数の場合（第５図（ｂ））及
び一故障箇所が他のボードに影響を与えている状態（第
５図（Ｃ））では故障原因の発見が安易ではなく、この
場合もテスタの可動時間が低下するという問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、故障原因が複数の場合、または単一故障箇所
が複合的に他に故障を引き起こしているような場合にお
いても、故障原因の発見及びその処置が容易なＩＣテス
トシステムを得ることを目的とする。
たもので、故障原因が複数の場合、または単一故障箇所
が複合的に他に故障を引き起こしているような場合にお
いても、故障原因の発見及びその処置が容易なＩＣテス
トシステムを得ることを目的とする。
この発明に係るＩＣテストシステムは、テスト装置の信
号線間に切換手段を設け、その切り換え操作を端末上で
行なうようにしたものである。
号線間に切換手段を設け、その切り換え操作を端末上で
行なうようにしたものである。
この発明においては、信号線間に切換手段を設け、その
切り換え操作を端末上で行なうようにしたから、テスト
信号が自由に信号線間を移動でき、常に正常なテスト信
号を得ることができる。
切り換え操作を端末上で行なうようにしたから、テスト
信号が自由に信号線間を移動でき、常に正常なテスト信
号を得ることができる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例によるＩＣテストシステムの
構成及び動作を説明するための図であり、図において、
２１はＣＰＵ，２２は故障と思われるボード、２３は同
機能ボード、２４は切り換え手段である切り換えスイッ
チ、２５は信号ライン、２６は正常時の信号、２７．２
８は故障時の信号、２９．３０は出力端子である。
構成及び動作を説明するための図であり、図において、
２１はＣＰＵ，２２は故障と思われるボード、２３は同
機能ボード、２４は切り換え手段である切り換えスイッ
チ、２５は信号ライン、２６は正常時の信号、２７．２
８は故障時の信号、２９．３０は出力端子である。
次に動作について説明する。
システム内部において同機能のボードが複数ある場合、
故障と思われるボード２２と正常と思われるボード２３
との信号ラインを切り換えスイッチ２４にて切り換える
。これにより故障と思われるボードと正常のボードとを
交換した状態となる。
故障と思われるボード２２と正常と思われるボード２３
との信号ラインを切り換えスイッチ２４にて切り換える
。これにより故障と思われるボードと正常のボードとを
交換した状態となる。
よって、故障と思われるボード２２の出力が、正常な未
使用の同機能のボードの出力に切り換えられた状態とな
るとともに、正常時の信号２６を出力端子３０に出力す
る。また、正常な信号２６は一旦、故障と思われるボー
ド２２に入力し、その信号を出力端子３０へ出力し、先
に出力した信号２６と比較することで、自己診断を行な
い、このデータ比較により故障箇所を発見する。そして
、テストをすぐに再開する。なお、第１図では同機能ボ
ードを１つしか図示していないがこれは実際には複数個
あるものである。
使用の同機能のボードの出力に切り換えられた状態とな
るとともに、正常時の信号２６を出力端子３０に出力す
る。また、正常な信号２６は一旦、故障と思われるボー
ド２２に入力し、その信号を出力端子３０へ出力し、先
に出力した信号２６と比較することで、自己診断を行な
い、このデータ比較により故障箇所を発見する。そして
、テストをすぐに再開する。なお、第１図では同機能ボ
ードを１つしか図示していないがこれは実際には複数個
あるものである。
また第２図は本発明の他の実施例によるＩＣテストシス
テムの構成及び動作を説明するための図であり、この実
施例では同機能ボードは１つであり、また通常用いられ
るボードも１つの場合であり、図において、３１はＣＰ
Ｕ、３２は予備ボード、３３は故障と思われるボード、
３４は切り換えスイッチ、３５は信号ライン、３６は正
常時の信号、３７は故障時の信号、３８は出力端子であ
る。
テムの構成及び動作を説明するための図であり、この実
施例では同機能ボードは１つであり、また通常用いられ
るボードも１つの場合であり、図において、３１はＣＰ
Ｕ、３２は予備ボード、３３は故障と思われるボード、
３４は切り換えスイッチ、３５は信号ライン、３６は正
常時の信号、３７は故障時の信号、３８は出力端子であ
る。
この場合、システム内部に同様に機能する予備のボード
を内蔵し、通常は使用せず、故障発生の際、故障と思わ
れるボードと同機能の上記予備ボードとの信号ラインを
切り換える。このため、故障と思われるボードと予備ボ
ードとを交換した状態となる。よって、正常な予備ボー
ドは信号切り換え後、自己診断を再度行い、その結果よ
りボードの故障を発見する。また予備ボードを通常の状
態として使用することによりテストをすぐに再開する。
を内蔵し、通常は使用せず、故障発生の際、故障と思わ
れるボードと同機能の上記予備ボードとの信号ラインを
切り換える。このため、故障と思われるボードと予備ボ
ードとを交換した状態となる。よって、正常な予備ボー
ドは信号切り換え後、自己診断を再度行い、その結果よ
りボードの故障を発見する。また予備ボードを通常の状
態として使用することによりテストをすぐに再開する。
このように本実施例によれば、テスト装置の信号線２５
間に切換スイッチ２４を設け、その切り換え操作を端末
上で行うようにしたので、故障時においても、常に正常
な信号を得ることができ、直ちにテストを再開すること
ができる。また故障時に故障ボードと正常ボードを比較
することで、故障箇所を容易に発見でき、装置の信頼性
を向上させることができる。
間に切換スイッチ２４を設け、その切り換え操作を端末
上で行うようにしたので、故障時においても、常に正常
な信号を得ることができ、直ちにテストを再開すること
ができる。また故障時に故障ボードと正常ボードを比較
することで、故障箇所を容易に発見でき、装置の信頼性
を向上させることができる。
以上のように、この発明に係るＩＣテストシステムによ
れば、信号線間に切換スイッチを設け、切り換え操作を
端末上で行なうようにしたので、故障箇所の早期発見が
できる、また故障時でも直ちにテストを再開することが
でき、システムの可動時間を向上できるという効果があ
る。
れば、信号線間に切換スイッチを設け、切り換え操作を
端末上で行なうようにしたので、故障箇所の早期発見が
できる、また故障時でも直ちにテストを再開することが
でき、システムの可動時間を向上できるという効果があ
る。
第１図は本発明の一実施例によるＩＣテストシステムの
構成及び動作を説明するだめの図、第２図は本発明の他
の実施例におけるＩＣテストシステムの構成及び動作を
説明するための図。第３図ないし第５図はそれぞれ、従
来のＩＣテストシステムにおけるテスト処理状態，シス
テム処理状態，故障状態を示す図である。 図において、２１はＣＰＵ、２２は故障と思われるボー
ド、 ２３は正常な同機能ボード、 ２４ば 切り換えスイッチである。
構成及び動作を説明するだめの図、第２図は本発明の他
の実施例におけるＩＣテストシステムの構成及び動作を
説明するための図。第３図ないし第５図はそれぞれ、従
来のＩＣテストシステムにおけるテスト処理状態，シス
テム処理状態，故障状態を示す図である。 図において、２１はＣＰＵ、２２は故障と思われるボー
ド、 ２３は正常な同機能ボード、 ２４ば 切り換えスイッチである。
Claims (1)
- （１）複数個のボードから構成され、ＩＣの良、不良を
検査するのに用いられるＩＣテストシステムにおいて、 それぞれの信号線間に信号を切り換える切り換え手段を
設けたことを特徴としたＩＣテストシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011552A JPH03215959A (ja) | 1990-01-19 | 1990-01-19 | Ｉｃテストシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011552A JPH03215959A (ja) | 1990-01-19 | 1990-01-19 | Ｉｃテストシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03215959A true JPH03215959A (ja) | 1991-09-20 |
Family
ID=11781113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011552A Pending JPH03215959A (ja) | 1990-01-19 | 1990-01-19 | Ｉｃテストシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03215959A (ja) |
-
1990
- 1990-01-19 JP JP2011552A patent/JPH03215959A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926425A (en) | System for testing digital circuits | |
| JPS5930288B2 (ja) | クロツク信号監視方法 | |
| JPH03215959A (ja) | Ｉｃテストシステム | |
| JPH11353126A (ja) | ディスクアレイ接続システム及びその障害発生装置検出方法並びにその制御プログラムを記録した記録媒体 | |
| JP3156987B2 (ja) | バス故障診断方式 | |
| JPH07118831B2 (ja) | 制御方式 | |
| JP5573638B2 (ja) | 情報処理装置及びその作動方法 | |
| JPH04313084A (ja) | 半導体テストシステム | |
| JP2822738B2 (ja) | 半導体ｉｃの検査方法 | |
| JPH11338594A (ja) | 接触不良検出回路 | |
| KR100445795B1 (ko) | 반도체 칩 테스트 장치 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPS5914196A (ja) | マイクロコンピユ−タの試験装置 | |
| JPS6120448A (ja) | デ−タ伝送装置の試験方法 | |
| JPS5924352A (ja) | クロツク系障害修復処理方式 | |
| JPS62182846A (ja) | 電子計算機の自己診断方法 | |
| JPS58158565A (ja) | 論理回路の検査方法 | |
| JPS636471A (ja) | 論理集積回路 | |
| JPH03201450A (ja) | 半導体試験装置 | |
| JPH03106154A (ja) | バイト回路 | |
| JPH01170879A (ja) | 論理回路パッケージ | |
| JPH01274546A (ja) | 回線試験装置 | |
| JPH09304485A (ja) | ブリッジ検出方法及びブリッジ検出回路 | |
| JPH03127151A (ja) | テスト装置 | |
| JPH01127980A (ja) | 論理回路パッケージ |