JPH03214657A - モジュール素子 - Google Patents
モジュール素子Info
- Publication number
- JPH03214657A JPH03214657A JP2008216A JP821690A JPH03214657A JP H03214657 A JPH03214657 A JP H03214657A JP 2008216 A JP2008216 A JP 2008216A JP 821690 A JP821690 A JP 821690A JP H03214657 A JPH03214657 A JP H03214657A
- Authority
- JP
- Japan
- Prior art keywords
- arc
- module element
- transistor
- fuse
- container
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000008188 pellet Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 abstract description 3
- 230000002265 prevention Effects 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000009172 bursting Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 101100127891 Caenorhabditis elegans let-4 gene Proteins 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Inverter Devices (AREA)
- Fuses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業」二の利用分野）
本発明は電力用半渾体制御素子に係り、特に防爆特性を
改良したモジュール素子に関する。
改良したモジュール素子に関する。
（従来の技術）
電力用半導体制御素子は第３図に示すように、インバー
タブリッジ４のスイッチ素子６１〜６６としてバイポー
ラトランジスタ，ＭＯＳＦＥＴ，ＩＧＢ Ｔ （ Ｉｎ
ｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎ
ｓｉｓｔｏｒ）など各種のものが使用されている。
タブリッジ４のスイッチ素子６１〜６６としてバイポー
ラトランジスタ，ＭＯＳＦＥＴ，ＩＧＢ Ｔ （ Ｉｎ
ｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎ
ｓｉｓｔｏｒ）など各種のものが使用されている。
第３図は、交流電動機駆動用トランジスタインバータの
一般的な構成例である。
一般的な構成例である。
第３図において、直流電源１とフィルタ用コンデンサ２
から成る電源が高速ヒューズ３を介してトランジスタブ
リッジ４に供給され、その交流出力によって電動＠５が
駆動される。
から成る電源が高速ヒューズ３を介してトランジスタブ
リッジ４に供給され、その交流出力によって電動＠５が
駆動される。
トランジスタブリッジ４は、１〜ランジスタ６１，６２
， ６３， ６４， ６５． ６６から成る三和インバ
ータブリッジを構成している。
， ６３， ６４， ６５． ６６から成る三和インバ
ータブリッジを構成している。
現在これに使用されているトランジスタは主としてモジ
ュール形であり、主電極と冷却面は電気的に絶縁され、
主電極はボンディンクワイヤを介して１一ランジスタの
チップに接続されている。
ュール形であり、主電極と冷却面は電気的に絶縁され、
主電極はボンディンクワイヤを介して１一ランジスタの
チップに接続されている。
第４図はモジュール形１ヘランジスタの構造の一例を示
すもので、冷却フィンに放熱させる銅ベース８０の」二
に熱伝導性の良い絶縁セラミックス８］を接着し、その
上に鋼材８２， ８３． ８４が接着されて電極となり
、トランジスタペレット８５のコ１ノクタが銅材８２に
エミッタ端子を上側にして接着され、エミッタ端子はボ
ンディングワイヤ８７てエミッタ電極８９にボンディン
クされ、コレクタ側はボンティングワイヤ８６でコレク
タ電極８８に接続されている。
すもので、冷却フィンに放熱させる銅ベース８０の」二
に熱伝導性の良い絶縁セラミックス８］を接着し、その
上に鋼材８２， ８３． ８４が接着されて電極となり
、トランジスタペレット８５のコ１ノクタが銅材８２に
エミッタ端子を上側にして接着され、エミッタ端子はボ
ンディングワイヤ８７てエミッタ電極８９にボンディン
クされ、コレクタ側はボンティングワイヤ８６でコレク
タ電極８８に接続されている。
実際には、この他にベース信号端子も接続され、モジュ
ール外部には第５図に示すようにエミッタＥ，コレクタ
Ｃ，ベースＢの端子が引き出され、外壁は絶縁性のモー
ルド材でカバーされている。
ール外部には第５図に示すようにエミッタＥ，コレクタ
Ｃ，ベースＢの端子が引き出され、外壁は絶縁性のモー
ルド材でカバーされている。
第３図のようにブリッジ構成されたインバータ回路にお
いて、上下の１一ランジスタの一方がバンクすると直流
電源が短絡されて１〜ランジスタに過電流が流れ、図示
しない過電流保護回路がこれを検出しトランジスタをす
べてオフすることにより過電流保護をしている。しかし
、直流電圧が高い場合や制御回路の異常の場合は１一ラ
ンジスタの安全動作領域内で保護できず、他方のＩ一ラ
ンジスタもパンクし短絡電流が増大し、ボンディングワ
イヤが溶断してアークを出し、モジュール形トランジス
タの外壁が飛散して危険となるので、高速ヒューズ３に
よって故障電流を限流遮断している。
いて、上下の１一ランジスタの一方がバンクすると直流
電源が短絡されて１〜ランジスタに過電流が流れ、図示
しない過電流保護回路がこれを検出しトランジスタをす
べてオフすることにより過電流保護をしている。しかし
、直流電圧が高い場合や制御回路の異常の場合は１一ラ
ンジスタの安全動作領域内で保護できず、他方のＩ一ラ
ンジスタもパンクし短絡電流が増大し、ボンディングワ
イヤが溶断してアークを出し、モジュール形トランジス
タの外壁が飛散して危険となるので、高速ヒューズ３に
よって故障電流を限流遮断している。
インバータの容量が大きくなると、モジュール素子を多
数並列に使用する必要があり、この場合モジュール素子
の外壁の破裂を防ぐために、第６図に示すように各トラ
ンジスタモジュールのコレクタ側にそれぞれ高速ヒュー
ズを接続している。
数並列に使用する必要があり、この場合モジュール素子
の外壁の破裂を防ぐために、第６図に示すように各トラ
ンジスタモジュールのコレクタ側にそれぞれ高速ヒュー
ズを接続している。
これは第３図のような直流側の共通ヒュース３とすると
、並列接続したすべてのモジュール素子の保護に適合す
るヒューズが無いからである。
、並列接続したすべてのモジュール素子の保護に適合す
るヒューズが無いからである。
また第６図ではヒューズを各１〜ランジスタのコレクタ
側に挿入しているが、こればトランジスタのベース駆動
信号を各トランジスタのエミツタ側を共通な基準電位と
して印加しているのでエミツタ側の電位変動がないよう
にする必要かあるからである。
側に挿入しているが、こればトランジスタのベース駆動
信号を各トランジスタのエミツタ側を共通な基準電位と
して印加しているのでエミツタ側の電位変動がないよう
にする必要かあるからである。
第６図はトランジスタブリッジの１相分を示したもので
、複数の１−ランジスタ６１−１〜６１−ｎの各エミッ
タおよびベースをそれぞれ並列に接続すると共にそれぞ
れの１・ランジスタに高速ヒューズ３１−１〜３１−ｎ
を挿入している。
、複数の１−ランジスタ６１−１〜６１−ｎの各エミッ
タおよびベースをそれぞれ並列に接続すると共にそれぞ
れの１・ランジスタに高速ヒューズ３１−１〜３１−ｎ
を挿入している。
また同じように１−ランジスタ６２−１〜６２−ｎの各
ベースおよびエミッタをそれぞれ並列に接続す＝３− ると共に、それぞれの１−ランジスタに高速ヒューズ３
２−１〜３２−ｎを挿入している。
ベースおよびエミッタをそれぞれ並列に接続す＝３− ると共に、それぞれの１−ランジスタに高速ヒューズ３
２−１〜３２−ｎを挿入している。
さらにコンデンサ８を直流母線のサージを吸収ずるため
に出来るだけ素子の近くに配置している。
に出来るだけ素子の近くに配置している。
（発明が解決しようとする課題）
しかしながら、第６図に示すように各１・ランジスタの
コレクタ側にヒューズを接続すると、そのための配線長
が長くなってインダクタンスＬがｄｊ 増加し、ターンオフ時のサージ電圧（Ｌ＝）が高くなっ
て素子の信頼性を低下させるという問題がある。
コレクタ側にヒューズを接続すると、そのための配線長
が長くなってインダクタンスＬがｄｊ 増加し、ターンオフ時のサージ電圧（Ｌ＝）が高くなっ
て素子の信頼性を低下させるという問題がある。
特に最近開発されているＩＧＢＴやＭＣＴ（ＭＯＳ
Ｃｏｎｔｒｏｌｌｅｄ Ｔｈｙｒｊｓｔｏｒ）などは、
スイッチング速度がバイポーラトランジスタの数倍高速
であるためにｄｉ／ｄｔも数倍（５〜６倍）高くなり、
その分だけサージ電圧が上昇して従来の回路方式は使用
できない。
Ｃｏｎｔｒｏｌｌｅｄ Ｔｈｙｒｊｓｔｏｒ）などは、
スイッチング速度がバイポーラトランジスタの数倍高速
であるためにｄｉ／ｄｔも数倍（５〜６倍）高くなり、
その分だけサージ電圧が上昇して従来の回路方式は使用
できない。
このため第７図に示すようなサージ電圧の吸収回路が用
いられてきている。
いられてきている。
すなわち、配線インダクタンスＬａ， Ｌｂ， Ｌｅｔ
−４ ＬｄがそれぞれのＩ Ｇ Ｂ Ｔ７１． ７２の主回路
に存在するとき、コンデンサ９とダイオード１０によっ
てＩ Ｇ Ｂ Ｔ７１のコレクタ・エミツタ間のサージ
エネルギーをクランプし、抵抗１６を介してコンデンサ
２に放電し、またＩ Ｇ Ｂ Ｔ ７２に刻してもダイ
オード１１、コンデンサ］２によってサージエネルギー
をクランプし抵抗１５を介してコンデンサ２に放電する
。
−４ ＬｄがそれぞれのＩ Ｇ Ｂ Ｔ７１． ７２の主回路
に存在するとき、コンデンサ９とダイオード１０によっ
てＩ Ｇ Ｂ Ｔ７１のコレクタ・エミツタ間のサージ
エネルギーをクランプし、抵抗１６を介してコンデンサ
２に放電し、またＩ Ｇ Ｂ Ｔ ７２に刻してもダイ
オード１１、コンデンサ］２によってサージエネルギー
をクランプし抵抗１５を介してコンデンサ２に放電する
。
しかし、この回路は、使用部品が多くなって複雑になる
こと、各素子ごとにサージクランプ回路を設ける必要が
あること、抵抗１５． １６にエネルギーの損失が発生
し効率が低下することなどの欠点がある。
こと、各素子ごとにサージクランプ回路を設ける必要が
あること、抵抗１５． １６にエネルギーの損失が発生
し効率が低下することなどの欠点がある。
本発明は高速ヒューズを挿入することによるインダクタ
ンスの増加を抑制するため、高速ヒューズを省略し、高
速ヒューズによる事故電流の遮断はモジュール素子のボ
ンデインクワイヤの溶断を利用することにより、経済的
でサージ電圧の発生の少ないトランジスタブリッジ用の
モジュール素子を提供することを目的としている。
ンスの増加を抑制するため、高速ヒューズを省略し、高
速ヒューズによる事故電流の遮断はモジュール素子のボ
ンデインクワイヤの溶断を利用することにより、経済的
でサージ電圧の発生の少ないトランジスタブリッジ用の
モジュール素子を提供することを目的としている。
（発明を解決するための手段）
本発明は、密封された容器内に収容された半導体ベレッ
トと、該容器外に導出される電極端子を備えた電力用半
導体制御素子において、該半導体ペレットと該電極端子
間をワイヤーボンディングにより接続すると共に、該容
器を補強してその中に消弧剤を充填しモジュール素子を
構成する。
トと、該容器外に導出される電極端子を備えた電力用半
導体制御素子において、該半導体ペレットと該電極端子
間をワイヤーボンディングにより接続すると共に、該容
器を補強してその中に消弧剤を充填しモジュール素子を
構成する。
（作用）
モジュール素子に過電流が流れたとき、ボンディングワ
イヤの接続部が溶断しアークを出すが消弧剤により冷却
されてアークが消滅し事故電流がしゃ断される。また、
モジュール素子の破裂が防げるので破裂防止用の高速ヒ
ューズが省略でき、インバータブリッジの高速ヒューズ
配線によるインダクタンス分が減少しサージ電圧が著し
く低下する。
イヤの接続部が溶断しアークを出すが消弧剤により冷却
されてアークが消滅し事故電流がしゃ断される。また、
モジュール素子の破裂が防げるので破裂防止用の高速ヒ
ューズが省略でき、インバータブリッジの高速ヒューズ
配線によるインダクタンス分が減少しサージ電圧が著し
く低下する。
（実施例）
第１図に本発明によるモジュール素子の実施例を示す。
第１図はモジュール素子の構成図で、第４図と重複する
部分には同一番号を付し説明を一部省略する。
部分には同一番号を付し説明を一部省略する。
１一ランジスタペレット８５のコレクタＣは銅＋１８２
に接着され、銅材８２からボンテインクワイヤ８６によ
りコレクタ電極８８にボンデイングし、コレクタ端子９
２として出力する。トランジスタペレット８５のエミッ
タＥからボンディングワイヤ８７により、エミッタ電極
８９に接続され、エミツタ端子９３として出力する。
に接着され、銅材８２からボンテインクワイヤ８６によ
りコレクタ電極８８にボンデイングし、コレクタ端子９
２として出力する。トランジスタペレット８５のエミッ
タＥからボンディングワイヤ８７により、エミッタ電極
８９に接続され、エミツタ端子９３として出力する。
トランジスタペレット８５０ベースＢ（またはゲー１−
）はボンデインクワイヤ９１によりゲート電極９０に接
続しゲート端子９４として出力される。
）はボンデインクワイヤ９１によりゲート電極９０に接
続しゲート端子９４として出力される。
モジュール素子は側面カバー９５と上面カハー９６で成
るケースにより覆われ、内部にば消弧剤９７が充填され
ている。
るケースにより覆われ、内部にば消弧剤９７が充填され
ている。
ボンディング部Ａ点は銅材８２に接続してあるので冷却
効果が良いが、ボンデインク部Ｂ点は１〜ランジスタペ
レット８５のエミッタＥ部に接続されているので冷却効
果が悪く、トランジスタ部が劣化したり、過大損失が発
生すると必ずＢ点付近でｉ容ー７ 断が発生ずる。Ｂ点で溶断が発生しアークが出たとき周
囲の消弧剤９７により、アークが消弧され、事故電流が
しゃ断される。この時内部のガス圧が上昇するのでケー
スが破裂しないように補強されている。
効果が良いが、ボンデインク部Ｂ点は１〜ランジスタペ
レット８５のエミッタＥ部に接続されているので冷却効
果が悪く、トランジスタ部が劣化したり、過大損失が発
生すると必ずＢ点付近でｉ容ー７ 断が発生ずる。Ｂ点で溶断が発生しアークが出たとき周
囲の消弧剤９７により、アークが消弧され、事故電流が
しゃ断される。この時内部のガス圧が上昇するのでケー
スが破裂しないように補強されている。
第２図にモジュール素子のケースの補強例を示す。通常
のケースでは、ガス圧のために側面カバーが膨らみ破裂
することもあるので第２図に示すように、側面カバー９
５に部分的に凸部ｄを設け補強すると同時に、上下部に
もｅ，ｆに示す突起を設けて上、下のケースにはめ込み
、側面カバーの膨れを防止する。
のケースでは、ガス圧のために側面カバーが膨らみ破裂
することもあるので第２図に示すように、側面カバー９
５に部分的に凸部ｄを設け補強すると同時に、上下部に
もｅ，ｆに示す突起を設けて上、下のケースにはめ込み
、側面カバーの膨れを防止する。
また、側面カバーの破裂による飛散を防ぐため、ゴム製
のカバー９８で周囲を保護するこども併用できる。
のカバー９８で周囲を保護するこども併用できる。
さらに、側面カバーの強度を増すため繊維（ガラス繊維
等）の混入キＡを用いることもできる。
等）の混入キＡを用いることもできる。
以上説明したように本発明によれるば、モジュール素子
の中央に位置するトランジスタ・エミ−８− ッタのボンディンク部が最初に溶断することを利用して
、この周囲に充填した消弧剤によりアークを消弧して事
故電流をしゃ断し、この過程で発生するガス圧による破
裂を、ケースを補強することにより防止することができ
る。これにより、従来使用していた高速ヒューズを省略
することができ、経済的で小形のインバータブリッジを
構成することができる。また、ヒューズ配線に伴うイン
ダクタンス分が減少するのでスイッチング時のサージ電
圧（エネルギー）が減少し、サージ吸収回路の省略また
は小形化が可能となり高効率になると同時にサージ電圧
減少によりスイッチング素子の安全動作領域に対してマ
ージンが増加し、信頼性の高いインバータブリッジが構
成できるモジュール素子を提供することができる。
の中央に位置するトランジスタ・エミ−８− ッタのボンディンク部が最初に溶断することを利用して
、この周囲に充填した消弧剤によりアークを消弧して事
故電流をしゃ断し、この過程で発生するガス圧による破
裂を、ケースを補強することにより防止することができ
る。これにより、従来使用していた高速ヒューズを省略
することができ、経済的で小形のインバータブリッジを
構成することができる。また、ヒューズ配線に伴うイン
ダクタンス分が減少するのでスイッチング時のサージ電
圧（エネルギー）が減少し、サージ吸収回路の省略また
は小形化が可能となり高効率になると同時にサージ電圧
減少によりスイッチング素子の安全動作領域に対してマ
ージンが増加し、信頼性の高いインバータブリッジが構
成できるモジュール素子を提供することができる。
第１図は本発明の実施例図、第２図は本発明の部分実施
例図、第３図，第６図，第７図は従来のモジュール素子
を用いたインバータブリッジの構成図、第４図，第５図
は一般的なモジュール素子の構成図、第８図は本発明に
よるモジュール素子を用いたインバータブリッジの一実
施例図である。 １・・・直流電源 ２，８．１２・・・コンデンサ
３，３１．３２・・・ヒューズ ４・・トランジスタブリッジ ５・・・電動機１５・・
・抵抗 ７１． ７２・・・本発明によるモジュール素子８０・
・・銅ベース ８１・・・絶縁セラミックス８２
． ８３， ８４， ８８． ８９・・銅材８６， ８
７． ９１・・・ボンディングワイヤ９５． ９６・・
・カバー ９７・・・消弧剤９２， ９３． ９４
・・端子
例図、第３図，第６図，第７図は従来のモジュール素子
を用いたインバータブリッジの構成図、第４図，第５図
は一般的なモジュール素子の構成図、第８図は本発明に
よるモジュール素子を用いたインバータブリッジの一実
施例図である。 １・・・直流電源 ２，８．１２・・・コンデンサ
３，３１．３２・・・ヒューズ ４・・トランジスタブリッジ ５・・・電動機１５・・
・抵抗 ７１． ７２・・・本発明によるモジュール素子８０・
・・銅ベース ８１・・・絶縁セラミックス８２
． ８３， ８４， ８８． ８９・・銅材８６， ８
７． ９１・・・ボンディングワイヤ９５． ９６・・
・カバー ９７・・・消弧剤９２， ９３． ９４
・・端子
Claims (1)
- 密封された容器内に収容された半導体ペレットと、該容
器外に導出される電極端子を備えた電力用半導体制御素
子において、該半導体ペレットと該電極端子間をワイヤ
ーボンディングにより接続すると共に、該容器内に消弧
剤を充填したことを特徴とするモジュール素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008216A JP2677697B2 (ja) | 1990-01-19 | 1990-01-19 | モジュール素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008216A JP2677697B2 (ja) | 1990-01-19 | 1990-01-19 | モジュール素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03214657A true JPH03214657A (ja) | 1991-09-19 |
| JP2677697B2 JP2677697B2 (ja) | 1997-11-17 |
Family
ID=11687028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008216A Expired - Lifetime JP2677697B2 (ja) | 1990-01-19 | 1990-01-19 | モジュール素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677697B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000183282A (ja) * | 1998-12-21 | 2000-06-30 | Toshiba Corp | 半導体装置及び半導体モジュール |
| DE10200372A1 (de) * | 2002-01-08 | 2003-07-24 | Siemens Ag | Leistungshalbleitermodul |
| DE102005046063B3 (de) * | 2005-09-27 | 2007-03-15 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit Überstromschutzeinrichtung |
| EP1768182A2 (de) * | 2005-09-27 | 2007-03-28 | Semikron Elektronik GmbH & Co. KG Patentabteilung | Leistungshalbleitermodul mit Überstromschutzeinrichtung |
| JP2013143910A (ja) * | 2012-01-06 | 2013-07-22 | General Electric Co <Ge> | 適応型電力変換システム |
-
1990
- 1990-01-19 JP JP2008216A patent/JP2677697B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000183282A (ja) * | 1998-12-21 | 2000-06-30 | Toshiba Corp | 半導体装置及び半導体モジュール |
| DE10200372A1 (de) * | 2002-01-08 | 2003-07-24 | Siemens Ag | Leistungshalbleitermodul |
| DE102005046063B3 (de) * | 2005-09-27 | 2007-03-15 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit Überstromschutzeinrichtung |
| EP1768182A2 (de) * | 2005-09-27 | 2007-03-28 | Semikron Elektronik GmbH & Co. KG Patentabteilung | Leistungshalbleitermodul mit Überstromschutzeinrichtung |
| EP1768182A3 (de) * | 2005-09-27 | 2009-09-16 | Semikron Elektronik GmbH & Co. KG Patentabteilung | Leistungshalbleitermodul mit Überstromschutzeinrichtung |
| US8264071B2 (en) | 2005-09-27 | 2012-09-11 | Semikron Elektronik Gmbh & Co. Kg | Power semiconductor module with overcurrent protective device |
| JP2013143910A (ja) * | 2012-01-06 | 2013-07-22 | General Electric Co <Ge> | 適応型電力変換システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2677697B2 (ja) | 1997-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757599A (en) | Protection arrangement for a switching device | |
| JP6824422B2 (ja) | 電力変換装置 | |
| JP6815524B2 (ja) | 電力変換装置 | |
| JP2008235502A (ja) | 樹脂封止型半導体装置 | |
| US20090161277A1 (en) | Method and device for preventing damage to a semiconductor switch circuit during a failure | |
| JP6061029B2 (ja) | 電力変換装置 | |
| US6147396A (en) | Power semiconductor module | |
| US6100745A (en) | Combination positive temperature coefficient resistor and metal-oxide semiconductor field-effect transistor devices | |
| JP3292614B2 (ja) | パワーモジュール素子 | |
| JPH03214657A (ja) | モジュール素子 | |
| JP6461264B1 (ja) | 電力変換装置 | |
| JPH0354844B2 (ja) | ||
| CN209993563U (zh) | 一种高压熔断装置 | |
| JP6479115B1 (ja) | 電力変換装置 | |
| KR920001401B1 (ko) | 반도체 장치 | |
| KR102612691B1 (ko) | 열 차단을 구비한 과도 전압 억제 장치 | |
| JP6869309B2 (ja) | 電力変換装置および電力変換装置一体型回転電機 | |
| JP2018182220A (ja) | 電力変換装置 | |
| JPH1012806A (ja) | 半導体装置 | |
| US20170338193A1 (en) | Power semiconductor module with short-circuit failure mode | |
| JP2005123516A (ja) | ヒューズ機能付きコンデンサモジュール | |
| WO2018193581A1 (ja) | 電力変換装置 | |
| JPH0378432A (ja) | トランジスタブリッジの保護回路 | |
| JP2807297B2 (ja) | 半導体スイッチ素子のブリッジ回路 | |
| JP3991581B2 (ja) | Ｓｓｒ |