JPH03210617A - コンピュータ用リアルタイム省電力方法及び装置 - Google Patents
コンピュータ用リアルタイム省電力方法及び装置Info
- Publication number
- JPH03210617A JPH03210617A JP2293478A JP29347890A JPH03210617A JP H03210617 A JPH03210617 A JP H03210617A JP 2293478 A JP2293478 A JP 2293478A JP 29347890 A JP29347890 A JP 29347890A JP H03210617 A JPH03210617 A JP H03210617A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- clock
- interrupt
- power saving
- sleep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000000694 effects Effects 0.000 claims abstract description 76
- 230000007958 sleep Effects 0.000 claims abstract description 54
- 238000012545 processing Methods 0.000 claims description 11
- 208000011726 slow pulse Diseases 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 241000238876 Acari Species 0.000 description 9
- 239000013256 coordination polymer Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000006266 hibernation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008447 perception Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 241000473391 Archosargus rhomboidalis Species 0.000 description 1
- 101000955355 Homo sapiens Xylosyltransferase 1 Proteins 0.000 description 1
- 241000862969 Stella Species 0.000 description 1
- 102100038983 Xylosyltransferase 1 Human genes 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000008262 pumice Substances 0.000 description 1
- WQGWDDDVZFFDIG-UHFFFAOYSA-N pyrogallol Chemical compound OC1=CC=CC(O)=C1O WQGWDDDVZFFDIG-UHFFFAOYSA-N 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 235000012976 tarts Nutrition 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/206—Cooling means comprising thermal management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はリアルタイムコンビ１−タ省電力に関し、より
詳細にはポータブルコンピュータのＣＰＵ内でリアルタ
イムアクティビティレベルに基いて中央処理ユニット（
ＣＰＵ）クロック時間を短縮する装置及び方法に関する
。 ［従来の技ｌｉ］ パーソナルコンピュータの開発段階において、す搬型」
ンビュータは非常にボビ１ラーになった。 このようなポータブルコンピュータは大きな電力を使用
しており、実際には小型デスクトップパーソナルコンピ
ュータを意味している。ポータブルコンピュータはデス
クトップパーソナルコンピュータよりも小型軽量であり
、ユーザはデスクトップコンピュータで使用できるのと
同じソフトウェアを使用することができる。 第一世代の６ポータブル″コンビｌ−夕は壁付の交流電
源からしか作動させることができなかった。パーソナル
コンビ１−夕の開発が続けられて、バッテリ給電コンビ
１−夕が設計されるようになった。さらに、新しいデイ
スプレィ技術、ディスク記憶容酷の向上、及び素子の軽
量化により真にポータプルなコンピュータが可能となっ
た。 しかしながら、開発されたソフトウェアは、限定された
艶の電力を短時間しか利用することができないバッテリ
給電ポータプルコンビ１−タであることを考慮ぜずに、
コンピュータのあらゆるフィーナユアを有するディスク
トップパーソナルコンピュータでランするように設計さ
れていた。これらのポータプルコンビ１−タの電力使用
を節減するための特別な配慮はソフトウェア、オペレー
ティングシステム（ＭＳ−１）Ｏ８）、ベーシック入出
カシステム（ＢｉＯ２）、もしくは第３バーデイアプリ
ケ−シコンソフトウェアによってなされてはいなかった
。 より機能的なソフトウェアパッケージが開発されるにつ
れて、ｆスクトッグ」ノビ１−夕のユーザは計］惇速度
の早いＣＰＵ、メモリの増大、及び高速＾性能ディスク
ドライブの尋人により高性能化するようになった。 残念ながら、ポータプルコンビ１−夕は依然として交流
電力もしくは重い大型バッテリでしかランできなかった
。デスクトップコンピュータの性能条件及び新しいソフ
トウェアと歩調を合せるために、＾価な要素が使用され
、電力条件については重きが置かれなかった。それでも
、重いバッテリはあまり長くランしなかった。これは、
サード・パーティ・ソフトウェアから予期される性能を
得るのに、ポータプルコンビ１−タのユーザは交流作動
を行うかもしくは極めて短時間のバッテリ作動を行うし
かないことを意味した。 ポータブルコンピュータの設計者は電力消費を低減する
ために性能を８０８８−および８０８６−型プロセッサ
へステップダウンさせるようになった。支援回路及びＣ
ＰＵはランするための電力が少いため、軽石バッテリを
使用することができた。残念ながら、旧来の低速８０８
８／８０８６ＣＰＵには存在しない、８０２８６型命令
を要する新しいソフトウェアはランできなかった。 バッテリ動作時間の長い、小型軽量の省電カポ−タプル
コンビ１−夕を設計するために、ユーザがコンピュータ
を使用しない聞ポータブルコンピュータの電力消費を低
減させようとしたボータブルコンピュータの設計者もい
た。例えば、所定の休止期間後にディスクドライブの速
度を低下させるかもしくは停止させることにより電力使
用鮎が低減され、ディスクドライブが使用されていない
場合にはディスクドライブはターンオフされるかもしく
は単にスタンバイモードとされる。ユーザがディスクを
使用する準備ができると、オペレータはディスクドライ
ブがスピンアップされるまで持たなければならず、コン
ピュータシステムが再び完全に機能する準備がととのっ
てからオペレータは動作を進めることができる。 他のポータブルコンピュータの設計者はキーボードが使
用されない場合にコンピュータディスプレイをターンオ
フすることにより°電力を節減している。しかしながら
、正規の動作中はコンピュータは全電力を使用する。１
４
詳細にはポータブルコンピュータのＣＰＵ内でリアルタ
イムアクティビティレベルに基いて中央処理ユニット（
ＣＰＵ）クロック時間を短縮する装置及び方法に関する
。 ［従来の技ｌｉ］ パーソナルコンピュータの開発段階において、す搬型」
ンビュータは非常にボビ１ラーになった。 このようなポータブルコンピュータは大きな電力を使用
しており、実際には小型デスクトップパーソナルコンピ
ュータを意味している。ポータブルコンピュータはデス
クトップパーソナルコンピュータよりも小型軽量であり
、ユーザはデスクトップコンピュータで使用できるのと
同じソフトウェアを使用することができる。 第一世代の６ポータブル″コンビｌ−夕は壁付の交流電
源からしか作動させることができなかった。パーソナル
コンビ１−夕の開発が続けられて、バッテリ給電コンビ
１−夕が設計されるようになった。さらに、新しいデイ
スプレィ技術、ディスク記憶容酷の向上、及び素子の軽
量化により真にポータプルなコンピュータが可能となっ
た。 しかしながら、開発されたソフトウェアは、限定された
艶の電力を短時間しか利用することができないバッテリ
給電ポータプルコンビ１−タであることを考慮ぜずに、
コンピュータのあらゆるフィーナユアを有するディスク
トップパーソナルコンピュータでランするように設計さ
れていた。これらのポータプルコンビ１−タの電力使用
を節減するための特別な配慮はソフトウェア、オペレー
ティングシステム（ＭＳ−１）Ｏ８）、ベーシック入出
カシステム（ＢｉＯ２）、もしくは第３バーデイアプリ
ケ−シコンソフトウェアによってなされてはいなかった
。 より機能的なソフトウェアパッケージが開発されるにつ
れて、ｆスクトッグ」ノビ１−夕のユーザは計］惇速度
の早いＣＰＵ、メモリの増大、及び高速＾性能ディスク
ドライブの尋人により高性能化するようになった。 残念ながら、ポータプルコンビ１−夕は依然として交流
電力もしくは重い大型バッテリでしかランできなかった
。デスクトップコンピュータの性能条件及び新しいソフ
トウェアと歩調を合せるために、＾価な要素が使用され
、電力条件については重きが置かれなかった。それでも
、重いバッテリはあまり長くランしなかった。これは、
サード・パーティ・ソフトウェアから予期される性能を
得るのに、ポータプルコンビ１−タのユーザは交流作動
を行うかもしくは極めて短時間のバッテリ作動を行うし
かないことを意味した。 ポータブルコンピュータの設計者は電力消費を低減する
ために性能を８０８８−および８０８６−型プロセッサ
へステップダウンさせるようになった。支援回路及びＣ
ＰＵはランするための電力が少いため、軽石バッテリを
使用することができた。残念ながら、旧来の低速８０８
８／８０８６ＣＰＵには存在しない、８０２８６型命令
を要する新しいソフトウェアはランできなかった。 バッテリ動作時間の長い、小型軽量の省電カポ−タプル
コンビ１−夕を設計するために、ユーザがコンピュータ
を使用しない聞ポータブルコンピュータの電力消費を低
減させようとしたボータブルコンピュータの設計者もい
た。例えば、所定の休止期間後にディスクドライブの速
度を低下させるかもしくは停止させることにより電力使
用鮎が低減され、ディスクドライブが使用されていない
場合にはディスクドライブはターンオフされるかもしく
は単にスタンバイモードとされる。ユーザがディスクを
使用する準備ができると、オペレータはディスクドライ
ブがスピンアップされるまで持たなければならず、コン
ピュータシステムが再び完全に機能する準備がととのっ
てからオペレータは動作を進めることができる。 他のポータブルコンピュータの設計者はキーボードが使
用されない場合にコンピュータディスプレイをターンオ
フすることにより°電力を節減している。しかしながら
、正規の動作中はコンピュータは全電力を使用する。１
４
【わノ５、この方法による省電力はユーザがシス７ム
の要素を使用していない場合だけしか行われない。しか
しながら、ユザは使用しない場合にコンビ１−夕をター
ンオフする可能性は非常に高い。 それにもかかわらず、オペレータが有意ワークにコンピ
ュータを使用している間に実質的に省電力を行う必要が
ある。オペレータがコンピュータを使用する場合、全て
の要素の完全作動が必要とされる。しかしながら、オペ
レータがコンビ１−タを使用していない期間中、コンビ
１−タをターンオフもしくはスローダウンさせて電力消
費を節減することができる。動作が必要とされるまでユ
ーザの９−クを中衛させたり、サート・パーティのソフ
トウェアを無効にしたり、オペレーティングシステムを
ｎ１させることなく、性能を維持してコンピュータをス
ローダウンさせたりターンオフする時を決定することが
Φ要である。 さらに、前記したようにユーザはディスクがスピンアッ
プするのを持つことができるが、アプリケーションソフ
トウェアパッケージはＣＰＵが゛スピンアップ“して準
備完ｒするのを持つことができない。アプリケーション
プロダラムが計棹を必要とする時に、ＣＰＵは準備完了
していなければならない。完全作動への切り変えはアプ
リケーションプログラムに影響を及ぼすことなく迅速に
完了しなければならない。この即時遷移は現在活動中の
アプリケーションだけでなくユーザに対してもトランス
ペアレントでなければならない。 Ｒ延１れば、一般的にコンピュータが所要プログラムを
正確に実行することができなくなるだけでなく、応答時
間及びソフトウェア互換性に関するユーヂの動作上の問
題が生じる。 ポータブルコンピュータを省電力化するための他の試み
として、動作の゛遮断″もしくは“スタンバイモード″
を行うことがある。ここでも問題となるのは、この期間
中にオペレータはコンビ１−夕を使用できないことであ
る。オペレータはやはりユニットの７＠源スイツチをタ
ーンオフして電力を節減覆る。この種の省電力ではポー
タブルコンピュータは、オペレータが電源スィッチをタ
ーンオフ覆るのを忘れたりプ［１グラム化された時間長
だけコンビ１−夕から離れる場合に゛遮断“されて電力
が節減されるにすぎない。単に電源スィッチをオン／オ
フすることと較べた場合のこの種の省電力の利点は、遥
かに迅速に完全作動へ戻ることである。しかしながら、
この省電力法でもコンピュータがオンとされてデータ処
理を行っている間は、オペレーティングシステム、８１
０８゜やコンビ１−タが現在ランしている任意の第３パ
ーテイアプリケーシヨン１０グラムを妨害することのな
いリアルタイム、インテリジェント省電力とはならない
。 ユーザがキーボードを打鍵していない時にＣＰＵへのク
ロックをターンオフするかもしくはキースト０−りが生
じた時に需要に対してコンビ１−タをつＩ−クアツプさ
せる回路を設けることにより、このニーズに応えるいく
つかの試みがＶＬＳＩのベンダーにより行われた。これ
らの方法により電力は低減されるが、この期間中コンピ
ュータは死んでいる（使用不能である）。システムクロ
ックの更新、通信、プリントスプーリング等の背景動作
を実施することができない。既存のポータブルコンピュ
ータのいくつかはこれらの回路を使用している。プログ
ラムされた非活動期ｌの後、コンピュータは自動的にタ
ーンオフされる。 オペレータは再びマシンをターンオンしなければならな
いが、オペレーティングシステムやアプリケーションブ
Ｏグラムをリブートする必要はない。 この回路の利点は、既存の゛遮断″動作と同様に、コン
ピュータを再始動することなく迅速に完全動作へ戻るこ
とである。しかしながら、この方法ではユーザがマシン
から離れる場合しか電力消費は低減されず、バッテリの
動作寿命は実際には延長されない。 関連技術に付随Ｊる前２問題魚にかんがみて、リアルタ
イム性能を劣化させることなく、−１−ザに対してトラ
ンスペアレントな、］］ヒビ１−タシステのリアルタイ
ム省電力装置及び方法を提供することが本発明の目的で
ある。 コンピュータシステム内の７クテイごデイレベルを予測
しこの予測を使用して自動省電力化を行う装置及び方法
を提供することが本発明のもう一つの目的である。 ユーザが自動アクティビティレベル予測を修正すること
ができ且つ修正された予測を使用して自動省電力化を行
う装置及び方法を提供することが本発明のさらにもう一
つの目的である。 りＯツク速度のリアルタイム低減及び回復を行ってソフ
トウニアブログラムに対してトランスペアレントな休止
期間から全処理速疫へＣＰＵを戻す装置及び方法を提供
することが本発明のもう一つの目的である。 これらの目的は、本発明の実施例において、ＣＰＬＪア
クティビティレベルに基いてＣＰＵが休止できるかどう
かを決定しこの決定に基いてハードウェアセレクタを始
動させる装置及び方法により達成される。ＣＰＵが休止
もしくはスリープできる場合には、ハードウェアセレク
タはスリープクロックレベルでりＯツクを加え、ＣＰＵ
を活動させなければならない場合には、ハードウェアセ
レクタは高速りＯツクレベルでクロックを加える。 本発明はオペレータ及び現在アクアイブな任意のアプリ
ケーションソフトウェアプログラムのアクティビティだ
けでなく、ＣＰＵのアクティビティ状態をも調べる。７
クテイビテイのこのサンプリングはリアルタイムで実施
され、省電力及びコンピュータ電力を管理するようにコ
ンピュータの性能レベルが調整される。これらの調整は
ＣＰＵサイクル内で達成されユーザの性能認識に影響を
及ぼすことはない。 従って、オペレーティングシステム／８１０８の第３パ
ーテイソフトウエアのオペレータがコンピュータを使用
していない場合には、本発明は必要とされるまでＣＩ）
Ｕの迅速なターンオフ及びスローダウンを行って電力
消費を低減し、必要とされると認識された性能に影響を
及ぼすことなく即座に完全なＣＰＵ動作を回復する。”
スローダウン“モードから完全動作へのこのスイッチバ
ックは、ユーザがそれを要求する必要なしに且つコンピ
ュータが“レディ“状態へ戻るのを待つ間」ンビュータ
の動作がなんら遅延することなく生じる。 ［実施例］ 任意所与のシステムにおけるコンビ１−タアクティビテ
ィ期聞を調べる場合、ＣＰＵ及びｉｌｌ！要素は設備使
用率を有している。ユーザがキーボードからデータを入
力している場合、キーストローク間の時間はＣＰリサイ
クルの観点からは非常に艮い。この時間中に、コンビ１
−夕はリポートの印刷等のさまざまなことを行うことが
できる。リポートの印刷中であっても、クロック／カレ
ンダデイスプレイの背景更新等の付加動作を行う時間が
ある。たとえそうであっても、はとんど常にＣＰ ＬＪ
が使用されないスペア時１ｍがある。このスペアｖＩ＠
中にコンピュータがターンオフされたりスローダウンす
ると、電力消費はリアルタイムで得られる。こようなリ
アルタイム省電力によりバッテリ動作寿命が延る。 本発明の実施例に従って、Ｏ８／２、 ＸＥＮＩＸ等のオペレーティングシステム及びアップル
コンピュータ用オペレーティングシステムだけでなくＭ
Ｓ−１）Ｏ８の元でも省電力化を行うために、ハードウ
ェアとソフトウェアの組合せを必要とする。本発明はシ
ステムごとに実施方法は幾分具なるが、任意のシステム
で作動するため、本発明の範囲はＭＳ／ＤＯ８の元で作
動するコンピュータシステムに限定されるものではない
ことをお判り願いたい。 本発明の実施例に従ってコンピュータシステム要素をス
ローダウンらしくは停止させることにより、節減される
電力量は変動するが、電力消費が低減される。従って、
本発明に従って、（クロックを停止させることができな
いＣＰＵもあるので、可能な場合に）クロックを停止さ
せることにより単にクロックをス１］−ダウンさせる場
合よりも一層電力消費が低減される。 一般的に、１秒当りの動ｆｉ（もしくは命令）数はプロ
しツリクロックにほぼ比例すると考えることができる。 命令／秒−命令／サイクル本サイクル／秒筒中化するた
め１６１じ命令が繰返し実行されて命令７秒が一定であ
れば、次式のような関係となる。 Ｆ＝に傘ＣＩＫ １ ここに、Ｆ は命令７秒、Ｋ１は命令／サイクルに等し
い定数、０１にはサイ９４フ秒に等しい。 従って、おおまかに右えば、実行速度はＣＰＵクロック
の周波数と共に増大する。 任意所与の時点において使用される電力量はＣＰＵクロ
ックの周波数、従って実行速度にも関連する。一般的に
この関係は次式で表わすことができる。 Ｐ＝Ｋ ＋ （Ｋ ＊ＣＩＫ） ３ ここに、Ｐは電ｈ（Ｗ）、Ｋ２は定数（Ｗ）、Ｋ３はＷ
秒／サイクル数を表わす定数、ＣＩＫはＣＰＵクロック
のサイ９４フ秒に等しい。従って、任意所与の時点にお
いて消費される電力量はＣＰＵクロック周波数の増加と
共に増大すると言える。 所与の時間■が各期間の電力Ｐが一定となるようにＮ個
の期間に分割されるものとする。すると、時間ＴＩ）間
に消費されるエネルギ量は次式で表わされる。 Ｅ ＝ Ｐ（１） ｄｅｌｔａ Ｔ ＋ Ｐ（２）
ｄｅｌｔａ Ｔ２ ・・・・・・士Ｐ（Ｎ） ｄｅｌｔ
ａ ＴＮ さらに、ＣＰＵクロック”ＣＩＫ“は２つの状態、″′
Ａン″もしくは゛オフ“しか有しないものとづる。この
検討において、。オン“状態は最大周波数におけるＣＰ
Ｕクロックを表わし、″オン″状態はＣＰ Ｕがｆｌ動
できる最小クロツタ速度を表わすものとする（クロック
を停止ＦさせることができるＣＰＵに対して、これは０
となることがある）。 ＣＰＵクロックが常にゝ゛オン″ある状態に対して、両
式の各Ｐ （ｉ）は等しく総エネルギは次式で表わされ
る。 Ｅ （ｗａｘ）＝ Ｐ（ｏｎ）傘（ｄｅｌｔａ Ｔ
＋ｄｅｌｔａ Ｔ２ −・・＋ｄｅｌｔａ ＴＨ
） −Ｐ （Ｏｎ）傘 Ｔ これは省電力対策がとられていないコンピュータの最大
電力消費を表わす。部分期間中にＣＰＵクロックが゛オ
フ″であれば、各期間に対して２つの電力レベルかり能
である。Ｐ （Ｏｎ）はクロックが゛オン″状態にある
時に消費される電力を表わし、Ｐ（ｏＨ）はクロックが
゛オフ″である時に使用される電力を表わす。クロック
が６オン”である全ての時間間隔の和がｆｌ“Ｔ（ｏｎ
）”であり゛オフ″間隔の和が’ ■（ｏＨ）“であれ
ば、Ｔ −Ｔ （ｏｎ ）＋ Ｔ （ｏｆｆ）となる。 次に、期ｖＡＴの間の使用されるエネルギは次式％式％ ）］ これらの状況の元で、消費される総エネルギは峙ａ間隔
Ｔ（ｏｎを増大することにより低減することができる。 従って、クロックが“オフ“状態となる期間をｔＩｉＪ
御することにより、使用されるエネルギ量を低減するこ
とができる。Ｔ （ｏｆｆ）期間が期間■の間で多数の
期間に分割されると、各期間の幅がＯとなるため、エネ
ルギ消費は最大となる。 逆に、Ｔ （ｏｆｆ）期間の幅が増大づると、消費エネ
ルギは低減する。 ”オフ“期間がＣＰＵが通常休止する期間と−・致する
ようにされると、ユーザは性能低下を認識することはで
きず、全体エネルギ消費はＥ （ｓａｘ）状態から低減
される。Ｔ（ｏＮ）期間をＣＰＵ休止期間と一致させる
ために、ＣＰＵアクティビティレベルを使用して閉ルー
プ内のＴ（ｏＨ）期間の幅を決定する。第１図はこのよ
うな閉ループを示す。 ＣＰＵの７りｉイビテイレベルはステップ（１０）にお
いて決定される。このレベルがすぐ前の決定よりも増大
しておれば、本発明はＴ （ｏｆｆ）期間を低減して（
ステップ２０）ＣＰＵのアクティビティレベルを再び決
定するところへ戻る。一方、このアクティビティレベル
がすぐ前の決定よりも低下しておれば、本発明はＴ（ｏ
ｆｆ） １１間を増大させ（ステップ３０）ＣＰＵのア
クティビティレベルを再び決定するところへ戻る。従っ
て、Ｔ（ｏｆｆ）期間はシス１ムアクｊイビテイレベル
を一牧させるように常にｍ！’される。 任意のオペレーティングシステムに、２つの−１−論理
点が存在し、それはオペレーティングシステム内のＩＤ
ＬＥすなわち何もしない”ループとオペレーティングシ
ステム要求チャネルであり、通常アプリケーションソフ
トウェアが必要とするサービスに対して使用することが
できる。論理をこれらの論理点とインラインとすること
により、アプリケーションソフトつ１アによりなされる
アクティピディ要求の種類を評価することができ、省電
力を始動させてスライス期間を決定することができる。 スライス期間はアクティビティレベルにより計鋒される
時間にわたるＴ （ｏｎ）対Ｔ （ｏｆｆ）数であるＣ
ＰＵアクティビティレベルを決定するものとする。サー
ビスを必要とするソフトウェアプログラムは通常付加サ
ービスを必要とし、サービス要求間の時間を使用してコ
ンピュータでランされている任意のアプリケーションソ
フトウェアのアクティビティレベルを決定し、本発明に
従った省電力のためのスライスカウントを与えることが
できる。 省電カスライス（Ｔ（ｏｆｆ） ）中にＣＰＵが中断さ
れると、ＣＰＬＪは中断ソフトウェアへ方向を変える前
に中断されたルーチンの状態を保つ。もちろん、このス
ライス中に省電力ソフトウェアは作動しているため、コ
ントロールは単にＣＰＵのクロックを監視して省電力モ
ードの■プリント状態を決定するアクティブな省電力ル
ープ（モニター４０）へ戻り、Ｔ （ｏｆｆ）からＴ
（Ｏｎ）へエグジットする。第１図に関して前記したよ
うに、次の省電力状態の間隔は１１１制御されたアクテ
ィビティレベルにより調整される。ある実施例ではハー
ドウェア論理によりＴ （ｏｆｆ）からの自動エグジッ
トを生成して、省電力ループを強制的且つ自動的にエグ
ジットさせて期間Ｔ （ｏｎ）を実行することができる
。 次に、本発明のアクティブな省電力モニター４０を示す
第２ａ図〜第２ｄ図を参照として、より詳細に説明する
。ｃｐｕ＆１ｃｐｕ ＲＯＭ内に記憶されたプ［１グ
ラムを介してモニター４０を設置するか、もしくはＲＡ
内にプログラムを記憶する外部デバイスによりそれをロ
ードする。ＣＰＵがモニター４０を０−ドすると、シス
テム割込初期設定、ユーザ構成設定、及び特定システム
／アプリケーション初期設定のためのＩＮ［Ｔ２Ｏへ続
り、、（第２ｂ図に詳細に示す）ＩＤＬＥ分岐６０がＩ
ＤＬＥすなわら”何もしない“機能のためのハードウェ
アもしくはソフトウェア割込みにより実行される。この
種の割込みはｆＤＬＥすなわち１何もしない“ループ（
すなわら、計画された休止）へ入るＣＰＵにより行われ
る。第２ｄ図に関して詳細に模記する、フロー図のアク
ティビティ分岐７０がオペレーティングシステムもしく
は１１０サービス要求によるソフトウェアもしくはハー
ドウェア割込、アプリケーションプログラムもしくは内
部オペレーティングシステム機能により実行される。プ
ログラムにより行われるＩ１０サービス委求は、例えば
、ディスクＩ１０．リード、プリント、０−ド等とする
ことができる。選定分岐に無関係に、コントロールはリ
ターン８０においてＣＰＵオペレーティングシステムへ
戻る。第２ａ図に示す、このフロー図のＩＮＩＴ分岐５
０はプログラムを介してＲＯＭヘロードされる場合に一
度実行されるか、もしくは外部デバイスからロードされ
てＲＡＭ内に記憶される場合にはパワーアップ中に毎度
実行される。アクティブな電力モニター４０のこの分岐
が完全に実行されると、コントロールがオペレーティン
グシステムから省電力モードとされる場合は常に、ＣＰ
Ｕアクテイピティのタイプに応じてＩ Ｄ Ｌ Ｅ ６
０もしくはアクティビデ４フ０分岐が選定され、計画さ
れた休止中の省電力に対してはＩ Ｄ Ｌ Ｅ分岐６０
が選定されＣＰＵアクティビティ中の省電力に対しては
アクティビティ分岐７０が選定される。 ＩＮＩＴ分岐５０をより綿密に調べると、全てのシステ
ム割込み及び変数が初期化された後、ルーチンはステッ
プ９０に続いて電力 レベルをデフォルト レベルに等
しく設定する。ユーザが電力 レベルの入力コントロー
ルを有するオペレーティングシステムでは、プログラム
はステップ１００にＪ５いてユーザ レベルが選定され
ているかどうかをチエツクする。ユーザ レベルが０よ
りら小さいかｂｔ、＜は最大−レベルよりも大きい場合
には、システムはデフォルト レベルを使用する。ざら
なくば、ステップ１１０に続き、そこで電力 レベルを
ユーザ レベルに等しく修正する。 本発明の実施例に従って、システムはステップ１２０に
おいて変数Ｉｄｌｅ チックをゼ０＆：設定し変数ア
クディビティーチックをゼロに設定する。 ＭＳ／ＤＯ８の実施例では、Ｉｄｌｅ−チックは”何も
しない”ループで見つかった割込み数に関連している。 アクティビティ チックはＣＰＵアクティビティレベル
を決定するアクデイビテイ割込みによる割込み数と関連
している。チックカウントは次の割込みに対するデルタ
時間を表わしている。 ソフトウェア割込みによりオーバーライドされていない
限り、Ｉｄｌｅ チックは一つのチックからもう一つ
のチック（割込み）への一定のデルタ時間である。ソフ
トウェア割込みにより割込み間のデルタ時間を再プログ
ラムすることができる。 変数をゼＯに設定した後、ルーチンは設定１３０へ続き
、その時任意の特定用途構成微調整が特定システム詳細
により処理されてシステムが初期化される。次に、ルー
チンは次の割込みにおいてハードウェアがコント０−ル
を行うことができることを示すハードウェアへの命令を
割込み１１０へ与える（ステップ１４０）。次に、ＩＮ
ＩＴ分岐５０はリターン８０において、オペレーティン
グシステム、もしくは元々アクティブな電力モニターと
呼ばれるものへエグジットする。 次に、第２ｂ図により詳細に示す、アクティブな電力モ
ニター４０のアイドル分岐６ｏについて考える。ＣＰ
ＬＪの泪画された休止に応答して、（本図には図示せぬ
）モニター４０がアクティビティ割込みが現在使用中で
あるかどうかを最初に決定することによりアイドル分岐
６０へのエントリーが許旬されるかどうかをチエツクす
る。 Ｂｕｓｙ Ａが、再エントリフラグである、ＢＬＪＳ
Ｙ ＦＬＡＧに等しければ（ステップ１５０）、ＣＰ
Ｕは使用中でありスリープさせることはできない。従っ
て、モニター４０は即座にリターン１１６０へ進みルー
チンを１グジツトする。 リターン１１６０はモニター４０に入る前に記憶された
正規の処理に対する前のオペレーティングシステムＩＤ
ＬＥベクトル割込みへの間接ベクトルである。（すなわ
ら、これにより最終ヂｌ−ンベクトルへめ割込みリター
ンが行われる。）Ｂｕｓｙ−Ａ割込みフラグがビジィで
なければ、モニター４０は８ ＬＪ Ｓ Ｖ Ｉ ｄ
ｌ ｅ割込みフラグ、Ｂｕｓｙ ＩがＢＵＳＹ
ＦＬＡＧに等しいかどうかをチエツクする（ステップ１
７０）。そうであれば、これはシステムが既にモニター
４０のＩｄｌｅ分岐６０にあってシステム自体を割込む
べきでないことを示す。３ＵＳｙ Ｉ＝ＢＵＳＹＦＬ
ＵＧであれば、システムは ＲＥＴＵＲＮ ｌｌｆｆ１接ベクトル１６０において
ルーチンをエグジットする。 しかしながら、Ｂｕｓｙ−Ａ再エントリフラグもＢｕｓ
ｙ−を再エントリフラグも設定されていなければ、ルー
チンは再エントリ保護のためにステップ１８０において
Ｂｕｓｙ−ｔフラグを設定する。（ｓｕｓｙ ｔ＝ｓ
ｕｓＹ ＦＬＵＧ）。 ステップ１９０において、Ｉｄｌｅ−チックは１だけ増
分される。 Ｉｄｌｅ チックはＴ（ｏｆｆ）間隔の前のＴ （ｏ
ｎ）数であり、ＩＤＬＥ割込、設定割込及びＣＰＵアク
ティビティレベルにより決定される。Ｉｄｌｅデックは
１だけ増分してイベントをスムーズにすることができ、
クリティカルなＩ１０アクテイヒティコントロールスム
ージングを行う。 ステップ２００において、モニター４０はＩｄｌｅ
チックがＩＤＬＥ ＭＡＸＴＩＣＫＳに等しいかどう
かをチエツクする。Ｉ Ｄ Ｌ ＥＭＡＸ王１ｃＫｓ１
．ｔｌＮＩＴ分岐５０の設定１３０において初期化され
た定数の一つであり、システムに対して一定のままであ
り、アクティごティレベルの自己調整を行う。Ｉｄｌｅ
チックが１１）Ｉ Ｆ−ＭＡＸｒｌＣＫＳに等しく
なｔプれば、Ｂｕｓｙ−１フラグはステップ２１０にお
いてクリアされてループをエグジットし、ＲＥ Ｔ Ｕ
ＲＮ１間接ベクトル１６０へ進む。しかしながら、Ｉ
ｄｌｅ チックがＩＤｔ−Ｅ ＭＡＸＴＩＣＫＳに
等しければ、Ｉｄｌｅ チックは１．０１１ＳＴＡＲ
Ｔ−王Ｉ ＣＫＳに等しく設定される（ステップ２２０
）。ＩＤＬＥ ５ＴＡＲＴＴＩＣＫＳは（特定ＣＰＵ
がそのりＯツクを停止させることができたかどうかに応
じて）ＯであったりＯでなかったりする定数である。こ
のステップはいかに頻繁にスリープ機能の残りを実施す
ることができるかの自己調整を決定する。ＩＤＬＥＳＴ
ＡＲＴ ＴＩＣＫＳをＩＤＬＥ ＭＡＸＴ Ｉ ＧＫＳマイナス１に等しく設定すること
により、連続的なＴ（ｇ「「）間隔が得られる。ステッ
プ２３０におい°Ｃ１電力 レベルがチエツクされる。 それがゼロに等しければ、モニターはＢｕｓｙ−１フラ
グをクリアしくステップ２１０）、ＲＥＴＵＲＮ １
１６０においてルーチンを１グジツトし、コントロール
をオペレーティングシステムへ戻し従ってアクティブな
電力モニター４０へ入る前に元々行っていたことを継続
することができる。 しかしながら、ステップ２４０において重力レベルがぜ
０に等しくなければ、ルーチンは割込マスクが正しい位
置にあるかどうかを決定する。 割込マスクはシステム／アプリケーションソフトウェア
により設定され、モニター４０に割込みを行えるかどう
かを決定する。割込みがＮＯＴ△ＶＡＩＬＡＩ３ＬＥで
あれば、Ｂｕｓｙ Ｉ再エントリフラグがクリアされ
、コントロールはオペレーティングシステムへ戻ってモ
ニター４０へ入る前に行っていたことを継続する。アプ
リケージ］ンソフトウエアだけでなくオペレーティング
システムも割込マスクをＮ０Ｔ ＡＶＡ Ｉ ＬＡＯＬＥに等しく設定することによりＴ
（Ｏｎ）間隔を連続Ｔ （Ｏｎ）状態となるように設
定することができる。 割込みがＡＶＡＩＬＡＢＬＥであれば、モニター４０は
ハードウェア状態により確立されるＩ Ｔ （ｏＨ）
１１間中に完全に実行される省電カサブルーＬン２５０
へ進む。（例えば、本発明の実施例において、可能な最
長間隔は１８■Ｓとすることができ、それはリアルタイ
ムクロックからの２つのチックすなわら割込み間の最長
時間である）。 省電カリブルーチン２５０中に、ＣＰＵりＯツクはスリ
ープクロッタレベルへステップダウンされる。 クリティカルｌ１０１１１作により強ｖ１的にＴ （Ｏ
ｎ）間隔とされると、Ｉｄｌｅ分岐６０割込みは付加ク
リティカルＩ１０要求に対して準備完了のままであろう
とする。ｃｐｕがクリテーイカルＩ１０により使用中と
なると、利用できる■（ｏＨ）間隔は少くなる。逆に、
クリティカルＩ１０要求が減少してその時間間隔が増大
すると、利用可能なＴ（ｏＨ）間隔は大きくなる。Ｉｄ
ｌｅ分岐６０はアクティビティ割込みからのフィードバ
ックに基いた自己調整システムであり、アクティビティ
レベルが低下すると大きいＴ （ｏｆｆ）間隔を与えよ
うとする。第２Ｃ図に示し後記するように、モニター４
０が省電カサブルーチン２５０を完Ｉするとすぐに、Ｂ
ｕｓｙ−１再エントリフラグがクリアされ（ステップ２
１０）、ＲＥＴＬＪＲＮ ［１６０においてコントロ
ールはオペレーティングシステムが元々モニター４０に
対して要求していたものへ戻る。 次に、省電カサブルーチン２５０を示すフロー図である
第２Ｃ図について考える。モニター４０はステップ２６
０においてＩ１０ハードウェア高速りＯツクが何である
かを決定する。それはＣＵＲＲＥＮＴ ＣＬＯＣＫ
ＲＡＴＥを閏達する高速クロックに等しく設定し、多
レベル高速りＯツクでＣＰＵが使用するようにこの値を
保存する。従って、特定のＣＰＵが１２ＨＨ２及び６１
’ｌＨ７の高速クロックを右する場合には、モニター４
０は電力を低減する前にＣＰＵがどの高速クロックであ
るかを決定しなｔＪればならず、こうしてＣＰＵが目さ
めている時にＣＰＬＪの適切な高速り［１ツクを再確立
することができる。ステップ２７０においｒ 、 ５ａ
ｕｃ−ｃｌｏｃｋ−ｒａｔｅは決定されたＣＬＩＲＲＥ
ＮＴ ＣＬＯＣＫ ＲＡＴＥに等しく設定される。 ＣＰＵに対して一つのａ速りロックしかない場合には、
５ａｕｅ−ｃｌｏｃｋ−ｒａｔｅ ２７０は使用されな
い。次に、モニター４０は５ＬＬＥＰＣＬＯＣＫ２８０
へ続き、そこで（第３図に示す）ハードウェアセレクタ
へパルスが送られてＣＰ ｔＪり言］ツクをスリープさ
せる（すなわら、そのクロック周波数を低下もしくは停
止する）。Ｉ１０ボートハードウェアスリープクロック
は通常使用されるＣＰＵクロックよりも遥かに低い振動
である。 この点において、２つのイベントのいずれも生しること
ができない。システム／アプリケ−２１２割込みもしく
はリアルタイムクロック割込みが生じることができる。 システム／アプリケーション割込み２９０が生じると、
モニター４０は割込みルーチン３００へ進み、できるだ
け早く割込みを進行させ、ステップ３１０において割込
１１０を与え、割込みがあったかどうかを決定するため
に戻る（ステップ３２０）。この場合には割込みがある
ため、５ａｕｅ−ｃｌｏｃｋ−ｒａｔｅを使用して（ス
テップ３３０）ＣＰＵを省電カサブルーチン２５０へ戻
すのにどの高速クロックがＲＥＴＬＪＲＮ３４０におい
てエグジットされるかを決定する。しかしながら、シス
テム／アプリケ−シコン割込みが受信されない場合には
、リアルタイムクロック割込みが生じるまで（ステップ
３２０）省電カサゾル−チン２５０は待機し続ける。こ
のような割込みが生じると、省電カサブルーチン２５０
はＣＰＵを記憶された５ａｕｅ−ｃ １ｏｃｋ−ｒａｔ
ｅに再確立する。スリープクロックレートが停止されな
かった、すなわちスリープタロツクレートがゼロでなか
った、場合にはコントロールはスロークＬ１ツクでバス
され、省電カサブルーチン２５０は割込ループ３２０を
数回実行する。しかしながら、スリープクロックレート
がゼロであった時、すなわちりＯツクが無い場合、にコ
ントロールがバスされるとと、ＣＰＵクロックを５ａｕ
ｅ−ｃｌｏｃｋ−ｒａｔｅ ３３０ ヘ戻す前に省電力
サブルーチン２５０は割込ループ３２０を実行してエグ
ジットする（ステップ３４０）。 次に、オペレーティングシステムサービス要求割込みを
介してアプリケーション／システムアクティビティ要求
によりトリガーされるアクティビティ分岐７０を示すフ
ロー図である第２ｄ図を参照する。アクティビティ分岐
７０は再１ントリー保護で開始される。モニター４０は
ステップ３５０においてＢｕｓｙ ＩがＢＵＳＹ
ＦＬＡＧに設定されているかどうかを決定する。設定さ
れておれば、イれはシステムが既にＩＤＬＥ分岐６０に
あり割込みできないことを意味する。３ｕｓｙ１ ＝Ｂ
ＬノＳＹ ＦＬＡＧであれば、モニター４０はオペレ
ーティングシステムが要求されたサービスを実施した後
割込ベクトルを介して、正規処理に対する古いアクティ
ビティベクトル割込の間接ベクトルである、ＲＥＴＬＪ
ＲＮ ［１６０へ１グジツトする。 シカシながら、３ｕｓｙ Ｉ７ラグがＢＬＪＳＹ−Ｆ
ＬＡＧに等しくなければ、それはＩＤＬＥ分岐６０がア
クセスされていないことを意味し、モニター４０はステ
ップ３６０においてＢＵＳＹ−ＡフラグがＢＵＳＹ
ＦＬＡＧに等しく設定されているかどうかを決定する。 そうであれば、アクティビティ分岐７０が既に使用され
ていて割込みできないため、この点においてコントロー
ルはシステムへ戻る。Ｂｕｓｙ Ａフラグが設定され
ていない、すなわち３ｕｓｙ ＡがＢＬＩＳＹＦＬＡ
Ｇに等しくなければ、モニター４０はステップ３７０に
おいて３ｕｓｙ ＡをＢＵＳＹＦＬＡＧに等しく設定
してアクティビティ分岐７０の実行中に割込みされない
ようにする。ステップ３８０において、電力−レベルが
決定される。 電力 レベルがピロに等しければ、モニター４０はＢＵ
ＳＶ Ａ再エントリーフラグをクリアした後（ステッ
プ３９０）にアクアイピティ分岐７０をエグジットする
。しかしながら、電力−レベルがゼロに等しくなければ
、Ｉ１０ハードウェアのＣＬＪＲＲＥＮＴ ＣＬＯＣ
Ｋ ＲＡＴＥが次に決定される。第２Ｃ図のステップ
２７０においてそうであったように、所与のＣＰＵに対
して多レベル高速クロックがあれば第２ｄ図のステップ
４００でＣＵ ＲＲＥ Ｎ Ｔ ＣＬ ＯＣＫ Ｒ
Ａ Ｔ Ｅが使用される。さｂなくば、（ｊＪＲＲＥＮ
ＴＣＬＯＣＫ ＲＡＴＥは常にＣＩ） Ｌｌ高速クロ
ックに等しい。ＣＵ ＲＲＥ Ｎ Ｔ ＣＬ ＯＣＫ
Ｒ△ＴＥが決定された後（ステップ４００） 、ステッ
プ４１０において１ｄｌｅ チックは前に決定された
ＣＵＲＲＥＮｒ ＣＬＯＣＫ ＲＡ王［に対して確
立された一定の５ＴＡＲＴ ＴＩＧＫに等しく設定さ
れる。丁（ｏｆ’Ｄ ｊ〜隔はアクティブな現在の高速
りＯツクに基いて確立される。 次に、モニター４０は要求がなされたことを決定する。 要求は、必要とされる特定タイプのサービスに対して、
コンピュータでランされるアプリケーションソフトウェ
アによる入力である。ステップ４２０において、モニタ
ー４０は要求がＣＲＩｒｌＣＡＬ Ｉｌｏであるかど
うかを決定する。要求がＣＲＩＴＩＣＡＬ Ｉｌｏで
あれば、Ｔ （Ｏｎ）をＴ（ｏＨ）よりも大きくなるま
で連続的に強１Ｉ１１的に伸ばし、モニター４０は３ｕ
ｓｙ Ａ再エントリーフラグをクリアした後（ステッ
プ３９０）アクティビティ分岐７０をエグジットする。 一方、要求がＣＲＩＴＩＣＡＬ Ｉｌｏでなければ、
ステップ４３０においてアクティビティ−デックは１だ
け増分される。次に、ステップ４４０において、アクテ
ィビティ チックが ＡＣＴＩＶＩＴＹ ＭＡＸＴＩＣＫＳに等しくなって
いるかどうかが決定される。ステップ４４０においてＣ
ＲＩＴＩＣＡＬ Ｉｌｏからのスムージングが行われ
、アクティビティ チックＴ （Ｏｎ）間隔中にシステ
ムはもう一つのＣＲＩＴＩＣＡＬＩｌｏから準備完了と
される。アクティビティ’ｆ−ッ’）がＡＣＴＩＶＩＴ
Ｙ ＭＡＸＴＩＣＫＳに等しくなければ、Ｂｕｓｙ−
Ａ再エントリーフラグをクリアした後（ステップ３９０
）にアクティビティ分岐７０をエグジットする。一方、
アクテイビテイ チックが一定のＡＣＴＩＶＩＴＹＭＡ
ＸＴ Ｉ ＣＫＳに等しければ、ステップ４５０におい
てアクティビティ チックはステップ３８０において決
定された特定の電力 レベルに対して確立された一定の
ＬＥＶＥＬ ＭＡＸＴ Ｉ ＣＫＳに設定される。 次に、モニター４０は割込マスクが存在するかどうかを
決定する（ステップ４６０）。システム／アプリケーシ
ョンソフトウェアにより割込マスクが設定される。それ
をＮ０Ｔ ＡＶＡＩＬΔ１３ＬＥに設定することにより連続Ｔ （
ｏｎ）状態が牛しる。ｖ１込マスクがＮ０Ｖ−ＡＶＡ
［ＬＡＢＬＥｔＣ等しければ、この時点において利用可
能な割込みはなく、モニター４０はＢｕｓｙ Ａ再エ
ントリフラグをクリアした後（ステップ３９０）にアク
ティビティ分岐７０をエグジットする。しかしながら、
割込みがＡＶＡ Ｉ ＬＡＢＬＥであれば、モニター４
０はステップ４２０において識別された要求が５ＬＯＷ
Ｉ１０〜ＩＮＴＥＲＲｔＪＰＴに対するものであったか
どうかをステップ４７０において決定する。 ５ＬＯＷ Ｉ１０要求はＩ１０デバイスが”レディ“
となるまで遅延を有することができる。“マスクレディ
″動作中に、連続Ｔ（ｏｆｆ）ｒＪｎ隔を設定して省電
力を実行することができる。従って、要求が５ＬＯＷ
Ｉｌｏ ＩＮＴＥＲＲＵＰＴでなければ、Ｂｕｓｙ
Ａ再エントリフラグをクリアした後（ステップ３９
０）にアクティビアイフラグ７０がエグジットされる。 しかしながら、要求が５ＬＯＷ Ｉｌｏ ＩＮＴＥ
ＲＲＵＰＴであり、且つＩ１０デバイスがゝ゛レデイ″
なるまでにまだ時間が存在する場合には、モニター４０
はステップ４８０においてＩ１０要求が ＣＯＭＰＬＥＴＥであるかどうか（すなわち、Ｉ１０デ
バイスは準備完了しているか？）を決定する。Ｉ１０デ
バイスが準備完了していなければ、ｔニラ−４０はＴ（
ｏｎを強制的に伸ばして、５ＬＯＷ Ｉ１０デバイス
が！１！備完了するまｅＣＰＵを強制的に待機、すなわ
ちスリープさせる。 この点において、電力を節減する時間があり、第２Ｃ図
に関して前記したようにアクティビティ分岐７０は省電
力サブルーチ、ン２５０へ入る。しかしながら、Ｉ１０
要求がＣＯＭＰＬＥＴＥであれば、］ントＯ−ルはオペ
レーティングシステムへ戻りその後モニター４０へ戻り
１３ｕｓｙ〜Ａ再エントリフラグをクリアした復（ステ
ラ７３９０）にアクｉイビｉイ分岐７０をエグジットす
る。 自己調整は連続フィードバックループのコント［１−ル
システム内に固有のものである。本発明のソフトウェア
はＣＩ’） Ｕアクティビティがローである時、従って
本発明の省電力局面を始動できる時を検出することがで
きる。省電力モニターが始動すると、］ンヒビ１−の性
能を劣化されないように間隔内で即座に全速ＣＰＵクロ
ック動作へ戻される。全速ＣＰＵクロック動作に即座に
戻すために、本発明の実施例はいくつかの関連するハー
ドウェアを使用している。 次に、アクティブな省電力を行うために本発明で使用さ
れる関連するハードウェアを表わす簡単な略図を示す第
３図を参照する。ＣＰＵがスリープ準備完了したことを
（図示せぬ）モニター４０が決定すると、（図示せぬ）
Ｉ１０ボートに書込みされて５ＬＥＥＰ回線上にパルス
が生じる。 ５ＬＥＥＰ回線上のこのパルスの立上り縁によりフリッ
プ７０ツブ５００はハイからＱ及びＯ−からＱ−ヘクロ
ツクする。これにより、ＡＮＤ１０Ｒ論理（ＡＮＤゲー
ト５１０．５２０：ＯＲゲート５３０）は５ＬＥＥＰ
ＣＬＯＣＫ回線上を５ＬＥＥＰ ＣＬＯＣＫオシレ
ータ５４０からＣＰＬＪ ＣＬＯＣＫへ送られて使用
されるパルスを選定する。５ＬＥＥＰ ＣＬＯＣＫオ
シレータ５４０は正規のＣＰＵアクティビティ中に使用
されるＣＰＵクロックよりも遅いりＯツクである。 ５ＬＥＥＰ ＣＬＯＣＫオシレータ５４０から到来す
るパルスとＡＮＤ演算された５１０フリツプ７０ツブ５
００のＱからのハイは、高速クロックオシレータ５５０
により高速クロック回線に沿って発生されたパルスとＡ
ＮＤ演算５２０されて生じるノリツブフロップ５００の
Ｑ上の０−とＯＲ演鋒５３０されて、ＣＰＵ ＣＬＯ
ＣＫが生じる。 １１０ボートがＳ Ｌ Ｅ Ｅ二Ｐ ＣＬＯＣＫを示
す場合には、ＣＰＵ ＣＬＯＣＫは５ＬＥＥＰＣＬＯ
ＣＫオシレータ５４０ｉ１に等しい。一方、割込みが生
じると、割込値がノリップフ０ツｌ５００をクリアし、 （符号５１０，５２０．５３０からなる）ＡＮＤ１０Ｒ
セレクタに高速クロック値を選択させて高速クロックオ
シレータ５５０から到来する値にＣＰＬＪ Ｃｌ−０
ＣＫｌ１１を戻す。従って、ＣＰＵ上の任意の省電力動
作中に、システム内で任意の割込みが検出されると割込
みを方向変化及び処理する前にＣＰ Ｕ動作は全クロッ
ク速度に回復される。 任意所与のシステムの各ＣＰＵの外部にある、所要の関
連ハードウェアは使用するオペレーティングシステム、
ＣＰｔＪを停止できるかどうか等に基いて異なるものと
することができる。しかしながら、本発明の範囲は使用
可能なさまざまなポータプルコンビエータシステムにお
いて本発明がアクティブに省電力を行うのに必要な特定
システム修正により制限されるものではない。例えば、
第４図及び第５図に２つの実施例を示して、検討する。 今日の多くのＶＳＬＩデザインによりＣＰ Ｕ速度でク
ロックスイッチングを行うことができる。 ゼロクロツタもしくは低速クロックから高速りＯツク論
理へ切り替える論理は、ユーザがキーボードコマンドに
より速度を変えることができるものと同じである。この
ようなスイッチング論理で作動するモニター４０の付加
論理により、任意の割込みを検出すると即座に高速クロ
ックへ戻ることができる。この簡単な論理はＣＰＬＪに
割込んで全速で割込処理を行えるようにするのに必要な
ハードウェアサポートのキーである。 ＭＳ−ＤＯ８の下で電力消費を低減する方法は”何もし
ない”ループへのアクセスを得るのにＭＳ−ＤＯ８ＩＤ
ＬＥループを使用している。 ＩＤＬＥループはｌ０ＬＥもしくは低アクティビティ状
態にあるアプリケーションソフトウェア及びオペレーテ
ィングシステム動作への特別なアク廿スを提供する。シ
ステム内の任意所与の点におけるアクティビティレベル
を決定するのに憤重な調査が必要である。アクティビテ
ィレベルを決定する割込２１ ＋−＋ （Ｊ−ビス要求
からのフィードバックループが使用される。アクティビ
ティレベルの予測は割込２１ト１要求により決定され、
それから本発明はＣＰＵを゛スリーピング″（スローダ
ウンもしくは停止）させるスライス期間を設定】る。 付加機能により、ユーザは割込２１Ｈのアクティビティ
レベルに従ってスライスを修正することができる。 次に、（ＣＰＵがそのクロックを停止させることができ
ない）インテル８０３８６等のシステムのスリープハー
ドウェア実施例の略図を示す第４図を参照とする。アド
レスイネーブルバス６００及びアドレスバス６１０がデ
マルチプレク＋ｊ６２０へのＣＰＵ入力を与える。デマ
ルチプレクサ６２０の出力は５ＬＥＥＰＣ８に沿って送
出されＯＲゲート６３０．６４０の人力として与えられ
る。ＯＲゲート６３０．６４０の他方の入力は、それぞ
れ、Ｉ１０ライトコントロール線及びＩ１０リードコン
トロール線である。ＮＯＲゲート６５０の他にこれらの
ゲートの出力はＤフリップフロツブ６６０へ加えられて
ボートをデコードする。 ” Ｉ ＮＴＲ”はＩ１０ボー ト（周辺Ｈ″１１）
からＮＯＲゲート６５０への割込入力であり、それによ
り論理ハードウェアは高速クロックへスイッチバックさ
れる。次に、フリップフロップ６６０の出力は、ＯＲゲ
ート６３０からの出力と共に、３状態バツフア６７０へ
与えられそれをイネーブルしてボート上にあるものを書
き戻す。前記ハードウェアは全て省電力１スリープ“動
作を選定するのにリード／ライトＩ１０ボート（周辺装
Ｎ）により使用される。出ｈ″５ＬＯＷ−″は第２図の
” Ｓ Ｌ Ｅ Ｅ Ｐ ”と同等であり、後記するよ
うに７リツプ７Ｏツブ６８０へ入力される。 スリーアク０ツクオシレータ６９０の出力はＤフリップ
フ［１ツブ７００，７１０により２つの低速クロックへ
分割される。第４図の特定実施例において、１６ｑｔ＋
ｚスリープクロツクオシレータ６９０は４Ｈｔｌｚと８
Ｈｌｌｚり［１ツクへ分割される。ジャンパーＪ１はど
のクロックを゛スリープクロック”とすべきかを選定す
る。 この特定実施例にＪ３いて、この特定速度は本発明の条
件ではないが、高速クロックオシレータ７２０は３２Ｈ
Ｈｚオシレータである。３２ＨＨｚオシレータは、２個
の並列コンデンサ（ＩＯＰＦ）と直列である、（実施例
において３３０の）抵抗器と直列とされる。このような
発振の結果はＤフリップ７０ツブフ３０．７４０のクロ
ックと結びつけられる。 Ｄフリップ７０ツブ６８０，７３０．７４０はｌｌ５１
ｔＩ化フリツプフロツプであり、６８０．７３０は第２
図の簡単化されたスリープハードウェアには示されてい
ない。これらの７リツプ７０ツブはクロックスイッチが
クロック縁でのみ生じることを保証する。第２図のフリ
ップ７Ｏツ１５００を有する第４図に示すように、フリ
ップ７０ツブ７４０の出力はＣＰＵがスリープするか （ゝ’ ＦＡＳＴＥＮ−“）もしくは目ざめるかくｌ″
５ＬＯＷＥＮ−“）に従って、ＯＲゲート７５０もしく
はＯＲゲート７６０を始動させる。 ＯＲゲート７５０，７６０及びＡＮＤゲート７７０は機
能的に第２図のＡＮＤ１０Ｒセレクタと同等である。そ
れらはｓｌｏｗｃｌｋ ’ （スリーアク１］ツクとし
て知られる、スロークロック）もしくは（入線上の３２
Ｈｔｔｚとして示す）高速クロック・を選定する。本実
施例において、スロークロックはジャンパーＪ１に従っ
て４ＨｔｌＺもしくはＱ ＨＩ３であり、高速クロック
は３２ＨＨ２である。Ａ Ｎ ｌ）ゲート７７０の出力
（ＡＴＵＣＬＫ）はｃｐｕのクロックレートを確立し、
第２図のＣＰＵクロックと同等である。 次に、（ＣＰＵがそのクロックを停止させることができ
る）インテル８０２８６等のシステムのもう一つのスリ
ープハードウェアの実施例の略図を示す第５図を参照と
する。割込時にＣＰＵを目ざめさせる割込ゲーティング
をコントロールする特殊な外部ＰＡＬ７８０により速度
切昔えを行うウェスタンデジタルＦＥ３６００ＶＬ８１
が使用される。本発明に従ったソフトウェア省電力は割
込受入れを監視し、割込み後に次の Ｐ （ｉ） ｄｅｌｔａ Ｔ ｉを始動させる。 ＣＰＬＪへの任意の割込要求によりシステムは正規動作
へ戻る。ＣＰＵへの割込要求 （” ＩＮＴＲＱ″）ＬＪ：すＰＡＬＬ、ｔＲＥＳＣＰ
Ｕ線を介して（図示せぬ）ＦＥ３００１ヘウェークアッ
プ信号を与え、それによりｃＰＵ及びＤＭＡクロックは
システムをその正規状態へ戻すことができる。これは第
２図の ” Ｉ Ｎ Ｔ Ｅ Ｆ＜ ｒ＜ Ｕ Ｐ ｒ ″と
同等ぐある。割込要求は状態の混乱を避けるように同期
化され、サイクルがアクティブである間だけ割込（ＩＮ
ＴＤＥＴ）が検出されるようにする。ＲＥＳＣＰＵの立
、Ｌり縁によりＦＥ３００１がウェークアップされ次に
シスデム全体がスリープモードから解放される。 ３８６ＳＸの実施例は外部ハードウェア及びソフトウェ
ア省電力ループが異なるだけである。ソフトウェアルー
プは割込みの方向変化をする前に割込みにより高速クロ
ックへ切り替えるように外部ハードウェアを設定する。 省電力ソフトウェアへ戻ると、高速クロックサイクルが
検出され全クロック動作に対してハードウェアがリセッ
トされる。 Ｏ８／２の実施例は優先順位の低いを型動作でランされ
るＴＨＲＥＡＤとしてプログラムされた”何もしない“
ループを使用している。 Ｔ ＨＲＥ Ａ Ｄが始動されると、割込みが生じるま
でＣＰＵスリープもしくは低速クロック動作が始動され
ＣＰＵを元のクロックレートへ戻す。 本発明の実施例においてＣＰＵをウェークアップするの
に割込みが使用されたが、システム内もしくはシステム
に加えられる任意の周期的アクティビティを同じ機能に
対して使用することができる。 本発明のいくつかの実施例を示して説明してきたが、同
業者であればさまざまな修正や別の実施例を考えられる
ことと思う。従って、本発明は特許請求の範囲によって
のみ制限されるものとする。 以上の説明に関しで更に以下の項を開示する。 （１） 少くとも１個の中央処理ユニット（ＣＰＵ）
を有しオペレーティングシステムにより制御されるポリ
アルタイム省電力法用リアルタイム省電力法において、
該方法は次のステラ１すなわち、（ａ）前記オペレーテ
ィングシステムからコントロールを受け入れ、 （ｂ）前記少くとも１個のＣＰＵをスリープさせること
ができるかどうかを決定し、 （Ｃ）前記少くとも１個のＣＰＵの各々に対するカレン
トクロックレートを決定し、 （ｄ）前記決定されたカレントクロックレートに等しい
値を保存し、 （ｅ）前記少くとも１個のＣＰＵをスリープさせるよう
ハードウェアセレクタに指示し、（ｆ）割込みが生じた
かどうかを決定し、（ｇ）割込みが生じていなければ、
ステップｍを繰り返し割込みが生じるまで前記ＣＰ Ｌ
Ｊはスリープしたままであり、 （ｈ）割込みが生じると、前記少くとも１個のＣＰＵを
ウェークアップするように前記ハードウェアセレクタに
指示し、 （ｉ）前記所定のカレントクロックレートに等しい前記
保存された値を検索し、 （ｊ） ｆｔｉ記カレントクＯツクレートを前記検索さ
れた値に等しく設定し、 （ｋ） ｆｔｉ記オペレーティングシステムへコントロ
ールを戻す、 からなる、ポータブルコンピュータ用リアルタイム省電
力法。 （２） 第（１）項記載のリアルタイム省電力法にお
いて、前記少くとも１個のＣＰＵをスリープさせるよう
ハードウェアセレクタに指示する前記ステップ（ｇ）は
、さらに、 （１）前記ハードウェアセレクタへの通信回線を介して
前記ハードウェアセレクタからスリープＣＰＵコマンド
パルスを発生し、 （１）前記スリープＣＰＵコマンドに基いて前記バード
ウコアセレクタによりスリープクロツタを選定し、 （ｎ）前記スリープクロックから前記ＣＰＵヘパルスを
通して前記Ｇ Ｐ Ｕをスリープさせる、ステップから
なる、ポータブルコンピュータ用リアルタイム省電力法
。 （３） 第（１）項もしくは第（２）項記載のリアル
タイム省電力法において、前記中くとも１個のＣＰ Ｕ
をつｌ−ステップするよう前記ハードウェアセレクタに
指示する前記ステップ（ｈ）は、さらに、 （ｇ）前記バードウｒアセレクタへの通信回線を介して
前記ハードウェアセレクタからウェークＣＰＵコマンド
パルスを発生させ、 （ｐｌ前記ウェークＣｒ’ ＩＪコマンドに基いて前記
ハードウェアセレクタにより高速クロックを選定し、 （ｑ）前記高速りＤツクから前記ＣＰＵヘパルスを通し
て前記ＣＰＵをウェークアップさせる、ステップからな
る、ポータブルコンピュータ用リアルタイム省電力法。 （４） 第（１）項、第（２）項もしくは第（３）項
記載のリアルタイム省電フッ法において、前記中くとも
１個のＣＰＵをスリープさせることかできるかどうかを
決定する前記ステップ（ｂ）は、さらに、（ｆ）前記Ｃ
ＰＵが既にスリープしているかどうかをチエツクし、 （Ｓ）スリープしていなければ、前記ＣＰＵがスリープ
する前に前記ＣＰＵをウェークアップするのに使用可能
な割込みがあるかどうかを決定し、（１）使用可能な割
込みが無い場合には前記オペレーティングシステムへコ
ントロールを戻す、ステップからなる、ポータブルコン
ピュータ用リアルタイム省電力法。 （５） 第（１）項、第（２）項、第（３）項もしく
は第（４）項記載のリアルタイム省電力法において、前
記中くとも１個のＣＰＵをスリープさせることができる
かどうかを決定する前記ステップ（ｂ）は、さらに、 （ｒ）前記ＣＰＵが要求を受信したかどうかをチエツク
し、 （Ｓ）前記ＣＰＵが要求を受信しておれば、前記要求が
クリティカル入出力であるかどうかを決定し、 （１）前記要求がクリティカル入出ツノであれば前記オ
ペレーティングシステムへコントロールを戻し、 （Ｕ）＃記要求がクリティカル入出力でなければ前記Ｃ
ＰＵがスリープする前に前記ＣＰＵをウェークアップす
るのに使用可能な割込みがあるかどうかを決定し、 （Ｖ）使用可能な割込みがなければ前記オペレーティン
グシステムへコントロールを戻し、（Ｗ） ｆｉｉｉ記
要求が低速入出力からであるかどうかを決定し、 （ｘ） ’ｆｔｉ記要求が低速入出力からでない場合に
は前記オペレーティングシステムヘコント０−ルを戻す
、 ステップからなる、ポータブルコンピュータ用リアルタ
イム省電力法。 （６） 第（１）項記載のリアルタイム省電力法にお
いて、前記中くとも１個のＣＰＵをスリープさせるよう
にハードウェアセレクタに指示する前記ステップ（ｅ）
は、さらに、 （１）ＣＰｔＪアクティビティが増大しているかどうか
を決定し、 （曽）ステップ（１）の前記決定に従ってＣＰＵ休止間
隔を調整する、 ステップからなる、ボータプルコンピュータ用リアルタ
イム省電力ＰＸｉ。 （１） 第（１）項記載のリアルタイム省電力法にお
いて、前記割込みはシステム内の任意の周期的アクティ
ビティとすることができる、ポータブルコンピュータ用
リアルタイム省電り法。 （８） 中央処理装置（ＣＰＵ）を有するコンピュー
タの省電力＠誼において、該装置は、ＣＰＵアクティビ
ティ検出器と、 ＣＰＵクロックと、 高速パルスを与える第１のオシレータと、低速パルスを
与える第２のオシレータと、前記第１及び第２のオシレ
ータを選択するハードウェアセレクターであって、選択
された前記第１のオシレータから前記高速パルスを受信
するかもしくは選択された前記第２のオシレータから前
記低速パルスを受信するようにされており、且つ前記選
択されたオシレータから前記ＣＰＵクロックへ適切なパ
ルスを送るようにされている前記ハードウェアセレクタ
と、 前記ＣＰ Ｕアクティビティ検出器から検出されたＣＰ
Ｕアクティビティを受信するようにされているＣＰＵス
リープマネジ１１−であって、さらに前記ハードウェア
セレクタへパルスを発生して前記ハードウェアがどのオ
シレータを選択すべきかを指示する前記ＣＰＵスリープ
マネジャーを具備する、コンビ１−夕の省電力装置。 （９） 第（８）項記載の省電力装置において、前記
ＣＰＵアクティビティ検出器及び前記ＣＰＵスリープマ
ネジャーは前記ＣＰＵ内に存在する、省電力装置。 （１０）第（８）項記載の省電力装置において、前記Ｃ
ＰＵアクティビティ検出器及び前記ＣＰＵスリープマネ
ジャーは前記ＣＰＵの外に存在する、省電力装置。 （１１）第（８）項記載の省電力装置において、前記Ｃ
ＰＵアクティビティ検出器は前記ＣＰＵ内に存在し、前
記ＣＰＵスリープマネジャーは前記ＣＰＵの外に存在す
る、省電力装置。 （１２）第（８）項記載の省電力装置において、前記Ｃ
ＰＵアクティビティ検出器は前記ＣＰＵの外に存在し前
記ＣＰＵスリープマネジャーは前記ＣＰＵ内に存在する
、省電力装置。 （１３）第（８）項記載の省電力装置において、前記Ｃ
ＰＵアクティビティ検出器は、ざらに、前記ＣＰＵが受
信するクリティカル入出力割込みレートを検出する検出
器と、 前記検出されたレートが増大したかどうかを決定するコ
ンバータと、 前記コンバータからの結果に基いてカレントＣＰＵアク
ティビティレベルを示すインジケータと、 前記カレントＣＰＵアクティビティレベルを前記ＣＰＵ
スリープマネジャーへ通信するデジグネタ、 を具備する、省電力装置。 （１４）第（８）項記載の省電力！！＆置において、前
記ＣＰＵスリープマネジャーは、さらに、前記ＣＰＵア
クティビティ検出器から検出されたカレントＣＰＵアク
ティビティレベルを受信する受信機と、 前記検出され受信されたカレントＣＰＵアクティビティ
レベルに応答して、前記検出されたカレントＣＰＵアク
ティビティレベルが低重した時にＣＰＵ休止期間を伸ば
し前記検出されたカレントＣＰＵアクティビティレベル
が上昇した時に前記ＣＰＵ休止期間を短縮するように作
動する調整器と、 前記ＣＰＵのカレントクロックレートを決定し、前記Ｃ
ＰＵがスリープしている時に前記カレントウ０ツクに等
しい値を保存し、且つ前記ＣＰ ＬＪをウェークアップ
１６時に前記保存された値を検索するクロックレートキ
ーパと、 前記ハードウェアセレクタがどのオシレータを選択すべ
きかを前記ハード・シェアセレクタに指示するためのパ
ルスを発生するパルス発生器、を具備する、省電力装置
。 （１５） ＣＰ Ｌｌアクティビティレベルのリアル
タイムサンプリングに基いてＣＰＵが休止できるかどう
かを決定しハードウェアセレクタを始動させてモニター
の決定を行うモニター４０を使用したボータプルコンピ
ュータ用リアルタイム省電力装置及び方法。ＣＰＵが休
止できるとモニターが決定すると、ハードウェアセレク
タはＣＰＵクロック時間を低減しく２６０，２７０．２
８０＞、ＣＰＵをアクティブとすべき場合にはハードウ
ェアセレクタはＣＰＵを前の高速りＯツクレベルへ戻す
。休止状態から完全作動へのスイッチバックは、ユーザ
がそれを要求することなく且つコンピュータが“準備完
了“状態へ戻るのを持つ間コンピュータの動作を何ら遅
延させることなく生じる。 ４、 さらに、モニターがコンピュータの性能レベルを調整し
、ＣＰＵアクティビティのリアルタイムサンプリングに
応答して省電力を管理する。このような調整はＣＰＵサ
イクル内で達成されユーザの性能認識に影響を及ぼすこ
となく且つコンピュータで実行されている任意のシステ
ムアプリケージ］ンソフトウ１アに１１を及ぼすことは
ない。
の要素を使用していない場合だけしか行われない。しか
しながら、ユザは使用しない場合にコンビ１−夕をター
ンオフする可能性は非常に高い。 それにもかかわらず、オペレータが有意ワークにコンピ
ュータを使用している間に実質的に省電力を行う必要が
ある。オペレータがコンピュータを使用する場合、全て
の要素の完全作動が必要とされる。しかしながら、オペ
レータがコンビ１−タを使用していない期間中、コンビ
１−タをターンオフもしくはスローダウンさせて電力消
費を節減することができる。動作が必要とされるまでユ
ーザの９−クを中衛させたり、サート・パーティのソフ
トウェアを無効にしたり、オペレーティングシステムを
ｎ１させることなく、性能を維持してコンピュータをス
ローダウンさせたりターンオフする時を決定することが
Φ要である。 さらに、前記したようにユーザはディスクがスピンアッ
プするのを持つことができるが、アプリケーションソフ
トウェアパッケージはＣＰＵが゛スピンアップ“して準
備完ｒするのを持つことができない。アプリケーション
プロダラムが計棹を必要とする時に、ＣＰＵは準備完了
していなければならない。完全作動への切り変えはアプ
リケーションプログラムに影響を及ぼすことなく迅速に
完了しなければならない。この即時遷移は現在活動中の
アプリケーションだけでなくユーザに対してもトランス
ペアレントでなければならない。 Ｒ延１れば、一般的にコンピュータが所要プログラムを
正確に実行することができなくなるだけでなく、応答時
間及びソフトウェア互換性に関するユーヂの動作上の問
題が生じる。 ポータブルコンピュータを省電力化するための他の試み
として、動作の゛遮断″もしくは“スタンバイモード″
を行うことがある。ここでも問題となるのは、この期間
中にオペレータはコンビ１−夕を使用できないことであ
る。オペレータはやはりユニットの７＠源スイツチをタ
ーンオフして電力を節減覆る。この種の省電力ではポー
タブルコンピュータは、オペレータが電源スィッチをタ
ーンオフ覆るのを忘れたりプ［１グラム化された時間長
だけコンビ１−夕から離れる場合に゛遮断“されて電力
が節減されるにすぎない。単に電源スィッチをオン／オ
フすることと較べた場合のこの種の省電力の利点は、遥
かに迅速に完全作動へ戻ることである。しかしながら、
この省電力法でもコンピュータがオンとされてデータ処
理を行っている間は、オペレーティングシステム、８１
０８゜やコンビ１−タが現在ランしている任意の第３パ
ーテイアプリケーシヨン１０グラムを妨害することのな
いリアルタイム、インテリジェント省電力とはならない
。 ユーザがキーボードを打鍵していない時にＣＰＵへのク
ロックをターンオフするかもしくはキースト０−りが生
じた時に需要に対してコンビ１−タをつＩ−クアツプさ
せる回路を設けることにより、このニーズに応えるいく
つかの試みがＶＬＳＩのベンダーにより行われた。これ
らの方法により電力は低減されるが、この期間中コンピ
ュータは死んでいる（使用不能である）。システムクロ
ックの更新、通信、プリントスプーリング等の背景動作
を実施することができない。既存のポータブルコンピュ
ータのいくつかはこれらの回路を使用している。プログ
ラムされた非活動期ｌの後、コンピュータは自動的にタ
ーンオフされる。 オペレータは再びマシンをターンオンしなければならな
いが、オペレーティングシステムやアプリケーションブ
Ｏグラムをリブートする必要はない。 この回路の利点は、既存の゛遮断″動作と同様に、コン
ピュータを再始動することなく迅速に完全動作へ戻るこ
とである。しかしながら、この方法ではユーザがマシン
から離れる場合しか電力消費は低減されず、バッテリの
動作寿命は実際には延長されない。 関連技術に付随Ｊる前２問題魚にかんがみて、リアルタ
イム性能を劣化させることなく、−１−ザに対してトラ
ンスペアレントな、］］ヒビ１−タシステのリアルタイ
ム省電力装置及び方法を提供することが本発明の目的で
ある。 コンピュータシステム内の７クテイごデイレベルを予測
しこの予測を使用して自動省電力化を行う装置及び方法
を提供することが本発明のもう一つの目的である。 ユーザが自動アクティビティレベル予測を修正すること
ができ且つ修正された予測を使用して自動省電力化を行
う装置及び方法を提供することが本発明のさらにもう一
つの目的である。 りＯツク速度のリアルタイム低減及び回復を行ってソフ
トウニアブログラムに対してトランスペアレントな休止
期間から全処理速疫へＣＰＵを戻す装置及び方法を提供
することが本発明のもう一つの目的である。 これらの目的は、本発明の実施例において、ＣＰＬＪア
クティビティレベルに基いてＣＰＵが休止できるかどう
かを決定しこの決定に基いてハードウェアセレクタを始
動させる装置及び方法により達成される。ＣＰＵが休止
もしくはスリープできる場合には、ハードウェアセレク
タはスリープクロックレベルでりＯツクを加え、ＣＰＵ
を活動させなければならない場合には、ハードウェアセ
レクタは高速りＯツクレベルでクロックを加える。 本発明はオペレータ及び現在アクアイブな任意のアプリ
ケーションソフトウェアプログラムのアクティビティだ
けでなく、ＣＰＵのアクティビティ状態をも調べる。７
クテイビテイのこのサンプリングはリアルタイムで実施
され、省電力及びコンピュータ電力を管理するようにコ
ンピュータの性能レベルが調整される。これらの調整は
ＣＰＵサイクル内で達成されユーザの性能認識に影響を
及ぼすことはない。 従って、オペレーティングシステム／８１０８の第３パ
ーテイソフトウエアのオペレータがコンピュータを使用
していない場合には、本発明は必要とされるまでＣＩ）
Ｕの迅速なターンオフ及びスローダウンを行って電力
消費を低減し、必要とされると認識された性能に影響を
及ぼすことなく即座に完全なＣＰＵ動作を回復する。”
スローダウン“モードから完全動作へのこのスイッチバ
ックは、ユーザがそれを要求する必要なしに且つコンピ
ュータが“レディ“状態へ戻るのを待つ間」ンビュータ
の動作がなんら遅延することなく生じる。 ［実施例］ 任意所与のシステムにおけるコンビ１−タアクティビテ
ィ期聞を調べる場合、ＣＰＵ及びｉｌｌ！要素は設備使
用率を有している。ユーザがキーボードからデータを入
力している場合、キーストローク間の時間はＣＰリサイ
クルの観点からは非常に艮い。この時間中に、コンビ１
−夕はリポートの印刷等のさまざまなことを行うことが
できる。リポートの印刷中であっても、クロック／カレ
ンダデイスプレイの背景更新等の付加動作を行う時間が
ある。たとえそうであっても、はとんど常にＣＰ ＬＪ
が使用されないスペア時１ｍがある。このスペアｖＩ＠
中にコンピュータがターンオフされたりスローダウンす
ると、電力消費はリアルタイムで得られる。こようなリ
アルタイム省電力によりバッテリ動作寿命が延る。 本発明の実施例に従って、Ｏ８／２、 ＸＥＮＩＸ等のオペレーティングシステム及びアップル
コンピュータ用オペレーティングシステムだけでなくＭ
Ｓ−１）Ｏ８の元でも省電力化を行うために、ハードウ
ェアとソフトウェアの組合せを必要とする。本発明はシ
ステムごとに実施方法は幾分具なるが、任意のシステム
で作動するため、本発明の範囲はＭＳ／ＤＯ８の元で作
動するコンピュータシステムに限定されるものではない
ことをお判り願いたい。 本発明の実施例に従ってコンピュータシステム要素をス
ローダウンらしくは停止させることにより、節減される
電力量は変動するが、電力消費が低減される。従って、
本発明に従って、（クロックを停止させることができな
いＣＰＵもあるので、可能な場合に）クロックを停止さ
せることにより単にクロックをス１］−ダウンさせる場
合よりも一層電力消費が低減される。 一般的に、１秒当りの動ｆｉ（もしくは命令）数はプロ
しツリクロックにほぼ比例すると考えることができる。 命令／秒−命令／サイクル本サイクル／秒筒中化するた
め１６１じ命令が繰返し実行されて命令７秒が一定であ
れば、次式のような関係となる。 Ｆ＝に傘ＣＩＫ １ ここに、Ｆ は命令７秒、Ｋ１は命令／サイクルに等し
い定数、０１にはサイ９４フ秒に等しい。 従って、おおまかに右えば、実行速度はＣＰＵクロック
の周波数と共に増大する。 任意所与の時点において使用される電力量はＣＰＵクロ
ックの周波数、従って実行速度にも関連する。一般的に
この関係は次式で表わすことができる。 Ｐ＝Ｋ ＋ （Ｋ ＊ＣＩＫ） ３ ここに、Ｐは電ｈ（Ｗ）、Ｋ２は定数（Ｗ）、Ｋ３はＷ
秒／サイクル数を表わす定数、ＣＩＫはＣＰＵクロック
のサイ９４フ秒に等しい。従って、任意所与の時点にお
いて消費される電力量はＣＰＵクロック周波数の増加と
共に増大すると言える。 所与の時間■が各期間の電力Ｐが一定となるようにＮ個
の期間に分割されるものとする。すると、時間ＴＩ）間
に消費されるエネルギ量は次式で表わされる。 Ｅ ＝ Ｐ（１） ｄｅｌｔａ Ｔ ＋ Ｐ（２）
ｄｅｌｔａ Ｔ２ ・・・・・・士Ｐ（Ｎ） ｄｅｌｔ
ａ ＴＮ さらに、ＣＰＵクロック”ＣＩＫ“は２つの状態、″′
Ａン″もしくは゛オフ“しか有しないものとづる。この
検討において、。オン“状態は最大周波数におけるＣＰ
Ｕクロックを表わし、″オン″状態はＣＰ Ｕがｆｌ動
できる最小クロツタ速度を表わすものとする（クロック
を停止ＦさせることができるＣＰＵに対して、これは０
となることがある）。 ＣＰＵクロックが常にゝ゛オン″ある状態に対して、両
式の各Ｐ （ｉ）は等しく総エネルギは次式で表わされ
る。 Ｅ （ｗａｘ）＝ Ｐ（ｏｎ）傘（ｄｅｌｔａ Ｔ
＋ｄｅｌｔａ Ｔ２ −・・＋ｄｅｌｔａ ＴＨ
） −Ｐ （Ｏｎ）傘 Ｔ これは省電力対策がとられていないコンピュータの最大
電力消費を表わす。部分期間中にＣＰＵクロックが゛オ
フ″であれば、各期間に対して２つの電力レベルかり能
である。Ｐ （Ｏｎ）はクロックが゛オン″状態にある
時に消費される電力を表わし、Ｐ（ｏＨ）はクロックが
゛オフ″である時に使用される電力を表わす。クロック
が６オン”である全ての時間間隔の和がｆｌ“Ｔ（ｏｎ
）”であり゛オフ″間隔の和が’ ■（ｏＨ）“であれ
ば、Ｔ −Ｔ （ｏｎ ）＋ Ｔ （ｏｆｆ）となる。 次に、期ｖＡＴの間の使用されるエネルギは次式％式％ ）］ これらの状況の元で、消費される総エネルギは峙ａ間隔
Ｔ（ｏｎを増大することにより低減することができる。 従って、クロックが“オフ“状態となる期間をｔＩｉＪ
御することにより、使用されるエネルギ量を低減するこ
とができる。Ｔ （ｏｆｆ）期間が期間■の間で多数の
期間に分割されると、各期間の幅がＯとなるため、エネ
ルギ消費は最大となる。 逆に、Ｔ （ｏｆｆ）期間の幅が増大づると、消費エネ
ルギは低減する。 ”オフ“期間がＣＰＵが通常休止する期間と−・致する
ようにされると、ユーザは性能低下を認識することはで
きず、全体エネルギ消費はＥ （ｓａｘ）状態から低減
される。Ｔ（ｏＮ）期間をＣＰＵ休止期間と一致させる
ために、ＣＰＵアクティビティレベルを使用して閉ルー
プ内のＴ（ｏＨ）期間の幅を決定する。第１図はこのよ
うな閉ループを示す。 ＣＰＵの７りｉイビテイレベルはステップ（１０）にお
いて決定される。このレベルがすぐ前の決定よりも増大
しておれば、本発明はＴ （ｏｆｆ）期間を低減して（
ステップ２０）ＣＰＵのアクティビティレベルを再び決
定するところへ戻る。一方、このアクティビティレベル
がすぐ前の決定よりも低下しておれば、本発明はＴ（ｏ
ｆｆ） １１間を増大させ（ステップ３０）ＣＰＵのア
クティビティレベルを再び決定するところへ戻る。従っ
て、Ｔ（ｏｆｆ）期間はシス１ムアクｊイビテイレベル
を一牧させるように常にｍ！’される。 任意のオペレーティングシステムに、２つの−１−論理
点が存在し、それはオペレーティングシステム内のＩＤ
ＬＥすなわち何もしない”ループとオペレーティングシ
ステム要求チャネルであり、通常アプリケーションソフ
トウェアが必要とするサービスに対して使用することが
できる。論理をこれらの論理点とインラインとすること
により、アプリケーションソフトつ１アによりなされる
アクティピディ要求の種類を評価することができ、省電
力を始動させてスライス期間を決定することができる。 スライス期間はアクティビティレベルにより計鋒される
時間にわたるＴ （ｏｎ）対Ｔ （ｏｆｆ）数であるＣ
ＰＵアクティビティレベルを決定するものとする。サー
ビスを必要とするソフトウェアプログラムは通常付加サ
ービスを必要とし、サービス要求間の時間を使用してコ
ンピュータでランされている任意のアプリケーションソ
フトウェアのアクティビティレベルを決定し、本発明に
従った省電力のためのスライスカウントを与えることが
できる。 省電カスライス（Ｔ（ｏｆｆ） ）中にＣＰＵが中断さ
れると、ＣＰＬＪは中断ソフトウェアへ方向を変える前
に中断されたルーチンの状態を保つ。もちろん、このス
ライス中に省電力ソフトウェアは作動しているため、コ
ントロールは単にＣＰＵのクロックを監視して省電力モ
ードの■プリント状態を決定するアクティブな省電力ル
ープ（モニター４０）へ戻り、Ｔ （ｏｆｆ）からＴ
（Ｏｎ）へエグジットする。第１図に関して前記したよ
うに、次の省電力状態の間隔は１１１制御されたアクテ
ィビティレベルにより調整される。ある実施例ではハー
ドウェア論理によりＴ （ｏｆｆ）からの自動エグジッ
トを生成して、省電力ループを強制的且つ自動的にエグ
ジットさせて期間Ｔ （ｏｎ）を実行することができる
。 次に、本発明のアクティブな省電力モニター４０を示す
第２ａ図〜第２ｄ図を参照として、より詳細に説明する
。ｃｐｕ＆１ｃｐｕ ＲＯＭ内に記憶されたプ［１グ
ラムを介してモニター４０を設置するか、もしくはＲＡ
内にプログラムを記憶する外部デバイスによりそれをロ
ードする。ＣＰＵがモニター４０を０−ドすると、シス
テム割込初期設定、ユーザ構成設定、及び特定システム
／アプリケーション初期設定のためのＩＮ［Ｔ２Ｏへ続
り、、（第２ｂ図に詳細に示す）ＩＤＬＥ分岐６０がＩ
ＤＬＥすなわら”何もしない“機能のためのハードウェ
アもしくはソフトウェア割込みにより実行される。この
種の割込みはｆＤＬＥすなわち１何もしない“ループ（
すなわら、計画された休止）へ入るＣＰＵにより行われ
る。第２ｄ図に関して詳細に模記する、フロー図のアク
ティビティ分岐７０がオペレーティングシステムもしく
は１１０サービス要求によるソフトウェアもしくはハー
ドウェア割込、アプリケーションプログラムもしくは内
部オペレーティングシステム機能により実行される。プ
ログラムにより行われるＩ１０サービス委求は、例えば
、ディスクＩ１０．リード、プリント、０−ド等とする
ことができる。選定分岐に無関係に、コントロールはリ
ターン８０においてＣＰＵオペレーティングシステムへ
戻る。第２ａ図に示す、このフロー図のＩＮＩＴ分岐５
０はプログラムを介してＲＯＭヘロードされる場合に一
度実行されるか、もしくは外部デバイスからロードされ
てＲＡＭ内に記憶される場合にはパワーアップ中に毎度
実行される。アクティブな電力モニター４０のこの分岐
が完全に実行されると、コントロールがオペレーティン
グシステムから省電力モードとされる場合は常に、ＣＰ
Ｕアクテイピティのタイプに応じてＩ Ｄ Ｌ Ｅ ６
０もしくはアクティビデ４フ０分岐が選定され、計画さ
れた休止中の省電力に対してはＩ Ｄ Ｌ Ｅ分岐６０
が選定されＣＰＵアクティビティ中の省電力に対しては
アクティビティ分岐７０が選定される。 ＩＮＩＴ分岐５０をより綿密に調べると、全てのシステ
ム割込み及び変数が初期化された後、ルーチンはステッ
プ９０に続いて電力 レベルをデフォルト レベルに等
しく設定する。ユーザが電力 レベルの入力コントロー
ルを有するオペレーティングシステムでは、プログラム
はステップ１００にＪ５いてユーザ レベルが選定され
ているかどうかをチエツクする。ユーザ レベルが０よ
りら小さいかｂｔ、＜は最大−レベルよりも大きい場合
には、システムはデフォルト レベルを使用する。ざら
なくば、ステップ１１０に続き、そこで電力 レベルを
ユーザ レベルに等しく修正する。 本発明の実施例に従って、システムはステップ１２０に
おいて変数Ｉｄｌｅ チックをゼ０＆：設定し変数ア
クディビティーチックをゼロに設定する。 ＭＳ／ＤＯ８の実施例では、Ｉｄｌｅ−チックは”何も
しない”ループで見つかった割込み数に関連している。 アクティビティ チックはＣＰＵアクティビティレベル
を決定するアクデイビテイ割込みによる割込み数と関連
している。チックカウントは次の割込みに対するデルタ
時間を表わしている。 ソフトウェア割込みによりオーバーライドされていない
限り、Ｉｄｌｅ チックは一つのチックからもう一つ
のチック（割込み）への一定のデルタ時間である。ソフ
トウェア割込みにより割込み間のデルタ時間を再プログ
ラムすることができる。 変数をゼＯに設定した後、ルーチンは設定１３０へ続き
、その時任意の特定用途構成微調整が特定システム詳細
により処理されてシステムが初期化される。次に、ルー
チンは次の割込みにおいてハードウェアがコント０−ル
を行うことができることを示すハードウェアへの命令を
割込み１１０へ与える（ステップ１４０）。次に、ＩＮ
ＩＴ分岐５０はリターン８０において、オペレーティン
グシステム、もしくは元々アクティブな電力モニターと
呼ばれるものへエグジットする。 次に、第２ｂ図により詳細に示す、アクティブな電力モ
ニター４０のアイドル分岐６ｏについて考える。ＣＰ
ＬＪの泪画された休止に応答して、（本図には図示せぬ
）モニター４０がアクティビティ割込みが現在使用中で
あるかどうかを最初に決定することによりアイドル分岐
６０へのエントリーが許旬されるかどうかをチエツクす
る。 Ｂｕｓｙ Ａが、再エントリフラグである、ＢＬＪＳ
Ｙ ＦＬＡＧに等しければ（ステップ１５０）、ＣＰ
Ｕは使用中でありスリープさせることはできない。従っ
て、モニター４０は即座にリターン１１６０へ進みルー
チンを１グジツトする。 リターン１１６０はモニター４０に入る前に記憶された
正規の処理に対する前のオペレーティングシステムＩＤ
ＬＥベクトル割込みへの間接ベクトルである。（すなわ
ら、これにより最終ヂｌ−ンベクトルへめ割込みリター
ンが行われる。）Ｂｕｓｙ−Ａ割込みフラグがビジィで
なければ、モニター４０は８ ＬＪ Ｓ Ｖ Ｉ ｄ
ｌ ｅ割込みフラグ、Ｂｕｓｙ ＩがＢＵＳＹ
ＦＬＡＧに等しいかどうかをチエツクする（ステップ１
７０）。そうであれば、これはシステムが既にモニター
４０のＩｄｌｅ分岐６０にあってシステム自体を割込む
べきでないことを示す。３ＵＳｙ Ｉ＝ＢＵＳＹＦＬ
ＵＧであれば、システムは ＲＥＴＵＲＮ ｌｌｆｆ１接ベクトル１６０において
ルーチンをエグジットする。 しかしながら、Ｂｕｓｙ−Ａ再エントリフラグもＢｕｓ
ｙ−を再エントリフラグも設定されていなければ、ルー
チンは再エントリ保護のためにステップ１８０において
Ｂｕｓｙ−ｔフラグを設定する。（ｓｕｓｙ ｔ＝ｓ
ｕｓＹ ＦＬＵＧ）。 ステップ１９０において、Ｉｄｌｅ−チックは１だけ増
分される。 Ｉｄｌｅ チックはＴ（ｏｆｆ）間隔の前のＴ （ｏ
ｎ）数であり、ＩＤＬＥ割込、設定割込及びＣＰＵアク
ティビティレベルにより決定される。Ｉｄｌｅデックは
１だけ増分してイベントをスムーズにすることができ、
クリティカルなＩ１０アクテイヒティコントロールスム
ージングを行う。 ステップ２００において、モニター４０はＩｄｌｅ
チックがＩＤＬＥ ＭＡＸＴＩＣＫＳに等しいかどう
かをチエツクする。Ｉ Ｄ Ｌ ＥＭＡＸ王１ｃＫｓ１
．ｔｌＮＩＴ分岐５０の設定１３０において初期化され
た定数の一つであり、システムに対して一定のままであ
り、アクティごティレベルの自己調整を行う。Ｉｄｌｅ
チックが１１）Ｉ Ｆ−ＭＡＸｒｌＣＫＳに等しく
なｔプれば、Ｂｕｓｙ−１フラグはステップ２１０にお
いてクリアされてループをエグジットし、ＲＥ Ｔ Ｕ
ＲＮ１間接ベクトル１６０へ進む。しかしながら、Ｉ
ｄｌｅ チックがＩＤｔ−Ｅ ＭＡＸＴＩＣＫＳに
等しければ、Ｉｄｌｅ チックは１．０１１ＳＴＡＲ
Ｔ−王Ｉ ＣＫＳに等しく設定される（ステップ２２０
）。ＩＤＬＥ ５ＴＡＲＴＴＩＣＫＳは（特定ＣＰＵ
がそのりＯツクを停止させることができたかどうかに応
じて）ＯであったりＯでなかったりする定数である。こ
のステップはいかに頻繁にスリープ機能の残りを実施す
ることができるかの自己調整を決定する。ＩＤＬＥＳＴ
ＡＲＴ ＴＩＣＫＳをＩＤＬＥ ＭＡＸＴ Ｉ ＧＫＳマイナス１に等しく設定すること
により、連続的なＴ（ｇ「「）間隔が得られる。ステッ
プ２３０におい°Ｃ１電力 レベルがチエツクされる。 それがゼロに等しければ、モニターはＢｕｓｙ−１フラ
グをクリアしくステップ２１０）、ＲＥＴＵＲＮ １
１６０においてルーチンを１グジツトし、コントロール
をオペレーティングシステムへ戻し従ってアクティブな
電力モニター４０へ入る前に元々行っていたことを継続
することができる。 しかしながら、ステップ２４０において重力レベルがぜ
０に等しくなければ、ルーチンは割込マスクが正しい位
置にあるかどうかを決定する。 割込マスクはシステム／アプリケーションソフトウェア
により設定され、モニター４０に割込みを行えるかどう
かを決定する。割込みがＮＯＴ△ＶＡＩＬＡＩ３ＬＥで
あれば、Ｂｕｓｙ Ｉ再エントリフラグがクリアされ
、コントロールはオペレーティングシステムへ戻ってモ
ニター４０へ入る前に行っていたことを継続する。アプ
リケージ］ンソフトウエアだけでなくオペレーティング
システムも割込マスクをＮ０Ｔ ＡＶＡ Ｉ ＬＡＯＬＥに等しく設定することによりＴ
（Ｏｎ）間隔を連続Ｔ （Ｏｎ）状態となるように設
定することができる。 割込みがＡＶＡＩＬＡＢＬＥであれば、モニター４０は
ハードウェア状態により確立されるＩ Ｔ （ｏＨ）
１１間中に完全に実行される省電カサブルーＬン２５０
へ進む。（例えば、本発明の実施例において、可能な最
長間隔は１８■Ｓとすることができ、それはリアルタイ
ムクロックからの２つのチックすなわら割込み間の最長
時間である）。 省電カリブルーチン２５０中に、ＣＰＵりＯツクはスリ
ープクロッタレベルへステップダウンされる。 クリティカルｌ１０１１１作により強ｖ１的にＴ （Ｏ
ｎ）間隔とされると、Ｉｄｌｅ分岐６０割込みは付加ク
リティカルＩ１０要求に対して準備完了のままであろう
とする。ｃｐｕがクリテーイカルＩ１０により使用中と
なると、利用できる■（ｏＨ）間隔は少くなる。逆に、
クリティカルＩ１０要求が減少してその時間間隔が増大
すると、利用可能なＴ（ｏＨ）間隔は大きくなる。Ｉｄ
ｌｅ分岐６０はアクティビティ割込みからのフィードバ
ックに基いた自己調整システムであり、アクティビティ
レベルが低下すると大きいＴ （ｏｆｆ）間隔を与えよ
うとする。第２Ｃ図に示し後記するように、モニター４
０が省電カサブルーチン２５０を完Ｉするとすぐに、Ｂ
ｕｓｙ−１再エントリフラグがクリアされ（ステップ２
１０）、ＲＥＴＬＪＲＮ ［１６０においてコントロ
ールはオペレーティングシステムが元々モニター４０に
対して要求していたものへ戻る。 次に、省電カサブルーチン２５０を示すフロー図である
第２Ｃ図について考える。モニター４０はステップ２６
０においてＩ１０ハードウェア高速りＯツクが何である
かを決定する。それはＣＵＲＲＥＮＴ ＣＬＯＣＫ
ＲＡＴＥを閏達する高速クロックに等しく設定し、多
レベル高速りＯツクでＣＰＵが使用するようにこの値を
保存する。従って、特定のＣＰＵが１２ＨＨ２及び６１
’ｌＨ７の高速クロックを右する場合には、モニター４
０は電力を低減する前にＣＰＵがどの高速クロックであ
るかを決定しなｔＪればならず、こうしてＣＰＵが目さ
めている時にＣＰＬＪの適切な高速り［１ツクを再確立
することができる。ステップ２７０においｒ 、 ５ａ
ｕｃ−ｃｌｏｃｋ−ｒａｔｅは決定されたＣＬＩＲＲＥ
ＮＴ ＣＬＯＣＫ ＲＡＴＥに等しく設定される。 ＣＰＵに対して一つのａ速りロックしかない場合には、
５ａｕｅ−ｃｌｏｃｋ−ｒａｔｅ ２７０は使用されな
い。次に、モニター４０は５ＬＬＥＰＣＬＯＣＫ２８０
へ続き、そこで（第３図に示す）ハードウェアセレクタ
へパルスが送られてＣＰ ｔＪり言］ツクをスリープさ
せる（すなわら、そのクロック周波数を低下もしくは停
止する）。Ｉ１０ボートハードウェアスリープクロック
は通常使用されるＣＰＵクロックよりも遥かに低い振動
である。 この点において、２つのイベントのいずれも生しること
ができない。システム／アプリケ−２１２割込みもしく
はリアルタイムクロック割込みが生じることができる。 システム／アプリケーション割込み２９０が生じると、
モニター４０は割込みルーチン３００へ進み、できるだ
け早く割込みを進行させ、ステップ３１０において割込
１１０を与え、割込みがあったかどうかを決定するため
に戻る（ステップ３２０）。この場合には割込みがある
ため、５ａｕｅ−ｃｌｏｃｋ−ｒａｔｅを使用して（ス
テップ３３０）ＣＰＵを省電カサブルーチン２５０へ戻
すのにどの高速クロックがＲＥＴＬＪＲＮ３４０におい
てエグジットされるかを決定する。しかしながら、シス
テム／アプリケ−シコン割込みが受信されない場合には
、リアルタイムクロック割込みが生じるまで（ステップ
３２０）省電カサゾル−チン２５０は待機し続ける。こ
のような割込みが生じると、省電カサブルーチン２５０
はＣＰＵを記憶された５ａｕｅ−ｃ １ｏｃｋ−ｒａｔ
ｅに再確立する。スリープクロックレートが停止されな
かった、すなわちスリープタロツクレートがゼロでなか
った、場合にはコントロールはスロークＬ１ツクでバス
され、省電カサブルーチン２５０は割込ループ３２０を
数回実行する。しかしながら、スリープクロックレート
がゼロであった時、すなわちりＯツクが無い場合、にコ
ントロールがバスされるとと、ＣＰＵクロックを５ａｕ
ｅ−ｃｌｏｃｋ−ｒａｔｅ ３３０ ヘ戻す前に省電力
サブルーチン２５０は割込ループ３２０を実行してエグ
ジットする（ステップ３４０）。 次に、オペレーティングシステムサービス要求割込みを
介してアプリケーション／システムアクティビティ要求
によりトリガーされるアクティビティ分岐７０を示すフ
ロー図である第２ｄ図を参照する。アクティビティ分岐
７０は再１ントリー保護で開始される。モニター４０は
ステップ３５０においてＢｕｓｙ ＩがＢＵＳＹ
ＦＬＡＧに設定されているかどうかを決定する。設定さ
れておれば、イれはシステムが既にＩＤＬＥ分岐６０に
あり割込みできないことを意味する。３ｕｓｙ１ ＝Ｂ
ＬノＳＹ ＦＬＡＧであれば、モニター４０はオペレ
ーティングシステムが要求されたサービスを実施した後
割込ベクトルを介して、正規処理に対する古いアクティ
ビティベクトル割込の間接ベクトルである、ＲＥＴＬＪ
ＲＮ ［１６０へ１グジツトする。 シカシながら、３ｕｓｙ Ｉ７ラグがＢＬＪＳＹ−Ｆ
ＬＡＧに等しくなければ、それはＩＤＬＥ分岐６０がア
クセスされていないことを意味し、モニター４０はステ
ップ３６０においてＢＵＳＹ−ＡフラグがＢＵＳＹ
ＦＬＡＧに等しく設定されているかどうかを決定する。 そうであれば、アクティビティ分岐７０が既に使用され
ていて割込みできないため、この点においてコントロー
ルはシステムへ戻る。Ｂｕｓｙ Ａフラグが設定され
ていない、すなわち３ｕｓｙ ＡがＢＬＩＳＹＦＬＡ
Ｇに等しくなければ、モニター４０はステップ３７０に
おいて３ｕｓｙ ＡをＢＵＳＹＦＬＡＧに等しく設定
してアクティビティ分岐７０の実行中に割込みされない
ようにする。ステップ３８０において、電力−レベルが
決定される。 電力 レベルがピロに等しければ、モニター４０はＢＵ
ＳＶ Ａ再エントリーフラグをクリアした後（ステッ
プ３９０）にアクアイピティ分岐７０をエグジットする
。しかしながら、電力−レベルがゼロに等しくなければ
、Ｉ１０ハードウェアのＣＬＪＲＲＥＮＴ ＣＬＯＣ
Ｋ ＲＡＴＥが次に決定される。第２Ｃ図のステップ
２７０においてそうであったように、所与のＣＰＵに対
して多レベル高速クロックがあれば第２ｄ図のステップ
４００でＣＵ ＲＲＥ Ｎ Ｔ ＣＬ ＯＣＫ Ｒ
Ａ Ｔ Ｅが使用される。さｂなくば、（ｊＪＲＲＥＮ
ＴＣＬＯＣＫ ＲＡＴＥは常にＣＩ） Ｌｌ高速クロ
ックに等しい。ＣＵ ＲＲＥ Ｎ Ｔ ＣＬ ＯＣＫ
Ｒ△ＴＥが決定された後（ステップ４００） 、ステッ
プ４１０において１ｄｌｅ チックは前に決定された
ＣＵＲＲＥＮｒ ＣＬＯＣＫ ＲＡ王［に対して確
立された一定の５ＴＡＲＴ ＴＩＧＫに等しく設定さ
れる。丁（ｏｆ’Ｄ ｊ〜隔はアクティブな現在の高速
りＯツクに基いて確立される。 次に、モニター４０は要求がなされたことを決定する。 要求は、必要とされる特定タイプのサービスに対して、
コンピュータでランされるアプリケーションソフトウェ
アによる入力である。ステップ４２０において、モニタ
ー４０は要求がＣＲＩｒｌＣＡＬ Ｉｌｏであるかど
うかを決定する。要求がＣＲＩＴＩＣＡＬ Ｉｌｏで
あれば、Ｔ （Ｏｎ）をＴ（ｏＨ）よりも大きくなるま
で連続的に強１Ｉ１１的に伸ばし、モニター４０は３ｕ
ｓｙ Ａ再エントリーフラグをクリアした後（ステッ
プ３９０）アクティビティ分岐７０をエグジットする。 一方、要求がＣＲＩＴＩＣＡＬ Ｉｌｏでなければ、
ステップ４３０においてアクティビティ−デックは１だ
け増分される。次に、ステップ４４０において、アクテ
ィビティ チックが ＡＣＴＩＶＩＴＹ ＭＡＸＴＩＣＫＳに等しくなって
いるかどうかが決定される。ステップ４４０においてＣ
ＲＩＴＩＣＡＬ Ｉｌｏからのスムージングが行われ
、アクティビティ チックＴ （Ｏｎ）間隔中にシステ
ムはもう一つのＣＲＩＴＩＣＡＬＩｌｏから準備完了と
される。アクティビティ’ｆ−ッ’）がＡＣＴＩＶＩＴ
Ｙ ＭＡＸＴＩＣＫＳに等しくなければ、Ｂｕｓｙ−
Ａ再エントリーフラグをクリアした後（ステップ３９０
）にアクティビティ分岐７０をエグジットする。一方、
アクテイビテイ チックが一定のＡＣＴＩＶＩＴＹＭＡ
ＸＴ Ｉ ＣＫＳに等しければ、ステップ４５０におい
てアクティビティ チックはステップ３８０において決
定された特定の電力 レベルに対して確立された一定の
ＬＥＶＥＬ ＭＡＸＴ Ｉ ＣＫＳに設定される。 次に、モニター４０は割込マスクが存在するかどうかを
決定する（ステップ４６０）。システム／アプリケーシ
ョンソフトウェアにより割込マスクが設定される。それ
をＮ０Ｔ ＡＶＡＩＬΔ１３ＬＥに設定することにより連続Ｔ （
ｏｎ）状態が牛しる。ｖ１込マスクがＮ０Ｖ−ＡＶＡ
［ＬＡＢＬＥｔＣ等しければ、この時点において利用可
能な割込みはなく、モニター４０はＢｕｓｙ Ａ再エ
ントリフラグをクリアした後（ステップ３９０）にアク
ティビティ分岐７０をエグジットする。しかしながら、
割込みがＡＶＡ Ｉ ＬＡＢＬＥであれば、モニター４
０はステップ４２０において識別された要求が５ＬＯＷ
Ｉ１０〜ＩＮＴＥＲＲｔＪＰＴに対するものであったか
どうかをステップ４７０において決定する。 ５ＬＯＷ Ｉ１０要求はＩ１０デバイスが”レディ“
となるまで遅延を有することができる。“マスクレディ
″動作中に、連続Ｔ（ｏｆｆ）ｒＪｎ隔を設定して省電
力を実行することができる。従って、要求が５ＬＯＷ
Ｉｌｏ ＩＮＴＥＲＲＵＰＴでなければ、Ｂｕｓｙ
Ａ再エントリフラグをクリアした後（ステップ３９
０）にアクティビアイフラグ７０がエグジットされる。 しかしながら、要求が５ＬＯＷ Ｉｌｏ ＩＮＴＥ
ＲＲＵＰＴであり、且つＩ１０デバイスがゝ゛レデイ″
なるまでにまだ時間が存在する場合には、モニター４０
はステップ４８０においてＩ１０要求が ＣＯＭＰＬＥＴＥであるかどうか（すなわち、Ｉ１０デ
バイスは準備完了しているか？）を決定する。Ｉ１０デ
バイスが準備完了していなければ、ｔニラ−４０はＴ（
ｏｎを強制的に伸ばして、５ＬＯＷ Ｉ１０デバイス
が！１！備完了するまｅＣＰＵを強制的に待機、すなわ
ちスリープさせる。 この点において、電力を節減する時間があり、第２Ｃ図
に関して前記したようにアクティビティ分岐７０は省電
力サブルーチ、ン２５０へ入る。しかしながら、Ｉ１０
要求がＣＯＭＰＬＥＴＥであれば、］ントＯ−ルはオペ
レーティングシステムへ戻りその後モニター４０へ戻り
１３ｕｓｙ〜Ａ再エントリフラグをクリアした復（ステ
ラ７３９０）にアクｉイビｉイ分岐７０をエグジットす
る。 自己調整は連続フィードバックループのコント［１−ル
システム内に固有のものである。本発明のソフトウェア
はＣＩ’） Ｕアクティビティがローである時、従って
本発明の省電力局面を始動できる時を検出することがで
きる。省電力モニターが始動すると、］ンヒビ１−の性
能を劣化されないように間隔内で即座に全速ＣＰＵクロ
ック動作へ戻される。全速ＣＰＵクロック動作に即座に
戻すために、本発明の実施例はいくつかの関連するハー
ドウェアを使用している。 次に、アクティブな省電力を行うために本発明で使用さ
れる関連するハードウェアを表わす簡単な略図を示す第
３図を参照する。ＣＰＵがスリープ準備完了したことを
（図示せぬ）モニター４０が決定すると、（図示せぬ）
Ｉ１０ボートに書込みされて５ＬＥＥＰ回線上にパルス
が生じる。 ５ＬＥＥＰ回線上のこのパルスの立上り縁によりフリッ
プ７０ツブ５００はハイからＱ及びＯ−からＱ−ヘクロ
ツクする。これにより、ＡＮＤ１０Ｒ論理（ＡＮＤゲー
ト５１０．５２０：ＯＲゲート５３０）は５ＬＥＥＰ
ＣＬＯＣＫ回線上を５ＬＥＥＰ ＣＬＯＣＫオシレ
ータ５４０からＣＰＬＪ ＣＬＯＣＫへ送られて使用
されるパルスを選定する。５ＬＥＥＰ ＣＬＯＣＫオ
シレータ５４０は正規のＣＰＵアクティビティ中に使用
されるＣＰＵクロックよりも遅いりＯツクである。 ５ＬＥＥＰ ＣＬＯＣＫオシレータ５４０から到来す
るパルスとＡＮＤ演算された５１０フリツプ７０ツブ５
００のＱからのハイは、高速クロックオシレータ５５０
により高速クロック回線に沿って発生されたパルスとＡ
ＮＤ演算５２０されて生じるノリツブフロップ５００の
Ｑ上の０−とＯＲ演鋒５３０されて、ＣＰＵ ＣＬＯ
ＣＫが生じる。 １１０ボートがＳ Ｌ Ｅ Ｅ二Ｐ ＣＬＯＣＫを示
す場合には、ＣＰＵ ＣＬＯＣＫは５ＬＥＥＰＣＬＯ
ＣＫオシレータ５４０ｉ１に等しい。一方、割込みが生
じると、割込値がノリップフ０ツｌ５００をクリアし、 （符号５１０，５２０．５３０からなる）ＡＮＤ１０Ｒ
セレクタに高速クロック値を選択させて高速クロックオ
シレータ５５０から到来する値にＣＰＬＪ Ｃｌ−０
ＣＫｌ１１を戻す。従って、ＣＰＵ上の任意の省電力動
作中に、システム内で任意の割込みが検出されると割込
みを方向変化及び処理する前にＣＰ Ｕ動作は全クロッ
ク速度に回復される。 任意所与のシステムの各ＣＰＵの外部にある、所要の関
連ハードウェアは使用するオペレーティングシステム、
ＣＰｔＪを停止できるかどうか等に基いて異なるものと
することができる。しかしながら、本発明の範囲は使用
可能なさまざまなポータプルコンビエータシステムにお
いて本発明がアクティブに省電力を行うのに必要な特定
システム修正により制限されるものではない。例えば、
第４図及び第５図に２つの実施例を示して、検討する。 今日の多くのＶＳＬＩデザインによりＣＰ Ｕ速度でク
ロックスイッチングを行うことができる。 ゼロクロツタもしくは低速クロックから高速りＯツク論
理へ切り替える論理は、ユーザがキーボードコマンドに
より速度を変えることができるものと同じである。この
ようなスイッチング論理で作動するモニター４０の付加
論理により、任意の割込みを検出すると即座に高速クロ
ックへ戻ることができる。この簡単な論理はＣＰＬＪに
割込んで全速で割込処理を行えるようにするのに必要な
ハードウェアサポートのキーである。 ＭＳ−ＤＯ８の下で電力消費を低減する方法は”何もし
ない”ループへのアクセスを得るのにＭＳ−ＤＯ８ＩＤ
ＬＥループを使用している。 ＩＤＬＥループはｌ０ＬＥもしくは低アクティビティ状
態にあるアプリケーションソフトウェア及びオペレーテ
ィングシステム動作への特別なアク廿スを提供する。シ
ステム内の任意所与の点におけるアクティビティレベル
を決定するのに憤重な調査が必要である。アクティビテ
ィレベルを決定する割込２１ ＋−＋ （Ｊ−ビス要求
からのフィードバックループが使用される。アクティビ
ティレベルの予測は割込２１ト１要求により決定され、
それから本発明はＣＰＵを゛スリーピング″（スローダ
ウンもしくは停止）させるスライス期間を設定】る。 付加機能により、ユーザは割込２１Ｈのアクティビティ
レベルに従ってスライスを修正することができる。 次に、（ＣＰＵがそのクロックを停止させることができ
ない）インテル８０３８６等のシステムのスリープハー
ドウェア実施例の略図を示す第４図を参照とする。アド
レスイネーブルバス６００及びアドレスバス６１０がデ
マルチプレク＋ｊ６２０へのＣＰＵ入力を与える。デマ
ルチプレクサ６２０の出力は５ＬＥＥＰＣ８に沿って送
出されＯＲゲート６３０．６４０の人力として与えられ
る。ＯＲゲート６３０．６４０の他方の入力は、それぞ
れ、Ｉ１０ライトコントロール線及びＩ１０リードコン
トロール線である。ＮＯＲゲート６５０の他にこれらの
ゲートの出力はＤフリップフロツブ６６０へ加えられて
ボートをデコードする。 ” Ｉ ＮＴＲ”はＩ１０ボー ト（周辺Ｈ″１１）
からＮＯＲゲート６５０への割込入力であり、それによ
り論理ハードウェアは高速クロックへスイッチバックさ
れる。次に、フリップフロップ６６０の出力は、ＯＲゲ
ート６３０からの出力と共に、３状態バツフア６７０へ
与えられそれをイネーブルしてボート上にあるものを書
き戻す。前記ハードウェアは全て省電力１スリープ“動
作を選定するのにリード／ライトＩ１０ボート（周辺装
Ｎ）により使用される。出ｈ″５ＬＯＷ−″は第２図の
” Ｓ Ｌ Ｅ Ｅ Ｐ ”と同等であり、後記するよ
うに７リツプ７Ｏツブ６８０へ入力される。 スリーアク０ツクオシレータ６９０の出力はＤフリップ
フ［１ツブ７００，７１０により２つの低速クロックへ
分割される。第４図の特定実施例において、１６ｑｔ＋
ｚスリープクロツクオシレータ６９０は４Ｈｔｌｚと８
Ｈｌｌｚり［１ツクへ分割される。ジャンパーＪ１はど
のクロックを゛スリープクロック”とすべきかを選定す
る。 この特定実施例にＪ３いて、この特定速度は本発明の条
件ではないが、高速クロックオシレータ７２０は３２Ｈ
Ｈｚオシレータである。３２ＨＨｚオシレータは、２個
の並列コンデンサ（ＩＯＰＦ）と直列である、（実施例
において３３０の）抵抗器と直列とされる。このような
発振の結果はＤフリップ７０ツブフ３０．７４０のクロ
ックと結びつけられる。 Ｄフリップ７０ツブ６８０，７３０．７４０はｌｌ５１
ｔＩ化フリツプフロツプであり、６８０．７３０は第２
図の簡単化されたスリープハードウェアには示されてい
ない。これらの７リツプ７０ツブはクロックスイッチが
クロック縁でのみ生じることを保証する。第２図のフリ
ップ７Ｏツ１５００を有する第４図に示すように、フリ
ップ７０ツブ７４０の出力はＣＰＵがスリープするか （ゝ’ ＦＡＳＴＥＮ−“）もしくは目ざめるかくｌ″
５ＬＯＷＥＮ−“）に従って、ＯＲゲート７５０もしく
はＯＲゲート７６０を始動させる。 ＯＲゲート７５０，７６０及びＡＮＤゲート７７０は機
能的に第２図のＡＮＤ１０Ｒセレクタと同等である。そ
れらはｓｌｏｗｃｌｋ ’ （スリーアク１］ツクとし
て知られる、スロークロック）もしくは（入線上の３２
Ｈｔｔｚとして示す）高速クロック・を選定する。本実
施例において、スロークロックはジャンパーＪ１に従っ
て４ＨｔｌＺもしくはＱ ＨＩ３であり、高速クロック
は３２ＨＨ２である。Ａ Ｎ ｌ）ゲート７７０の出力
（ＡＴＵＣＬＫ）はｃｐｕのクロックレートを確立し、
第２図のＣＰＵクロックと同等である。 次に、（ＣＰＵがそのクロックを停止させることができ
る）インテル８０２８６等のシステムのもう一つのスリ
ープハードウェアの実施例の略図を示す第５図を参照と
する。割込時にＣＰＵを目ざめさせる割込ゲーティング
をコントロールする特殊な外部ＰＡＬ７８０により速度
切昔えを行うウェスタンデジタルＦＥ３６００ＶＬ８１
が使用される。本発明に従ったソフトウェア省電力は割
込受入れを監視し、割込み後に次の Ｐ （ｉ） ｄｅｌｔａ Ｔ ｉを始動させる。 ＣＰＬＪへの任意の割込要求によりシステムは正規動作
へ戻る。ＣＰＵへの割込要求 （” ＩＮＴＲＱ″）ＬＪ：すＰＡＬＬ、ｔＲＥＳＣＰ
Ｕ線を介して（図示せぬ）ＦＥ３００１ヘウェークアッ
プ信号を与え、それによりｃＰＵ及びＤＭＡクロックは
システムをその正規状態へ戻すことができる。これは第
２図の ” Ｉ Ｎ Ｔ Ｅ Ｆ＜ ｒ＜ Ｕ Ｐ ｒ ″と
同等ぐある。割込要求は状態の混乱を避けるように同期
化され、サイクルがアクティブである間だけ割込（ＩＮ
ＴＤＥＴ）が検出されるようにする。ＲＥＳＣＰＵの立
、Ｌり縁によりＦＥ３００１がウェークアップされ次に
シスデム全体がスリープモードから解放される。 ３８６ＳＸの実施例は外部ハードウェア及びソフトウェ
ア省電力ループが異なるだけである。ソフトウェアルー
プは割込みの方向変化をする前に割込みにより高速クロ
ックへ切り替えるように外部ハードウェアを設定する。 省電力ソフトウェアへ戻ると、高速クロックサイクルが
検出され全クロック動作に対してハードウェアがリセッ
トされる。 Ｏ８／２の実施例は優先順位の低いを型動作でランされ
るＴＨＲＥＡＤとしてプログラムされた”何もしない“
ループを使用している。 Ｔ ＨＲＥ Ａ Ｄが始動されると、割込みが生じるま
でＣＰＵスリープもしくは低速クロック動作が始動され
ＣＰＵを元のクロックレートへ戻す。 本発明の実施例においてＣＰＵをウェークアップするの
に割込みが使用されたが、システム内もしくはシステム
に加えられる任意の周期的アクティビティを同じ機能に
対して使用することができる。 本発明のいくつかの実施例を示して説明してきたが、同
業者であればさまざまな修正や別の実施例を考えられる
ことと思う。従って、本発明は特許請求の範囲によって
のみ制限されるものとする。 以上の説明に関しで更に以下の項を開示する。 （１） 少くとも１個の中央処理ユニット（ＣＰＵ）
を有しオペレーティングシステムにより制御されるポリ
アルタイム省電力法用リアルタイム省電力法において、
該方法は次のステラ１すなわち、（ａ）前記オペレーテ
ィングシステムからコントロールを受け入れ、 （ｂ）前記少くとも１個のＣＰＵをスリープさせること
ができるかどうかを決定し、 （Ｃ）前記少くとも１個のＣＰＵの各々に対するカレン
トクロックレートを決定し、 （ｄ）前記決定されたカレントクロックレートに等しい
値を保存し、 （ｅ）前記少くとも１個のＣＰＵをスリープさせるよう
ハードウェアセレクタに指示し、（ｆ）割込みが生じた
かどうかを決定し、（ｇ）割込みが生じていなければ、
ステップｍを繰り返し割込みが生じるまで前記ＣＰ Ｌ
Ｊはスリープしたままであり、 （ｈ）割込みが生じると、前記少くとも１個のＣＰＵを
ウェークアップするように前記ハードウェアセレクタに
指示し、 （ｉ）前記所定のカレントクロックレートに等しい前記
保存された値を検索し、 （ｊ） ｆｔｉ記カレントクＯツクレートを前記検索さ
れた値に等しく設定し、 （ｋ） ｆｔｉ記オペレーティングシステムへコントロ
ールを戻す、 からなる、ポータブルコンピュータ用リアルタイム省電
力法。 （２） 第（１）項記載のリアルタイム省電力法にお
いて、前記少くとも１個のＣＰＵをスリープさせるよう
ハードウェアセレクタに指示する前記ステップ（ｇ）は
、さらに、 （１）前記ハードウェアセレクタへの通信回線を介して
前記ハードウェアセレクタからスリープＣＰＵコマンド
パルスを発生し、 （１）前記スリープＣＰＵコマンドに基いて前記バード
ウコアセレクタによりスリープクロツタを選定し、 （ｎ）前記スリープクロックから前記ＣＰＵヘパルスを
通して前記Ｇ Ｐ Ｕをスリープさせる、ステップから
なる、ポータブルコンピュータ用リアルタイム省電力法
。 （３） 第（１）項もしくは第（２）項記載のリアル
タイム省電力法において、前記中くとも１個のＣＰ Ｕ
をつｌ−ステップするよう前記ハードウェアセレクタに
指示する前記ステップ（ｈ）は、さらに、 （ｇ）前記バードウｒアセレクタへの通信回線を介して
前記ハードウェアセレクタからウェークＣＰＵコマンド
パルスを発生させ、 （ｐｌ前記ウェークＣｒ’ ＩＪコマンドに基いて前記
ハードウェアセレクタにより高速クロックを選定し、 （ｑ）前記高速りＤツクから前記ＣＰＵヘパルスを通し
て前記ＣＰＵをウェークアップさせる、ステップからな
る、ポータブルコンピュータ用リアルタイム省電力法。 （４） 第（１）項、第（２）項もしくは第（３）項
記載のリアルタイム省電フッ法において、前記中くとも
１個のＣＰＵをスリープさせることかできるかどうかを
決定する前記ステップ（ｂ）は、さらに、（ｆ）前記Ｃ
ＰＵが既にスリープしているかどうかをチエツクし、 （Ｓ）スリープしていなければ、前記ＣＰＵがスリープ
する前に前記ＣＰＵをウェークアップするのに使用可能
な割込みがあるかどうかを決定し、（１）使用可能な割
込みが無い場合には前記オペレーティングシステムへコ
ントロールを戻す、ステップからなる、ポータブルコン
ピュータ用リアルタイム省電力法。 （５） 第（１）項、第（２）項、第（３）項もしく
は第（４）項記載のリアルタイム省電力法において、前
記中くとも１個のＣＰＵをスリープさせることができる
かどうかを決定する前記ステップ（ｂ）は、さらに、 （ｒ）前記ＣＰＵが要求を受信したかどうかをチエツク
し、 （Ｓ）前記ＣＰＵが要求を受信しておれば、前記要求が
クリティカル入出力であるかどうかを決定し、 （１）前記要求がクリティカル入出ツノであれば前記オ
ペレーティングシステムへコントロールを戻し、 （Ｕ）＃記要求がクリティカル入出力でなければ前記Ｃ
ＰＵがスリープする前に前記ＣＰＵをウェークアップす
るのに使用可能な割込みがあるかどうかを決定し、 （Ｖ）使用可能な割込みがなければ前記オペレーティン
グシステムへコントロールを戻し、（Ｗ） ｆｉｉｉ記
要求が低速入出力からであるかどうかを決定し、 （ｘ） ’ｆｔｉ記要求が低速入出力からでない場合に
は前記オペレーティングシステムヘコント０−ルを戻す
、 ステップからなる、ポータブルコンピュータ用リアルタ
イム省電力法。 （６） 第（１）項記載のリアルタイム省電力法にお
いて、前記中くとも１個のＣＰＵをスリープさせるよう
にハードウェアセレクタに指示する前記ステップ（ｅ）
は、さらに、 （１）ＣＰｔＪアクティビティが増大しているかどうか
を決定し、 （曽）ステップ（１）の前記決定に従ってＣＰＵ休止間
隔を調整する、 ステップからなる、ボータプルコンピュータ用リアルタ
イム省電力ＰＸｉ。 （１） 第（１）項記載のリアルタイム省電力法にお
いて、前記割込みはシステム内の任意の周期的アクティ
ビティとすることができる、ポータブルコンピュータ用
リアルタイム省電り法。 （８） 中央処理装置（ＣＰＵ）を有するコンピュー
タの省電力＠誼において、該装置は、ＣＰＵアクティビ
ティ検出器と、 ＣＰＵクロックと、 高速パルスを与える第１のオシレータと、低速パルスを
与える第２のオシレータと、前記第１及び第２のオシレ
ータを選択するハードウェアセレクターであって、選択
された前記第１のオシレータから前記高速パルスを受信
するかもしくは選択された前記第２のオシレータから前
記低速パルスを受信するようにされており、且つ前記選
択されたオシレータから前記ＣＰＵクロックへ適切なパ
ルスを送るようにされている前記ハードウェアセレクタ
と、 前記ＣＰ Ｕアクティビティ検出器から検出されたＣＰ
Ｕアクティビティを受信するようにされているＣＰＵス
リープマネジ１１−であって、さらに前記ハードウェア
セレクタへパルスを発生して前記ハードウェアがどのオ
シレータを選択すべきかを指示する前記ＣＰＵスリープ
マネジャーを具備する、コンビ１−夕の省電力装置。 （９） 第（８）項記載の省電力装置において、前記
ＣＰＵアクティビティ検出器及び前記ＣＰＵスリープマ
ネジャーは前記ＣＰＵ内に存在する、省電力装置。 （１０）第（８）項記載の省電力装置において、前記Ｃ
ＰＵアクティビティ検出器及び前記ＣＰＵスリープマネ
ジャーは前記ＣＰＵの外に存在する、省電力装置。 （１１）第（８）項記載の省電力装置において、前記Ｃ
ＰＵアクティビティ検出器は前記ＣＰＵ内に存在し、前
記ＣＰＵスリープマネジャーは前記ＣＰＵの外に存在す
る、省電力装置。 （１２）第（８）項記載の省電力装置において、前記Ｃ
ＰＵアクティビティ検出器は前記ＣＰＵの外に存在し前
記ＣＰＵスリープマネジャーは前記ＣＰＵ内に存在する
、省電力装置。 （１３）第（８）項記載の省電力装置において、前記Ｃ
ＰＵアクティビティ検出器は、ざらに、前記ＣＰＵが受
信するクリティカル入出力割込みレートを検出する検出
器と、 前記検出されたレートが増大したかどうかを決定するコ
ンバータと、 前記コンバータからの結果に基いてカレントＣＰＵアク
ティビティレベルを示すインジケータと、 前記カレントＣＰＵアクティビティレベルを前記ＣＰＵ
スリープマネジャーへ通信するデジグネタ、 を具備する、省電力装置。 （１４）第（８）項記載の省電力！！＆置において、前
記ＣＰＵスリープマネジャーは、さらに、前記ＣＰＵア
クティビティ検出器から検出されたカレントＣＰＵアク
ティビティレベルを受信する受信機と、 前記検出され受信されたカレントＣＰＵアクティビティ
レベルに応答して、前記検出されたカレントＣＰＵアク
ティビティレベルが低重した時にＣＰＵ休止期間を伸ば
し前記検出されたカレントＣＰＵアクティビティレベル
が上昇した時に前記ＣＰＵ休止期間を短縮するように作
動する調整器と、 前記ＣＰＵのカレントクロックレートを決定し、前記Ｃ
ＰＵがスリープしている時に前記カレントウ０ツクに等
しい値を保存し、且つ前記ＣＰ ＬＪをウェークアップ
１６時に前記保存された値を検索するクロックレートキ
ーパと、 前記ハードウェアセレクタがどのオシレータを選択すべ
きかを前記ハード・シェアセレクタに指示するためのパ
ルスを発生するパルス発生器、を具備する、省電力装置
。 （１５） ＣＰ Ｌｌアクティビティレベルのリアル
タイムサンプリングに基いてＣＰＵが休止できるかどう
かを決定しハードウェアセレクタを始動させてモニター
の決定を行うモニター４０を使用したボータプルコンピ
ュータ用リアルタイム省電力装置及び方法。ＣＰＵが休
止できるとモニターが決定すると、ハードウェアセレク
タはＣＰＵクロック時間を低減しく２６０，２７０．２
８０＞、ＣＰＵをアクティブとすべき場合にはハードウ
ェアセレクタはＣＰＵを前の高速りＯツクレベルへ戻す
。休止状態から完全作動へのスイッチバックは、ユーザ
がそれを要求することなく且つコンピュータが“準備完
了“状態へ戻るのを持つ間コンピュータの動作を何ら遅
延させることなく生じる。 ４、 さらに、モニターがコンピュータの性能レベルを調整し
、ＣＰＵアクティビティのリアルタイムサンプリングに
応答して省電力を管理する。このような調整はＣＰＵサ
イクル内で達成されユーザの性能認識に影響を及ぼすこ
となく且つコンピュータで実行されている任意のシステ
ムアプリケージ］ンソフトウ１アに１１を及ぼすことは
ない。
第１図は本発明の実施例の自己同調局面を示すフィコ−
図、第２ａ図から第２ｄ図までは本発明で使用される活
動中の省電力モニタを示すフロー図、第３図は本発明で
使用される活動中の省電力関連ハードウェアを表わ１略
図、第４図は本発明の一実施例のスリープハードウェア
の線図、第５図は本発明のもう一つの実施例のスリープ
ハードウェアの線図ぐある。 参照符号の説明 ４０・・・電力モニター ５００．６６０，６８０，７００，７１０，７３０．７
４０・・・Ｄフリップ７０ツブ ５１０．５２０．７７０・・・ＡＮＤゲート５３０．６
３０，６４０，７５０．７６０・・・ＯＲゲート ５４０．６９０・・・スリープクロックオシレータ５５
０．７２０・・・高速クロックオシレータ６２０・・・
デマルチプレクサ ６５０・・・ＮＯＲゲート ６７０・・・３状態バツフ７ ７８０・・・外部ＰＡＬ
図、第２ａ図から第２ｄ図までは本発明で使用される活
動中の省電力モニタを示すフロー図、第３図は本発明で
使用される活動中の省電力関連ハードウェアを表わ１略
図、第４図は本発明の一実施例のスリープハードウェア
の線図、第５図は本発明のもう一つの実施例のスリープ
ハードウェアの線図ぐある。 参照符号の説明 ４０・・・電力モニター ５００．６６０，６８０，７００，７１０，７３０．７
４０・・・Ｄフリップ７０ツブ ５１０．５２０．７７０・・・ＡＮＤゲート５３０．６
３０，６４０，７５０．７６０・・・ＯＲゲート ５４０．６９０・・・スリープクロックオシレータ５５
０．７２０・・・高速クロックオシレータ６２０・・・
デマルチプレクサ ６５０・・・ＮＯＲゲート ６７０・・・３状態バツフ７ ７８０・・・外部ＰＡＬ
Claims (2)
- （１）少くとも１個の中央処理ユニット（ＣＰＵ）を有
しオペレーテイングシステムにより制御されるポータブ
ルコンピュータ用リアルタイム省電力法において、該方
法は次のステップすなわち、（ａ）前記オペレーティン
グシステムからコントロールを受け入れ、 （ｂ）前記少くとも１個のＣＰＵをスリープさせること
ができるかどうかを決定し、 （ｃ）前記少くとも１個のＣＰＵの各々に対するカレン
トクロックレートを決定し、 （ｄ）前記決定されたカレントクロックレートに等しい
値を保存し、 （ｅ）前記少くとも１個のＣＰＵをスリープさせるよう
ハードウェアセレクタに指示し、 （ｆ）割込みが生じたかどうかを決定し、 （ｇ）割込が生じていなければ、ステップ（ｆ）を繰り
返し割込みが生じるまで前記ＣＰＵはスリープしたまま
であり、 （ｈ）割込みが生じると、前記少くとも１個のＣＰＵを
ウエークアツプするように前記ハードウェアセレクタに
指示し、 （ｉ）前記所定のカレントクロックレートに等しい前記
保存された値を検索し、 （ｊ）前記カレントクロックレートを前記検索された値
に等しく設定し、 （ｋ）前記オペレーティングシステムへコントロールを
戻す、 からなる、ポータブルコンピュータ用リアルタイム省電
力法。 - （２）中央処理装置（ＣＰＵ）を有するコンピュータの
省電力装置において、該装置は、 ＣＰＵアクティビティ検出器と、 ＣＰＵクロックと、 高速パルスを与える第１のオシレータと、 低速パルスを与える第２のオシレータと、 前記第１及び第２のオシレータを選択するハードウェア
セレクターであって、選択された前記第１のオシレータ
から前記高速パルスを受信するかもしくは選択された前
記第２のオシレータから前記低速パルスを受信するよう
にされており、且つ前記選択されたオシレータから前記
ＣＰＵクロックへ適切なパルスを送るようにされている
前記ハードウェアセレクタと、 前記ＣＰＵアクティビティ検出器から検出されたＣＰＵ
アクティビティを受信するようにされているＣＰＵスリ
ープマネジャーであって、さらに前記ハードウェアセレ
クタへパルスを発生して前記ハードウェアセレクタがど
のオシレータを選択すべきかを指示する前記ＣＰＵスリ
ープマネジャー、 を具備する、コンピュータの省電力装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/429,270 US5218704A (en) | 1989-10-30 | 1989-10-30 | Real-time power conservation for portable computers |
| US429270 | 1989-10-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03210617A true JPH03210617A (ja) | 1991-09-13 |
Family
ID=23702544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2293478A Pending JPH03210617A (ja) | 1989-10-30 | 1990-10-30 | コンピュータ用リアルタイム省電力方法及び装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (14) | US5218704A (ja) |
| EP (1) | EP0426410B1 (ja) |
| JP (1) | JPH03210617A (ja) |
| KR (1) | KR100227297B1 (ja) |
| CN (1) | CN1024226C (ja) |
| DE (1) | DE69027510T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737616A (en) * | 1995-05-15 | 1998-04-07 | Nec Corporation | Power supply circuit with power saving capability |
| US6751741B1 (en) | 1999-02-09 | 2004-06-15 | International Business Machines Corporation | Computer power management apparatus and method for optimizing CPU throttling |
| JP2008010000A (ja) * | 2003-05-07 | 2008-01-17 | Apple Inc | プロセッサシステムにおける動的電力管理の方法および装置 |
| US20100235666A1 (en) * | 2009-03-12 | 2010-09-16 | Industrial Technology Research Institute | Method for determining switching of sleep mode, computer program product for performing the method, and recording medium for the computer program product |
Families Citing this family (299)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0675425B1 (en) * | 1989-06-30 | 1997-12-10 | Fujitsu Personal Systems, Inc. | A method for reducing power consumed by a computer |
| US5218704A (en) | 1989-10-30 | 1993-06-08 | Texas Instruments | Real-time power conservation for portable computers |
| US7194646B1 (en) * | 1989-10-30 | 2007-03-20 | Texas Instruments Incorporated | Real-time thermal management for computers |
| US6848054B1 (en) * | 1989-10-30 | 2005-01-25 | Texas Instruments Incorporated | Real-time computer thermal management and power conservation |
| US6158012A (en) * | 1989-10-30 | 2000-12-05 | Texas Instruments Incorporated | Real-time power conservation and thermal management for computers |
| JPH03231320A (ja) * | 1990-02-06 | 1991-10-15 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
| US5355501A (en) * | 1990-03-09 | 1994-10-11 | Novell, Inc. | Idle detection system |
| US6941481B2 (en) * | 1990-03-23 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| JP2762670B2 (ja) * | 1990-03-30 | 1998-06-04 | 松下電器産業株式会社 | データ処理装置 |
| US5355503A (en) * | 1990-05-31 | 1994-10-11 | National Semiconductor Corporation | Event driven scanning of data input equipment using multi-input wake-up techniques |
| US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
| US5560017A (en) * | 1990-11-09 | 1996-09-24 | Wang Laboratories, Inc. | System with clock frequency controller responsive to interrupt independent of software routine and software loop repeatedly executing instruction to slow down system clock |
| US5430881A (en) * | 1990-12-28 | 1995-07-04 | Dia Semicon Systems Incorporated | Supervisory control method and power saving control unit for computer system |
| JPH04236682A (ja) * | 1991-01-18 | 1992-08-25 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
| US5504907A (en) * | 1991-02-14 | 1996-04-02 | Dell Usa, L.P. | Power management system with adaptive control parameters for portable computer |
| US5566340A (en) * | 1991-02-14 | 1996-10-15 | Dell Usa L.P. | Portable computer system with adaptive power control parameters |
| KR950005225B1 (ko) * | 1991-03-26 | 1995-05-22 | 가부시끼가이샤 히다찌세이사꾸쇼 | 데이타 처리장치, 전원 콘트롤러 및 디스플레이 장치 |
| US5432946A (en) * | 1991-04-11 | 1995-07-11 | International Business Machines Corp. | LAN server personal computer with unattended activation capability |
| US5551033A (en) * | 1991-05-17 | 1996-08-27 | Zenith Data Systems Corporation | Apparatus for maintaining one interrupt mask register in conformity with another in a manner invisible to an executing program |
| US5652890A (en) * | 1991-05-17 | 1997-07-29 | Vantus Technologies, Inc. | Interrupt for a protected mode microprocessor which facilitates transparent entry to and exit from suspend mode |
| US5394527A (en) * | 1991-05-17 | 1995-02-28 | Zenith Data Systems Corporation | Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability |
| US5414861A (en) * | 1991-09-11 | 1995-05-09 | Fujitsu Limited | Data protection system using different levels of reserve power to maintain data in volatile memories for any period of time |
| WO1993006545A1 (en) * | 1991-09-13 | 1993-04-01 | Wang Laboratories, Inc. | Power savings with ms-dos idle loop |
| EP0617812B1 (en) | 1991-12-17 | 1998-03-04 | Compaq Computer Corporation | Apparatus for reducing computer system power consumption |
| US5369771A (en) * | 1991-12-23 | 1994-11-29 | Dell U.S.A., L.P. | Computer with transparent power-saving manipulation of CPU clock |
| US6343363B1 (en) * | 1994-09-22 | 2002-01-29 | National Semiconductor Corporation | Method of invoking a low power mode in a computer system using a halt instruction |
| US5452401A (en) * | 1992-03-31 | 1995-09-19 | Seiko Epson Corporation | Selective power-down for high performance CPU/system |
| US6193422B1 (en) * | 1992-04-03 | 2001-02-27 | Nec Corporation | Implementation of idle mode in a suspend/resume microprocessor system |
| US5469553A (en) * | 1992-04-16 | 1995-11-21 | Quantum Corporation | Event driven power reducing software state machine |
| US5537660A (en) * | 1992-04-17 | 1996-07-16 | Intel Corporation | Microcontroller having selectable bus timing modes based on primary and secondary clocks for controlling the exchange of data with memory |
| EP0574177B2 (en) * | 1992-06-12 | 2003-08-20 | Texas Instruments Incorporated | Method and apparatus for changing processor clock rate |
| US5404459A (en) * | 1992-07-21 | 1995-04-04 | Advanced Micro Devices | Serial interface module and method in which the clock is only activated to send a predetermined number of data bits |
| US5581297A (en) * | 1992-07-24 | 1996-12-03 | Intelligent Instruments Corporation | Low power video security monitoring system |
| US5613135A (en) * | 1992-09-17 | 1997-03-18 | Kabushiki Kaisha Toshiba | Portable computer having dedicated register group and peripheral controller bus between system bus and peripheral controller |
| US5416726A (en) * | 1992-10-06 | 1995-05-16 | Microsoft Corporation | Method and system for placing a computer in a reduced power state |
| US5339445A (en) * | 1992-11-16 | 1994-08-16 | Harris Corporation | Method of autonomously reducing power consumption in a computer sytem by compiling a history of power consumption |
| US5485623A (en) * | 1993-03-10 | 1996-01-16 | Hitachi, Ltd. | Information processor having high speed and safety resume system |
| US5337285A (en) * | 1993-05-21 | 1994-08-09 | Rambus, Inc. | Method and apparatus for power control in devices |
| US5446906A (en) * | 1993-06-30 | 1995-08-29 | Intel Corporation | Method and apparatus for suspending and resuming a keyboard controller |
| US7216064B1 (en) * | 1993-09-21 | 2007-05-08 | Intel Corporation | Method and apparatus for programmable thermal sensor for an integrated circuit |
| US5542035A (en) * | 1993-10-27 | 1996-07-30 | Elonex Technologies | Timer-controlled computer system shutdown and startup |
| US5467042A (en) * | 1993-11-08 | 1995-11-14 | Cirrus Logic, Inc. | Low power clocking apparatus and method |
| US6061803A (en) * | 1993-11-15 | 2000-05-09 | International Microcircuits, Inc. | Variable frequency clock for an electronic system and method therefor |
| US5471608A (en) * | 1993-12-09 | 1995-11-28 | Pitney Bowes Inc. | Dynamically programmable timer-counter having enable mode for timer data load and monitoring circuit to allow enable mode only upon time-out |
| US6865684B2 (en) * | 1993-12-13 | 2005-03-08 | Hewlett-Packard Development Company, L.P. | Utilization-based power management of a clocked device |
| US5706407A (en) * | 1993-12-28 | 1998-01-06 | Kabushiki Kaisha Toshiba | System for reallocation of memory banks in memory sized order |
| US5630008A (en) * | 1993-12-28 | 1997-05-13 | Mitsumi Electric Co., Ltd. | Control circuit for driving motor with reduced power consumption and disk unit having the control circuit |
| US5511203A (en) * | 1994-02-02 | 1996-04-23 | Advanced Micro Devices | Power management system distinguishing between primary and secondary system activity |
| US5504910A (en) * | 1994-02-02 | 1996-04-02 | Advanced Micro Devices, Inc. | Power management unit including software configurable state register and time-out counters for protecting against misbehaved software |
| KR0130621B1 (ko) * | 1994-04-27 | 1998-04-09 | 김광호 | 전자사진 현상 방식 프린터의 절전 프린팅 방법 |
| EP0683451B1 (en) * | 1994-05-09 | 2004-02-25 | Canon Kabushiki Kaisha | Power supply control method in multi-task environment |
| US7167993B1 (en) * | 1994-06-20 | 2007-01-23 | Thomas C Douglass | Thermal and power management for computer systems |
| US5752011A (en) * | 1994-06-20 | 1998-05-12 | Thomas; C. Douglas | Method and system for controlling a processor's clock frequency in accordance with the processor's temperature |
| US5511204A (en) * | 1994-09-07 | 1996-04-23 | International Business Machines Corporation | Performing system tasks at power-off using system management interrupt |
| US5675810A (en) * | 1994-09-07 | 1997-10-07 | Compaq Computer Corporation | Reducing power usage in a personal computer |
| US5603038A (en) * | 1994-09-07 | 1997-02-11 | International Business Machines Corporation | Automatic restoration of user options after power loss |
| US6311287B1 (en) * | 1994-10-11 | 2001-10-30 | Compaq Computer Corporation | Variable frequency clock control for microprocessor-based computer systems |
| US5590342A (en) * | 1994-11-29 | 1996-12-31 | Intel Corporation | Method and apparatus for reducing power consumption in a computer system using virtual device drivers |
| US5754436A (en) * | 1994-12-22 | 1998-05-19 | Texas Instruments Incorporated | Adaptive power management processes, circuits and systems |
| US5771390A (en) * | 1995-01-05 | 1998-06-23 | Dell Usa, L.P. | System and method for cascading from a power managed suspend state to a suspend-to-disk state in a computer system |
| US6192479B1 (en) | 1995-01-19 | 2001-02-20 | Texas Instruments Incorporated | Data processing with progressive, adaptive, CPU-driven power management |
| US5710933A (en) * | 1995-03-31 | 1998-01-20 | International Business Machines Corporation | System resource enable apparatus |
| US5926404A (en) * | 1995-05-23 | 1999-07-20 | Dell Usa, L.P. | Computer system with unattended operation power-saving suspend mode |
| US5752044A (en) * | 1995-06-07 | 1998-05-12 | International Business Machines Corporation | Computer system having multi-level suspend timers to suspend from operation in attended and unattended modes |
| JPH11507748A (ja) * | 1995-06-07 | 1999-07-06 | セイコーエプソン株式会社 | 節電モードを有するビデオ表示コントローラを備えたコンピュータ |
| US5901322A (en) * | 1995-06-22 | 1999-05-04 | National Semiconductor Corporation | Method and apparatus for dynamic control of clocks in a multiple clock processor, particularly for a data cache |
| US5727208A (en) * | 1995-07-03 | 1998-03-10 | Dell U.S.A. L.P. | Method and apparatus for configuration of processor operating parameters |
| US6282662B1 (en) * | 1995-08-04 | 2001-08-28 | Dell Usa, L.P. | Power management override for portable computers |
| US5983339A (en) * | 1995-08-21 | 1999-11-09 | International Business Machines Corporation | Power down system and method for pipelined logic functions |
| US5797019A (en) * | 1995-10-02 | 1998-08-18 | International Business Machines Corporation | Method and system for performance monitoring time lengths of disabled interrupts in a processing system |
| US5729726A (en) * | 1995-10-02 | 1998-03-17 | International Business Machines Corporation | Method and system for performance monitoring efficiency of branch unit operation in a processing system |
| US5748855A (en) * | 1995-10-02 | 1998-05-05 | Iinternational Business Machines Corporation | Method and system for performance monitoring of misaligned memory accesses in a processing system |
| US5949971A (en) * | 1995-10-02 | 1999-09-07 | International Business Machines Corporation | Method and system for performance monitoring through identification of frequency and length of time of execution of serialization instructions in a processing system |
| US5751945A (en) * | 1995-10-02 | 1998-05-12 | International Business Machines Corporation | Method and system for performance monitoring stalls to identify pipeline bottlenecks and stalls in a processing system |
| US5691920A (en) * | 1995-10-02 | 1997-11-25 | International Business Machines Corporation | Method and system for performance monitoring of dispatch unit efficiency in a processing system |
| US5752062A (en) * | 1995-10-02 | 1998-05-12 | International Business Machines Corporation | Method and system for performance monitoring through monitoring an order of processor events during execution in a processing system |
| KR0167648B1 (ko) * | 1995-10-10 | 1999-01-15 | 김광호 | 일체형 컴퓨터의 전원 공급 제어 장치 및 그 방법 |
| US5867718A (en) * | 1995-11-29 | 1999-02-02 | National Semiconductor Corporation | Method and apparatus for waking up a computer system via a parallel port |
| US7822996B2 (en) * | 1995-12-07 | 2010-10-26 | Texas Instruments Incorporated | Method for implementing thermal management in a processor and/or apparatus and/or system employing the same |
| US5758133A (en) * | 1995-12-28 | 1998-05-26 | Vlsi Technology, Inc. | System and method for altering bus speed based on bus utilization |
| EP1416355B1 (en) * | 1996-01-17 | 2014-08-13 | Texas Instruments Incorporated | Improvements in or relating to central processing units |
| JPH09305569A (ja) * | 1996-01-17 | 1997-11-28 | Texas Instr Inc <Ti> | Ｃｐｕの動作特性に応じてコンピュータの動作を制御する方法と装置 |
| US5754867A (en) * | 1996-03-20 | 1998-05-19 | Vlsi Technology, Inc. | Method for optimizing performance versus power consumption using external/internal clock frequency ratios |
| US6065138A (en) * | 1996-03-29 | 2000-05-16 | Magnitude Llc | Computer activity monitoring system |
| US5983355A (en) * | 1996-05-20 | 1999-11-09 | National Semiconductor Corporation | Power conservation method and apparatus activated by detecting specific fixed interrupt signals indicative of system inactivity and excluding prefetched signals |
| US5887179A (en) * | 1996-06-11 | 1999-03-23 | Motorola, Inc. | System power saving means and method |
| JP3617877B2 (ja) * | 1996-07-31 | 2005-02-09 | 株式会社東芝 | コンピュータシステムおよびその自動起動方法 |
| US5790609A (en) * | 1996-11-04 | 1998-08-04 | Texas Instruments Incorporated | Apparatus for cleanly switching between various clock sources in a data processing system |
| US5903746A (en) * | 1996-11-04 | 1999-05-11 | Texas Instruments Incorporated | Apparatus and method for automatically sequencing clocks in a data processing system when entering or leaving a low power state |
| US6601111B1 (en) | 1997-01-29 | 2003-07-29 | Palmsource, Inc. | Method and apparatus for unified external and interprocess communication |
| US5900875A (en) * | 1997-01-29 | 1999-05-04 | 3Com Corporation | Method and apparatus for interacting with a portable computer system |
| US6300946B1 (en) * | 1997-01-29 | 2001-10-09 | Palm, Inc. | Method and apparatus for interacting with a portable computer |
| US6115823A (en) * | 1997-06-17 | 2000-09-05 | Amphus, Inc. | System and method for task performance based dynamic distributed power management in a computer system and design method therefor |
| US5987614A (en) * | 1997-06-17 | 1999-11-16 | Vadem | Distributed power management system and method for computer |
| US6188830B1 (en) | 1997-07-14 | 2001-02-13 | Sony Corporation | Audiovisual effects processing method and apparatus for instantaneous storage-based playback of audio data in synchronization with video data |
| DE69722790T2 (de) * | 1997-09-12 | 2004-05-06 | Em Microelectronic-Marin S.A. | Mittel zum Aufwecken eines Systems, das in Schlafmodus arbeitet |
| US6675233B1 (en) * | 1998-03-26 | 2004-01-06 | O2 Micro International Limited | Audio controller for portable electronic devices |
| US6895448B2 (en) | 1998-03-26 | 2005-05-17 | O2 Micro, Inc. | Low-power audio CD player for portable computers |
| US6954804B2 (en) * | 1998-03-26 | 2005-10-11 | Micro, Inc. | Controller for portable electronic devices |
| US6243785B1 (en) * | 1998-05-20 | 2001-06-05 | 3Com Corporation | Hardware assisted polling for software drivers |
| US6345363B1 (en) | 1998-06-23 | 2002-02-05 | National Semiconductor Corporation | Microprocessor core power reduction by not reloading existing operands |
| DE59903416D1 (de) * | 1998-08-14 | 2002-12-19 | Siemens Ag | Verfahren und anordnung zur taktversorgung prozessorgesteuerter geräte |
| US6378081B1 (en) * | 1998-10-01 | 2002-04-23 | Gateway, Inc. | Power conservation without performance reduction in a power-managed system |
| FI117523B (fi) | 1998-10-07 | 2006-11-15 | Nokia Corp | Menetelmä tehonkulutuksen säätämiseksi |
| US6088806A (en) * | 1998-10-20 | 2000-07-11 | Seiko Epson Corporation | Apparatus and method with improved power-down mode |
| US6347377B2 (en) * | 1998-11-04 | 2002-02-12 | Phoenix Technologies Ltd. | Method and apparatus for providing intelligent power management |
| US6324651B2 (en) | 1998-11-12 | 2001-11-27 | International Business Machines Corporation | Method and apparatus for saving device state while a computer system is in sleep mode |
| KR100304196B1 (ko) * | 1998-11-18 | 2001-12-17 | 윤종용 | 정지모드해제오류검출기능및정상모드로의복구기능을갖는마이크로컨트롤러 |
| US6298448B1 (en) | 1998-12-21 | 2001-10-02 | Siemens Information And Communication Networks, Inc. | Apparatus and method for automatic CPU speed control based on application-specific criteria |
| US6523157B1 (en) | 1999-04-30 | 2003-02-18 | Matsushita Electric Industrial Co., Ltd. | Method for designing integrated circuit device and database for design of integrated circuit device |
| US6374169B1 (en) * | 1999-09-23 | 2002-04-16 | Caterpillar Inc. | Apparatus and method for conserving power on an earth moving machine having a mobile communicator |
| US6675304B1 (en) * | 1999-11-29 | 2004-01-06 | Intel Corporation | System for transitioning a processor from a higher to a lower activity state by switching in and out of an impedance on the voltage regulator |
| US7100061B2 (en) * | 2000-01-18 | 2006-08-29 | Transmeta Corporation | Adaptive power control |
| JP3538358B2 (ja) * | 2000-02-17 | 2004-06-14 | 三菱電機株式会社 | プログラマブル・コントローラ |
| US6665802B1 (en) | 2000-02-29 | 2003-12-16 | Infineon Technologies North America Corp. | Power management and control for a microcontroller |
| US6574739B1 (en) * | 2000-04-14 | 2003-06-03 | Compal Electronics, Inc. | Dynamic power saving by monitoring CPU utilization |
| KR100361340B1 (ko) * | 2000-05-15 | 2002-12-05 | 엘지전자 주식회사 | 씨피유 클럭 제어 방법 |
| JP2002051459A (ja) * | 2000-05-24 | 2002-02-15 | Sii Rd Center:Kk | 電子機器 |
| US7849463B2 (en) | 2000-06-02 | 2010-12-07 | Microsoft Corporation | Dynamically variable idle time thread scheduling |
| US7137117B2 (en) * | 2000-06-02 | 2006-11-14 | Microsoft Corporation | Dynamically variable idle time thread scheduling |
| JP2001350739A (ja) * | 2000-06-07 | 2001-12-21 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US6968469B1 (en) | 2000-06-16 | 2005-11-22 | Transmeta Corporation | System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored |
| KR100613201B1 (ko) * | 2000-08-28 | 2006-08-18 | 마이크로코넥트 엘엘씨 | 씨피유 사용량 측정 방법 |
| US6608476B1 (en) * | 2000-09-26 | 2003-08-19 | Sun Microsystems, Inc. | Method and apparatus for reducing power consumption |
| US7822967B2 (en) * | 2000-09-27 | 2010-10-26 | Huron Ip Llc | Apparatus, architecture, and method for integrated modular server system providing dynamically power-managed and work-load managed network devices |
| USRE40866E1 (en) | 2000-09-27 | 2009-08-04 | Huron Ip Llc | System, method, and architecture for dynamic server power management and dynamic workload management for multiserver environment |
| US7032119B2 (en) * | 2000-09-27 | 2006-04-18 | Amphus, Inc. | Dynamic power and workload management for multi-server system |
| US7552350B2 (en) | 2000-09-27 | 2009-06-23 | Huron Ip Llc | System and method for activity or event base dynamic energy conserving server reconfiguration |
| US7228441B2 (en) | 2000-09-27 | 2007-06-05 | Huron Ip Llc | Multi-server and multi-CPU power management system and method |
| US7058826B2 (en) | 2000-09-27 | 2006-06-06 | Amphus, Inc. | System, architecture, and method for logical server and other network devices in a dynamically configurable multi-server network environment |
| US6910139B2 (en) * | 2000-10-02 | 2005-06-21 | Fujitsu Limited | Software processing apparatus with a switching processing unit for displaying animation images in an environment operating base on type of power supply |
| US7260731B1 (en) | 2000-10-23 | 2007-08-21 | Transmeta Corporation | Saving power when in or transitioning to a static mode of a processor |
| US6735707B1 (en) * | 2000-10-27 | 2004-05-11 | Sun Microsystems, Inc. | Hardware architecture for a multi-mode power management system using a constant time reference for operating system support |
| US7522966B2 (en) * | 2000-12-01 | 2009-04-21 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
| US7522964B2 (en) | 2000-12-01 | 2009-04-21 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
| US7890741B2 (en) * | 2000-12-01 | 2011-02-15 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
| US7522965B2 (en) | 2000-12-01 | 2009-04-21 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
| US7526349B2 (en) * | 2000-12-01 | 2009-04-28 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
| US6694451B2 (en) | 2000-12-07 | 2004-02-17 | Hewlett-Packard Development Company, L.P. | Method for redundant suspend to RAM |
| US7164885B2 (en) * | 2000-12-18 | 2007-01-16 | Telefonaktiebolaget L M Ericsson (Publ) | Method and apparatus for selective service access |
| US6694442B2 (en) * | 2000-12-18 | 2004-02-17 | Asustek Computer Inc. | Method for saving power in a computer by idling system controller and reducing frequency of host clock signal used by system controller |
| US6671658B2 (en) * | 2000-12-23 | 2003-12-30 | Hewlett-Packard Development Company, L.P | Method for service level estimation in an operating computer system |
| US6802018B2 (en) * | 2000-12-27 | 2004-10-05 | Intel Corporation | Method and apparatus to directly access a peripheral device when central processor operations are suspended |
| US6802015B2 (en) * | 2000-12-29 | 2004-10-05 | Hewlett-Packard Development Company, L.P. | Method for accelerating the speed of a CPU using a system command having an operation not associated with changing the speed of the CPU |
| US7596709B2 (en) * | 2000-12-30 | 2009-09-29 | Intel Corporation | CPU power management based on utilization with lowest performance mode at the mid-utilization range |
| US6829713B2 (en) * | 2000-12-30 | 2004-12-07 | Intel Corporation | CPU power management based on utilization with lowest performance mode at the mid-utilization range |
| US6851068B2 (en) * | 2001-01-17 | 2005-02-01 | Sun Microsystems, Inc. | System for remotely controlling power cycling of a peripheral expansion subsystem by a host |
| US6715089B2 (en) * | 2001-01-22 | 2004-03-30 | Ati International Srl | Reducing power consumption by estimating engine load and reducing engine clock speed |
| US7301987B2 (en) * | 2001-02-08 | 2007-11-27 | Intel Corporation | Background processing and searching for a communication channel |
| US6823224B2 (en) * | 2001-02-21 | 2004-11-23 | Freescale Semiconductor, Inc. | Data processing system having an on-chip background debug system and method therefor |
| US20020138778A1 (en) * | 2001-03-22 | 2002-09-26 | Cole James R. | Controlling CPU core voltage to reduce power consumption |
| US6720673B2 (en) * | 2001-04-11 | 2004-04-13 | International Business Machines Corporation | Voltage island fencing |
| US20030196126A1 (en) * | 2002-04-11 | 2003-10-16 | Fung Henry T. | System, method, and architecture for dynamic server power management and dynamic workload management for multi-server environment |
| TW544797B (en) * | 2001-04-17 | 2003-08-01 | Kobe Steel Ltd | High-pressure processing apparatus |
| JP3687740B2 (ja) * | 2001-04-18 | 2005-08-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電源供給システム、コンピュータ装置、および最大電力制御方法 |
| JP3612033B2 (ja) * | 2001-04-20 | 2005-01-19 | パナソニック コミュニケーションズ株式会社 | ホーム・ゲートウェイ装置 |
| US7254721B1 (en) * | 2001-05-01 | 2007-08-07 | Advanced Micro Devices, Inc. | System and method for controlling an intergrated circuit to enter a predetermined performance state by skipping all intermediate states based on the determined utilization of the intergrated circuit |
| US20060248360A1 (en) * | 2001-05-18 | 2006-11-02 | Fung Henry T | Multi-server and multi-CPU power management system and method |
| US7000138B1 (en) * | 2001-06-07 | 2006-02-14 | Cirrus Logic, Inc | Circuits and methods for power management in a processor-based system and systems using the same |
| US6622253B2 (en) * | 2001-08-02 | 2003-09-16 | Scientific-Atlanta, Inc. | Controlling processor clock rate based on thread priority |
| US6661410B2 (en) * | 2001-09-07 | 2003-12-09 | Microsoft Corporation | Capacitive sensing and data input device power management |
| JP4870292B2 (ja) * | 2001-09-27 | 2012-02-08 | ラピスセミコンダクタ株式会社 | 割り込み処理可能な情報処理装置 |
| US7111178B2 (en) * | 2001-09-28 | 2006-09-19 | Intel Corporation | Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system |
| US20030065497A1 (en) * | 2001-09-28 | 2003-04-03 | Rhoads Monte J. | Power management system to select a power state for a network computer system based on load |
| US7111179B1 (en) | 2001-10-11 | 2006-09-19 | In-Hand Electronics, Inc. | Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters |
| US6693477B2 (en) * | 2001-10-22 | 2004-02-17 | Research In Motion Limited | Clock circuit for a microprocessor |
| US6785831B2 (en) * | 2001-12-06 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Power consumption management apparatus |
| US7114086B2 (en) * | 2002-01-04 | 2006-09-26 | Ati Technologies, Inc. | System for reduced power consumption by monitoring instruction buffer and method thereof |
| US6703599B1 (en) * | 2002-01-30 | 2004-03-09 | Microsoft Corporation | Proximity sensor with adaptive threshold |
| US7349995B2 (en) * | 2002-03-07 | 2008-03-25 | Intel Corporation | Computing device with scalable logic block to respond to data transfer requests |
| US7920897B2 (en) * | 2002-03-14 | 2011-04-05 | Intel Corporation | Interference suppression in computer radio modems |
| US7670224B2 (en) * | 2002-04-03 | 2010-03-02 | Igt | Gaming apparatus with power saving feature |
| US7290246B2 (en) * | 2002-04-04 | 2007-10-30 | Texas Instruments Incorporated | Power profiling system and method for correlating runtime information |
| US7336090B1 (en) * | 2002-04-16 | 2008-02-26 | Transmeta Corporation | Frequency specific closed loop feedback control of integrated circuits |
| US7112978B1 (en) | 2002-04-16 | 2006-09-26 | Transmeta Corporation | Frequency specific closed loop feedback control of integrated circuits |
| US7941675B2 (en) | 2002-12-31 | 2011-05-10 | Burr James B | Adaptive power control |
| US6924667B2 (en) * | 2002-07-19 | 2005-08-02 | O2Micro International Limited | Level shifting and level-shifting amplifier circuits |
| US6954867B2 (en) * | 2002-07-26 | 2005-10-11 | Microsoft Corporation | Capacitive sensing employing a repeatable offset charge |
| KR100471181B1 (ko) * | 2002-08-20 | 2005-03-10 | 삼성전자주식회사 | 소모 전력에 따라 동작 성능을 최적화할 수 있는 집적회로 장치 |
| US7209805B2 (en) * | 2002-09-17 | 2007-04-24 | Ricoh Company Ltd. | Approach for managing power consumption of network devices |
| US6748299B1 (en) | 2002-09-17 | 2004-06-08 | Ricoh Company, Ltd. | Approach for managing power consumption in buildings |
| DE10251806A1 (de) * | 2002-11-07 | 2004-05-19 | Philips Intellectual Property & Standards Gmbh | Schaltungsanordnung für einen Mikrocontroller und Verfahren zum Betreiben eines Fernsteuerungsempfängers |
| GB2395309A (en) * | 2002-11-12 | 2004-05-19 | Advanced Risc Mach Ltd | Performance level selection in a data processing system |
| US7131015B2 (en) * | 2002-11-12 | 2006-10-31 | Arm Limited | Performance level selection in a data processing system using a plurality of performance request calculating algorithms |
| US7321942B2 (en) * | 2002-11-12 | 2008-01-22 | Arm Limited | Performance counter for adding variable work increment value that is dependent upon clock frequency |
| US7886164B1 (en) | 2002-11-14 | 2011-02-08 | Nvidia Corporation | Processor temperature adjustment system and method |
| US7882369B1 (en) | 2002-11-14 | 2011-02-01 | Nvidia Corporation | Processor performance adjustment system and method |
| US7798033B2 (en) * | 2002-11-14 | 2010-09-21 | Ims Gear Gmbh | Power-assisted steering having a gear mechanism |
| US7849332B1 (en) | 2002-11-14 | 2010-12-07 | Nvidia Corporation | Processor voltage adjustment system and method |
| US7043649B2 (en) * | 2002-11-20 | 2006-05-09 | Portalplayer, Inc. | System clock power management for chips with multiple processing modules |
| US7205758B1 (en) | 2004-02-02 | 2007-04-17 | Transmeta Corporation | Systems and methods for adjusting threshold voltage |
| US7786756B1 (en) | 2002-12-31 | 2010-08-31 | Vjekoslav Svilan | Method and system for latchup suppression |
| US7949864B1 (en) | 2002-12-31 | 2011-05-24 | Vjekoslav Svilan | Balanced adaptive body bias control |
| US7642835B1 (en) * | 2003-11-12 | 2010-01-05 | Robert Fu | System for substrate potential regulation during power-up in integrated circuits |
| US7953990B2 (en) * | 2002-12-31 | 2011-05-31 | Stewart Thomas E | Adaptive power control based on post package characterization of integrated circuits |
| US7228242B2 (en) * | 2002-12-31 | 2007-06-05 | Transmeta Corporation | Adaptive power control based on pre package characterization of integrated circuits |
| GB2397142B (en) * | 2003-01-13 | 2006-01-04 | Advanced Risc Mach Ltd | Data processing performance control |
| EP1584020B1 (en) * | 2003-01-13 | 2011-08-10 | ARM Limited | Data processing performance control |
| KR100510861B1 (ko) * | 2003-01-18 | 2005-08-31 | 디지피아(주) | 직교 주파수 분할 다중 전송 시스템에서의 훈련 신호 결정방법 및 그 훈련 신호를 이용한 직교 주파수 분할 다중수신기와 수신 방법 |
| US7152170B2 (en) * | 2003-02-20 | 2006-12-19 | Samsung Electronics Co., Ltd. | Simultaneous multi-threading processor circuits and computer program products configured to operate at different performance levels based on a number of operating threads and methods of operating |
| TWI261198B (en) * | 2003-02-20 | 2006-09-01 | Samsung Electronics Co Ltd | Simultaneous multi-threading processor circuits and computer program products configured to operate at different performance levels based on a number of operating threads and methods of operating |
| CN1311316C (zh) * | 2003-06-16 | 2007-04-18 | 纬创资通股份有限公司 | 控制电脑***的操作模式的方法和装置 |
| TWI242133B (en) * | 2003-12-02 | 2005-10-21 | Via Tech Inc | Interrupt signal control method |
| US7012461B1 (en) | 2003-12-23 | 2006-03-14 | Transmeta Corporation | Stabilization component for a substrate potential regulation circuit |
| US7129771B1 (en) | 2003-12-23 | 2006-10-31 | Transmeta Corporation | Servo loop for well bias voltage source |
| US7649402B1 (en) * | 2003-12-23 | 2010-01-19 | Tien-Min Chen | Feedback-controlled body-bias voltage source |
| US7692477B1 (en) * | 2003-12-23 | 2010-04-06 | Tien-Min Chen | Precise control component for a substrate potential regulation circuit |
| US7859062B1 (en) | 2004-02-02 | 2010-12-28 | Koniaris Kleanthes G | Systems and methods for integrated circuits comprising multiple body biasing domains |
| US7816742B1 (en) | 2004-09-30 | 2010-10-19 | Koniaris Kleanthes G | Systems and methods for integrated circuits comprising multiple body biasing domains |
| US7616663B1 (en) | 2004-03-04 | 2009-11-10 | Verizon Corporate Services Group, Inc. | Method and apparatus for information dissemination |
| US7038506B2 (en) * | 2004-03-23 | 2006-05-02 | Stmicroelectronics Pvt. Ltd. | Automatic selection of an on-chip ancillary internal clock generator upon resetting a digital system |
| US7698575B2 (en) * | 2004-03-30 | 2010-04-13 | Intel Corporation | Managing power consumption by requesting an adjustment to an operating point of a processor |
| US7562233B1 (en) | 2004-06-22 | 2009-07-14 | Transmeta Corporation | Adaptive control of operating and body bias voltages |
| US7774625B1 (en) | 2004-06-22 | 2010-08-10 | Eric Chien-Li Sheng | Adaptive voltage control by accessing information stored within and specific to a microprocessor |
| US7343502B2 (en) * | 2004-07-26 | 2008-03-11 | Intel Corporation | Method and apparatus for dynamic DLL powerdown and memory self-refresh |
| US7761874B2 (en) * | 2004-08-13 | 2010-07-20 | Intel Corporation | Managing processing system power and performance based on utilization trends |
| EP1626328A1 (en) * | 2004-08-13 | 2006-02-15 | Dialog Semiconductor GmbH | Power saving during idle loop |
| US7388248B2 (en) * | 2004-09-01 | 2008-06-17 | Micron Technology, Inc. | Dielectric relaxation memory |
| US7249269B1 (en) | 2004-09-10 | 2007-07-24 | Ricoh Company, Ltd. | Method of pre-activating network devices based upon previous usage data |
| CN101069147B (zh) * | 2004-11-10 | 2011-07-06 | 飞思卡尔半导体公司 | 使用多个参考电路来控制电压和频率的装置和方法 |
| US20060179172A1 (en) * | 2005-01-28 | 2006-08-10 | Texas Instruments Incorporated | Method and system for reducing power consumption of a direct memory access controller |
| US7739531B1 (en) | 2005-03-04 | 2010-06-15 | Nvidia Corporation | Dynamic voltage scaling |
| US20060203411A1 (en) * | 2005-03-08 | 2006-09-14 | Fourie Julius W | Multi-Purpose Interrupter for Cathodic Protection Systems |
| JP2006338204A (ja) * | 2005-05-31 | 2006-12-14 | Toshiba Corp | 情報処理装置、および省電力制御方法 |
| KR100653065B1 (ko) * | 2005-07-21 | 2006-12-01 | 삼성전자주식회사 | 전자기기 시스템 및 그 제어방법 |
| US7421600B2 (en) * | 2005-07-29 | 2008-09-02 | Silicon Integrated Systems Corp. | Power saving method |
| US7386647B2 (en) * | 2005-10-14 | 2008-06-10 | Dell Products L.P. | System and method for processing an interrupt in a processor supporting multithread execution |
| JP2007156926A (ja) * | 2005-12-06 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 割込制御装置 |
| US7698490B2 (en) * | 2005-12-21 | 2010-04-13 | Nvidia Corporation | Passive USB power configuration switching |
| US7689838B2 (en) * | 2005-12-22 | 2010-03-30 | Intel Corporation | Method and apparatus for providing for detecting processor state transitions |
| JP4771828B2 (ja) * | 2006-02-24 | 2011-09-14 | 富士通セミコンダクター株式会社 | 電源装置の制御回路、電源装置及びその制御方法 |
| US20070204268A1 (en) * | 2006-02-27 | 2007-08-30 | Red. Hat, Inc. | Methods and systems for scheduling processes in a multi-core processor environment |
| US7490256B2 (en) * | 2006-04-04 | 2009-02-10 | Microsoft Corporation | Identifying a target processor idle state |
| US20070266385A1 (en) * | 2006-05-11 | 2007-11-15 | Arm Limited | Performance level setting in a data processing system |
| US7414550B1 (en) | 2006-06-30 | 2008-08-19 | Nvidia Corporation | Methods and systems for sample rate conversion and sample clock synchronization |
| GB2445167A (en) * | 2006-12-29 | 2008-07-02 | Advanced Risc Mach Ltd | Managing performance of a processor |
| US7504895B2 (en) * | 2007-04-10 | 2009-03-17 | Texas Instruments Incorporated | Multi-phase interleaved oscillator |
| US9134782B2 (en) | 2007-05-07 | 2015-09-15 | Nvidia Corporation | Maintaining optimum voltage supply to match performance of an integrated circuit |
| US8725488B2 (en) * | 2007-07-26 | 2014-05-13 | Qualcomm Incorporated | Method and apparatus for adaptive voltage scaling based on instruction usage |
| US9209792B1 (en) | 2007-08-15 | 2015-12-08 | Nvidia Corporation | Clock selection system and method |
| US8156353B2 (en) * | 2007-09-17 | 2012-04-10 | Intel Corporation | Techniques for communications power management based on system states |
| US8661167B2 (en) * | 2007-09-17 | 2014-02-25 | Intel Corporation | DMA (direct memory access) coalescing |
| US7962679B2 (en) * | 2007-09-28 | 2011-06-14 | Intel Corporation | Interrupt balancing for multi-core and power |
| CN101652760B (zh) * | 2007-12-10 | 2012-12-26 | 松下电器产业株式会社 | 共享缓存控制装置、共享缓存控制方法及集成电路 |
| US8327173B2 (en) * | 2007-12-17 | 2012-12-04 | Nvidia Corporation | Integrated circuit device core power down independent of peripheral device operation |
| US9088176B2 (en) * | 2007-12-17 | 2015-07-21 | Nvidia Corporation | Power management efficiency using DC-DC and linear regulators in conjunction |
| US20090164818A1 (en) * | 2007-12-19 | 2009-06-25 | Kwa Seh W | Activity window notification protocol |
| US8370663B2 (en) | 2008-02-11 | 2013-02-05 | Nvidia Corporation | Power management with dynamic frequency adjustments |
| US9411390B2 (en) | 2008-02-11 | 2016-08-09 | Nvidia Corporation | Integrated circuit device having power domains and partitions based on use case power optimization |
| DE102008013293B4 (de) | 2008-03-07 | 2010-11-04 | Udo Elliger | Dämpferhebel für eine Dämpferanordnung für Flügel sowie Dämpferanordnung |
| US8762759B2 (en) * | 2008-04-10 | 2014-06-24 | Nvidia Corporation | Responding to interrupts while in a reduced power state |
| US9423846B2 (en) | 2008-04-10 | 2016-08-23 | Nvidia Corporation | Powered ring to maintain IO state independent of the core of an integrated circuit device |
| US20090327656A1 (en) * | 2008-05-16 | 2009-12-31 | Dan Baum | Efficiency-based determination of operational characteristics |
| US8086882B2 (en) * | 2008-06-29 | 2011-12-27 | Microsoft Corporation | Energy measurement techniques for computing systems |
| US20100017583A1 (en) * | 2008-07-15 | 2010-01-21 | International Business Machines Corporation | Call Stack Sampling for a Multi-Processor System |
| US9418005B2 (en) | 2008-07-15 | 2016-08-16 | International Business Machines Corporation | Managing garbage collection in a data processing system |
| US8386807B2 (en) * | 2008-09-30 | 2013-02-26 | Intel Corporation | Power management for processing unit |
| JP2010097277A (ja) * | 2008-10-14 | 2010-04-30 | Toshiba Corp | 情報処理装置 |
| US8336762B1 (en) | 2008-11-17 | 2012-12-25 | Greenwise Bankcard LLC | Payment transaction processing |
| US8181049B2 (en) * | 2009-01-16 | 2012-05-15 | Freescale Semiconductor, Inc. | Method for controlling a frequency of a clock signal to control power consumption and a device having power consumption capabilities |
| US20100250986A1 (en) * | 2009-03-27 | 2010-09-30 | Motorola, Inc. | Method and Device for Improving Battery Life of a Mobile Computing Device |
| US8121958B2 (en) | 2009-06-08 | 2012-02-21 | Ricoh Company, Ltd. | Approach for determining alternative printing device arrangements |
| US8488951B2 (en) * | 2009-07-09 | 2013-07-16 | Nvidia Corporation | Multimedia framework to provide ultra-low power multimedia playback |
| US8688826B2 (en) * | 2009-11-30 | 2014-04-01 | Motorola Mobility Llc | Mobile computing device and method with intelligent pushing management |
| US9256265B2 (en) | 2009-12-30 | 2016-02-09 | Nvidia Corporation | Method and system for artificially and dynamically limiting the framerate of a graphics processing unit |
| US9830889B2 (en) | 2009-12-31 | 2017-11-28 | Nvidia Corporation | Methods and system for artifically and dynamically limiting the display resolution of an application |
| US9176783B2 (en) | 2010-05-24 | 2015-11-03 | International Business Machines Corporation | Idle transitions sampling with execution context |
| US8839006B2 (en) | 2010-05-28 | 2014-09-16 | Nvidia Corporation | Power consumption reduction systems and methods |
| US8843684B2 (en) | 2010-06-11 | 2014-09-23 | International Business Machines Corporation | Performing call stack sampling by setting affinity of target thread to a current process to prevent target thread migration |
| US8799872B2 (en) | 2010-06-27 | 2014-08-05 | International Business Machines Corporation | Sampling with sample pacing |
| US20120042313A1 (en) * | 2010-08-13 | 2012-02-16 | Weng-Hang Tam | System having tunable performance, and associated method |
| US8799904B2 (en) | 2011-01-21 | 2014-08-05 | International Business Machines Corporation | Scalable system call stack sampling |
| US8862924B2 (en) | 2011-11-15 | 2014-10-14 | Advanced Micro Devices, Inc. | Processor with power control via instruction issuance |
| US8775838B2 (en) * | 2012-02-01 | 2014-07-08 | Texas Instruments Incorporated | Limiting the number of unexpected wakeups in a computer system implementing a power-saving preemptive wakeup method from historical data |
| US9275690B2 (en) | 2012-05-30 | 2016-03-01 | Tahoe Rf Semiconductor, Inc. | Power management in an electronic system through reducing energy usage of a battery and/or controlling an output power of an amplifier thereof |
| US9509351B2 (en) | 2012-07-27 | 2016-11-29 | Tahoe Rf Semiconductor, Inc. | Simultaneous accommodation of a low power signal and an interfering signal in a radio frequency (RF) receiver |
| US9395799B2 (en) | 2012-08-09 | 2016-07-19 | Nvidia Corporation | Power management techniques for USB interfaces |
| US9471395B2 (en) | 2012-08-23 | 2016-10-18 | Nvidia Corporation | Processor cluster migration techniques |
| US8947137B2 (en) | 2012-09-05 | 2015-02-03 | Nvidia Corporation | Core voltage reset systems and methods with wide noise margin |
| US9575542B2 (en) * | 2013-01-31 | 2017-02-21 | Hewlett Packard Enterprise Development Lp | Computer power management |
| US9837714B2 (en) | 2013-03-15 | 2017-12-05 | Integrated Device Technology, Inc. | Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through a circular configuration thereof |
| US9780449B2 (en) | 2013-03-15 | 2017-10-03 | Integrated Device Technology, Inc. | Phase shift based improved reference input frequency signal injection into a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation to reduce a phase-steering requirement during beamforming |
| US9184498B2 (en) | 2013-03-15 | 2015-11-10 | Gigoptix, Inc. | Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through fine control of a tunable frequency of a tank circuit of a VCO thereof |
| US9666942B2 (en) | 2013-03-15 | 2017-05-30 | Gigpeak, Inc. | Adaptive transmit array for beam-steering |
| US9531070B2 (en) | 2013-03-15 | 2016-12-27 | Christopher T. Schiller | Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through accommodating differential coupling between VCOs thereof |
| US9722310B2 (en) | 2013-03-15 | 2017-08-01 | Gigpeak, Inc. | Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through frequency multiplication |
| US9716315B2 (en) | 2013-03-15 | 2017-07-25 | Gigpeak, Inc. | Automatic high-resolution adaptive beam-steering |
| US9395784B2 (en) * | 2013-04-25 | 2016-07-19 | Intel Corporation | Independently controlling frequency of plurality of power domains in a processor system |
| US9354943B2 (en) | 2014-03-19 | 2016-05-31 | International Business Machines Corporation | Power management for multi-core processing systems |
| US9760158B2 (en) * | 2014-06-06 | 2017-09-12 | Intel Corporation | Forcing a processor into a low power state |
| CN104490478A (zh) | 2015-01-09 | 2015-04-08 | 王小楠 | 医用射线定位薄膜及定位便捷的病变处拍照方法 |
| US9921639B2 (en) | 2015-06-25 | 2018-03-20 | International Business Machines Corporation | Clustering execution in a processing system to increase power savings |
| US9575554B1 (en) | 2015-12-15 | 2017-02-21 | International Business Machines Corporation | Dynamic time sliced sensor sampling for reduced power consumption |
| CN105718320B (zh) * | 2016-01-18 | 2020-11-06 | 华为技术有限公司 | 一种时钟任务处理方法、装置及设备 |
| US10499337B1 (en) | 2017-04-10 | 2019-12-03 | Alarm.Com Incorporated | Tracking device battery conservation |
| US10664424B2 (en) | 2017-11-02 | 2020-05-26 | Texas Instruments Incorporated | Digital bus activity monitor |
| US10761584B2 (en) | 2018-03-16 | 2020-09-01 | Vigyanlabs Innovations Private Limited | System and method to enable prediction-based power management |
| JP6569185B1 (ja) * | 2018-06-14 | 2019-09-04 | レノボ・シンガポール・プライベート・リミテッド | 情報処理装置、情報処理装置の制御方法およびプログラム |
| US10795850B2 (en) | 2019-02-26 | 2020-10-06 | Texas Instruments Incorporated | Methods and apparatus to transition devices between operational states |
Family Cites Families (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3453601A (en) * | 1966-10-18 | 1969-07-01 | Philco Ford Corp | Two speed arithmetic calculator |
| US3623017A (en) * | 1969-10-22 | 1971-11-23 | Sperry Rand Corp | Dual clocking arrangement for a digital computer |
| NL7207216A (ja) * | 1972-05-27 | 1973-11-29 | ||
| US3922526A (en) * | 1973-02-02 | 1975-11-25 | Texas Instruments Inc | Driver means for lsi calculator to reduce power consumption |
| US3941989A (en) * | 1974-12-13 | 1976-03-02 | Mos Technology, Inc. | Reducing power consumption in calculators |
| US3922528A (en) * | 1975-03-10 | 1975-11-25 | Rama Corp | Thermostat heater |
| DE2615306C2 (de) * | 1976-04-08 | 1982-06-03 | Vereinigte Flugtechnische Werke Gmbh, 2800 Bremen | Meßdatenerfassungs- und Verarbeitungsanlage |
| JPS533120A (en) * | 1976-06-30 | 1978-01-12 | Canon Inc | Control circuit |
| US4137583A (en) * | 1976-09-30 | 1979-02-06 | Baldwin/Green Inc. | Gymnastic mat |
| GB1561961A (en) * | 1977-04-20 | 1980-03-05 | Int Computers Ltd | Data processing units |
| US4408665A (en) * | 1977-05-03 | 1983-10-11 | Equity Oil Company | In situ recovery of oil and gas from water-flooded oil shale formations |
| JPS54144152A (en) * | 1978-04-28 | 1979-11-10 | Sharp Corp | Integrated circuit device |
| US4279020A (en) * | 1978-08-18 | 1981-07-14 | Bell Telephone Laboratories, Incorporated | Power supply circuit for a data processor |
| US4381552A (en) * | 1978-12-08 | 1983-04-26 | Motorola Inc. | Stanby mode controller utilizing microprocessor |
| US4254475A (en) * | 1979-03-12 | 1981-03-03 | Raytheon Company | Microprocessor having dual frequency clock |
| US4361873A (en) * | 1979-06-11 | 1982-11-30 | Texas Instruments Incorporated | Calculator with constant memory |
| US4748559A (en) * | 1979-08-09 | 1988-05-31 | Motorola, Inc. | Apparatus for reducing power consumed by a static microprocessor |
| US4758945A (en) * | 1979-08-09 | 1988-07-19 | Motorola, Inc. | Method for reducing power consumed by a static microprocessor |
| US4287577A (en) * | 1979-09-27 | 1981-09-01 | Communications Satellite Corporation | Interleaved TDMA terrestrial interface buffer |
| US4316247A (en) * | 1979-10-30 | 1982-02-16 | Texas Instruments, Inc. | Low power consumption data processing system |
| US4293927A (en) * | 1979-12-12 | 1981-10-06 | Casio Computer Co., Ltd. | Power consumption control system for electronic digital data processing devices |
| US4317181A (en) * | 1979-12-26 | 1982-02-23 | Texas Instruments Incorporated | Four mode microcomputer power save operation |
| US4317180A (en) * | 1979-12-26 | 1982-02-23 | Texas Instruments Incorporated | Clocked logic low power standby mode |
| US4409665A (en) * | 1979-12-26 | 1983-10-11 | Texas Instruments Incorporated | Turn-off-processor between keystrokes |
| JPS6017130B2 (ja) | 1980-06-06 | 1985-05-01 | 日本電気株式会社 | アドレス制御装置 |
| US4381873A (en) * | 1980-08-12 | 1983-05-03 | Occidental Research Corp. | In situ roasting and leaching of sulfide minerals |
| JPS5775335A (en) * | 1980-10-27 | 1982-05-11 | Hitachi Ltd | Data processor |
| US4409865A (en) * | 1981-01-15 | 1983-10-18 | Unex Corporation | Continuous ratchet drive |
| JPS5865950A (ja) * | 1981-10-14 | 1983-04-19 | Nippon Denso Co Ltd | 内燃機関の制御方法 |
| JPS58127262A (ja) * | 1982-01-25 | 1983-07-29 | Toshiba Corp | マイクロコンピユ−タ |
| US4590583A (en) * | 1982-07-16 | 1986-05-20 | At&T Bell Laboratories | Coin telephone measurement circuitry |
| US4615008A (en) * | 1982-12-22 | 1986-09-30 | United Technologies Corporation | Pulse record data capture for electrostatic engine diagnostics |
| JPS59135569A (ja) * | 1983-01-24 | 1984-08-03 | Sharp Corp | マルチプロセツサの制御方式 |
| JPS59200326A (ja) * | 1983-04-26 | 1984-11-13 | Nec Corp | データ処理装置 |
| JPS59200327A (ja) * | 1983-04-26 | 1984-11-13 | Nec Corp | 周辺装置の制御方式 |
| JPS59231966A (ja) * | 1983-06-14 | 1984-12-26 | Tamura Electric Works Ltd | 公衆電話機の処理制御方式 |
| US4698748A (en) * | 1983-10-07 | 1987-10-06 | Essex Group, Inc. | Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity |
| US4893271A (en) * | 1983-11-07 | 1990-01-09 | Motorola, Inc. | Synthesized clock microcomputer with power saving |
| US4780843A (en) * | 1983-11-07 | 1988-10-25 | Motorola, Inc. | Wait mode power reduction system and method for data processor |
| US4819164A (en) * | 1983-12-12 | 1989-04-04 | Texas Instruments Incorporated | Variable frequency microprocessor clock generator |
| AU560995B2 (en) * | 1984-02-07 | 1987-04-30 | Toshiba, Kabushiki Kaisha | Process control apparatus |
| JPS60198618A (ja) * | 1984-03-21 | 1985-10-08 | Oki Electric Ind Co Ltd | ダイナミツク論理回路 |
| US4670837A (en) * | 1984-06-25 | 1987-06-02 | American Telephone And Telegraph Company | Electrical system having variable-frequency clock |
| US5179693A (en) * | 1985-03-29 | 1993-01-12 | Fujitsu Limited | System for controlling operation of processor by adjusting duty cycle of performance control pulse based upon target performance value |
| US4641440A (en) * | 1985-04-30 | 1987-02-10 | Vladimir Agranov | Map holder |
| US4821229A (en) * | 1985-12-12 | 1989-04-11 | Zenith Electronics Corporation | Dual operating speed switchover arrangement for CPU |
| US4745559A (en) * | 1985-12-27 | 1988-05-17 | Reuters Limited | Method and system for dynamically controlling the content of a local receiver data base from a transmitted data base in an information retrieval communication network |
| US5086387A (en) * | 1986-01-17 | 1992-02-04 | International Business Machines Corporation | Multi-frequency clock generation with low state coincidence upon latching |
| US4851987A (en) * | 1986-01-17 | 1989-07-25 | International Business Machines Corporation | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur |
| GB2194082A (en) * | 1986-08-18 | 1988-02-24 | Philips Nv | Data processing apparatus with energy saving clocking device |
| US4870837A (en) * | 1986-09-18 | 1989-10-03 | Weins Janine J | Device for maintaining the chill on a bottle of wine |
| SE464855B (sv) * | 1986-09-29 | 1991-06-24 | Asea Ab | Foerfarande vid en industrirobot foer kalibrering av en sensor |
| JPS63163912A (ja) * | 1986-12-26 | 1988-07-07 | Toshiba Corp | マイクロコンピユ−タシステム |
| US4814591A (en) * | 1987-04-13 | 1989-03-21 | Kabushiki Kaisha Toshiba | Portable medium |
| US5027290A (en) * | 1987-05-28 | 1991-06-25 | Digital Equipment Corporation | Computer workstation including video update arrangement |
| US4812418A (en) * | 1987-11-27 | 1989-03-14 | Motorola, Inc. | Micron and submicron patterning without using a lithographic mask having submicron dimensions |
| US4924428A (en) * | 1987-12-08 | 1990-05-08 | Northern Telecom Limited | Real time digital signal processor idle indicator |
| NL8801036A (nl) * | 1988-04-21 | 1989-11-16 | Stamicarbon | Werkwijze voor de bereiding van cyclohexanol en/of cyclohexanon. |
| DK174975B1 (da) * | 1988-05-06 | 2004-04-05 | Toppan Printing Co Ltd | Integreret kredsløbskort |
| US5025387A (en) * | 1988-09-06 | 1991-06-18 | Motorola, Inc. | Power saving arrangement for a clocked digital circuit |
| US4856386A (en) * | 1988-09-26 | 1989-08-15 | Rodriguez Hector L | Socket assembly for multiple size wrenching surfaces |
| DE68919638T2 (de) * | 1988-10-14 | 1995-05-24 | Ibm | Rechner mit unterbrechungsgesteuerter Taktgeschwindigkeit und Verfahren für seinen Betrieb. |
| US4980836A (en) * | 1988-10-14 | 1990-12-25 | Compaq Computer Corporation | Apparatus for reducing computer system power consumption |
| US5175845A (en) | 1988-12-09 | 1992-12-29 | Dallas Semiconductor Corp. | Integrated circuit with watchdog timer and sleep control logic which places IC and watchdog timer into sleep mode |
| US5142684A (en) * | 1989-06-23 | 1992-08-25 | Hand Held Products, Inc. | Power conservation in microprocessor controlled devices |
| US5021679A (en) * | 1989-06-30 | 1991-06-04 | Poqet Computer Corporation | Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency |
| EP0675425B1 (en) * | 1989-06-30 | 1997-12-10 | Fujitsu Personal Systems, Inc. | A method for reducing power consumed by a computer |
| US5222239A (en) | 1989-07-28 | 1993-06-22 | Prof. Michael H. Davis | Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources |
| US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
| US6158012A (en) * | 1989-10-30 | 2000-12-05 | Texas Instruments Incorporated | Real-time power conservation and thermal management for computers |
| US5218704A (en) * | 1989-10-30 | 1993-06-08 | Texas Instruments | Real-time power conservation for portable computers |
| US5201059A (en) * | 1989-11-13 | 1993-04-06 | Chips And Technologies, Inc. | Method for reducing power consumption includes comparing variance in number of time microprocessor tried to react input in predefined period to predefined variance |
| US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
| DE4026239A1 (de) * | 1990-08-18 | 1992-02-20 | Hoechst Ag | Carboxylgruppenhaltige copolymerisate, ihre herstellung und ihre verwendung als verdicker |
| US5142884A (en) * | 1991-02-01 | 1992-09-01 | Mainstream Engineering Corporation | Spacecraft adsorption thermal storage device using a vapor compression heat pump |
| US5201069A (en) | 1991-10-18 | 1993-04-06 | Motorola, Inc. | Electroacoustic transducer mounting apparatus |
| CA2186118C (en) * | 1994-03-23 | 2010-10-19 | Richard W. Hanson | Compacted nucleic acids and their delivery to cells |
-
1989
- 1989-10-30 US US07/429,270 patent/US5218704A/en not_active Expired - Lifetime
-
1990
- 1990-10-26 CN CN90108771A patent/CN1024226C/zh not_active Expired - Fee Related
- 1990-10-29 EP EP90311832A patent/EP0426410B1/en not_active Expired - Lifetime
- 1990-10-29 DE DE69027510T patent/DE69027510T2/de not_active Expired - Fee Related
- 1990-10-30 KR KR1019900017452A patent/KR100227297B1/ko not_active IP Right Cessation
- 1990-10-30 JP JP2293478A patent/JPH03210617A/ja active Pending
-
1993
- 1993-04-12 US US08/023,831 patent/US6006336A/en not_active Expired - Lifetime
-
1997
- 1997-04-30 US US08/847,143 patent/US5930516A/en not_active Expired - Fee Related
-
1999
- 1999-09-08 US US09/392,205 patent/US6173409B1/en not_active Expired - Fee Related
-
2001
- 2001-01-09 US US09/756,838 patent/US6397340B2/en not_active Expired - Fee Related
-
2002
- 2002-02-11 US US10/074,739 patent/US6633988B2/en not_active Expired - Fee Related
-
2003
- 2003-02-28 US US10/375,982 patent/US6732283B2/en not_active Expired - Fee Related
- 2003-02-28 US US10/375,997 patent/US6732284B2/en not_active Expired - Fee Related
-
2004
- 2004-04-30 US US10/837,172 patent/US7028198B2/en not_active Expired - Fee Related
- 2004-04-30 US US10/837,106 patent/US9021283B2/en not_active Expired - Fee Related
-
2005
- 2005-05-03 US US11/121,464 patent/US7549071B2/en not_active Expired - Lifetime
- 2005-05-03 US US11/121,487 patent/US7284139B2/en not_active Expired - Fee Related
- 2005-05-06 US US11/123,440 patent/US7392416B2/en not_active Expired - Fee Related
- 2005-05-06 US US11/123,464 patent/US20050204179A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737616A (en) * | 1995-05-15 | 1998-04-07 | Nec Corporation | Power supply circuit with power saving capability |
| US6751741B1 (en) | 1999-02-09 | 2004-06-15 | International Business Machines Corporation | Computer power management apparatus and method for optimizing CPU throttling |
| JP2008010000A (ja) * | 2003-05-07 | 2008-01-17 | Apple Inc | プロセッサシステムにおける動的電力管理の方法および装置 |
| US20100235666A1 (en) * | 2009-03-12 | 2010-09-16 | Industrial Technology Research Institute | Method for determining switching of sleep mode, computer program product for performing the method, and recording medium for the computer program product |
| US8453001B2 (en) * | 2009-03-12 | 2013-05-28 | Industrial Technology Research Institute | Method for determining switching of sleep mode, computer program product for performing the method, and recording medium for the computer program product |
Also Published As
| Publication number | Publication date |
|---|---|
| US7549071B2 (en) | 2009-06-16 |
| US20040225908A1 (en) | 2004-11-11 |
| US9021283B2 (en) | 2015-04-28 |
| US20010005892A1 (en) | 2001-06-28 |
| US6732283B2 (en) | 2004-05-04 |
| US20030131273A1 (en) | 2003-07-10 |
| US20050198543A1 (en) | 2005-09-08 |
| US5218704A (en) | 1993-06-08 |
| US20050204178A1 (en) | 2005-09-15 |
| US20050204177A1 (en) | 2005-09-15 |
| EP0426410B1 (en) | 1996-06-19 |
| EP0426410A3 (en) | 1992-04-08 |
| US6006336A (en) | 1999-12-21 |
| CN1054496A (zh) | 1991-09-11 |
| US6633988B2 (en) | 2003-10-14 |
| US6732284B2 (en) | 2004-05-04 |
| US6397340B2 (en) | 2002-05-28 |
| US20050204179A1 (en) | 2005-09-15 |
| US20020104033A1 (en) | 2002-08-01 |
| EP0426410A2 (en) | 1991-05-08 |
| US20040225906A1 (en) | 2004-11-11 |
| US6173409B1 (en) | 2001-01-09 |
| DE69027510T2 (de) | 1997-01-23 |
| US5930516A (en) | 1999-07-27 |
| KR910008590A (ko) | 1991-05-31 |
| US7284139B2 (en) | 2007-10-16 |
| CN1024226C (zh) | 1994-04-13 |
| US20030131272A1 (en) | 2003-07-10 |
| US7392416B2 (en) | 2008-06-24 |
| US7028198B2 (en) | 2006-04-11 |
| KR100227297B1 (ko) | 1999-11-01 |
| DE69027510D1 (de) | 1996-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03210617A (ja) | コンピュータ用リアルタイム省電力方法及び装置 | |
| US7389438B2 (en) | Method for detecting temperature and activity associated with a processor and using the results for controlling power dissipation associated with a processor | |
| US5560024A (en) | Computer power management system | |
| KR100468561B1 (ko) | 중앙처리장치의동작특성에따라컴퓨터의동작을제어하는방법및시스템 | |
| US5475848A (en) | Supervisory control method and power saving control unit for computer system | |
| CN101320347B (zh) | 电脑***和其控制处理器的方法 | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| EP1416355A2 (en) | Improvements in or relating to central processing units | |
| IL99027A (en) | Control supervision method for computer system |