JPH03203344A - 半導体デバイスの識別方法 - Google Patents

半導体デバイスの識別方法

Info

Publication number
JPH03203344A
JPH03203344A JP1342864A JP34286489A JPH03203344A JP H03203344 A JPH03203344 A JP H03203344A JP 1342864 A JP1342864 A JP 1342864A JP 34286489 A JP34286489 A JP 34286489A JP H03203344 A JPH03203344 A JP H03203344A
Authority
JP
Japan
Prior art keywords
circuits
wafer
integrated circuit
electrode pad
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1342864A
Other languages
English (en)
Inventor
Sumio Ogawa
澄男 小川
Takako Sakagami
坂上 孝子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1342864A priority Critical patent/JPH03203344A/ja
Publication of JPH03203344A publication Critical patent/JPH03203344A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ウェーハ上に多数形成された集積回路の欠陥
回路を識別する半導体デバイスの識別方法に関する。
〔従来の技術〕
半導体デバイスである半導体集積回路は、近年、増々高
密度化してきており、一つの半導体集積回路に含まれる
回路素子数は急増しつつある。これに伴い、一つの半導
体集積回路当りの欠陥素子発生率も増加する傾向になっ
てきた。
ここで、この欠陥素子を含む半導体集積回路を識別する
必要がある0通常、この識別方法の例として、半導体集
積回路とは別に予備回路を形成し、欠陥のある半導体チ
ップでは、この予備回路に置換してしまう方法がある。
また、この予備回路はリダンダンシー回路(Redun
dacy  C−i rcu i t)と呼ばれている
。今や、この回路抜きでは、高密度半導体デバイスを適
切な歩留りで製造することが困難になってきている。
また、この欠陥素子を含む集積回路をリダンダンシー回
路に置換するには、ヒユーズ切断法が一般的である。す
なわち、半導体集積回路にヒユーズを設けておき、置換
するために、このヒユーズを、例えば、レーザ光で切断
する方法である。
この方法で使用される装置としては、この欠陥回路を見
つけ出して、切断すべきヒユーズデータを計算する半導
体装置用検査装置としてテスターと呼ばれる装置が使用
されている。また、ヒユーズを切断する装置としては、
レーザトリマーと呼ばれる装置が使用されている。
しかしながら、このテスターとレーザトリマーとは分離
されているので、この再装置間で、データの取り決めが
不可欠である。例えば、データとしては、切断すべきヒ
ユーズ番号、半導体゛チップのウェーハ上での位置、ウ
ェーハ番号、ロッド番号等である。これらのデータをも
とに、ヒユーズをレーザトリマーで切断する。
一方、テスターは、データジェネレータ、パターンジェ
ネレータ、バイアス電源ジェネレータ等と制御用コンピ
ュータを有し、高価である。従つて、レーザトリマーが
稼働中に、休ますことは得策ではない。さらに、高密度
の半導体デバイスは、より多くのヒユーズ切断で良品し
なければ、経済的な歩留りが得られないため、−船釣に
は、テスターとレーザトリマーは、別装置としてバッチ
操作として稼働している。
ここで、リダンダンシー回路付き集積回路の製造方法を
述べると、まず、半導体基板であるウェーハを不純物拡
散処理を行ない、ウェーハ面上に多数のリダンダンシー
回路付き集積回路を形成する0次に、このウェーハ面上
の各リダンダンシー回路付き集積回路を検査し、欠陥素
子のある集積回路を見付は出し、この集積回路をレーザ
でリダンダンシー回路に置換する。
通常、生産時における10ツトは、例えば、50枚のウ
ェーハで構成される。このロッドのウェーハは、まず、
拡散工程に投入され、ウェーハ上に多数のリダンダンシ
ー回路付き集積回路が形成される。次に、テスターによ
り、ウェーハ上の個々のリダンダンシー回路付き集積回
路を検査し、不良回路を探し、その不良回路をリダンダ
ンシー回路と置換するために、ヒユーズのどれを切断し
たら良いか、計算される。すなわち、ヒユーズ番号、チ
ップのウェーハ上の位置、ウェーハ番号、ロッド番号で
構成されたデータが作成される0次に、レーザトリマー
により、前述のデータを参照しながらヒユーズ切断を行
なう。次に、ウェーハより個々の集積回路を切断分割し
、半導体チップを形成する。
〔発明が解決しようとする課題〕
しかしながら、上述した従来の半導体デバイスの識別方
法では、テスターによるデータは、検査されるウェーハ
のテスト順序で管理されているので、以下の問題が生ず
ることがある。
1、順番に整列したウェーハより一枚のウェーハを抜き
取り、検査した後に、元のウェーハを戻すときに、順番
を間違えるという問題がある。
2、検査の際に、テスターのプローブや、ウェーハのハ
ンドリングの不手際によりウェーハを割るという問題が
ある。
3、ウェーハ番号とロッド番号を間違える。
このように従来の方法では、試験順序がウェーハ番号で
あったため、試験順序の間違いより、ウェーハ番号が狂
ってしまうこがある。また、ロッド番号についても、類
似的な人為的ミスが起り易い、さらに、10ツトの全て
が間違った場合、その損害が甚大になる。
これらの問題を解決するために、例えば、ウェーハ面に
、例えば、バーコードのような表記することが考えられ
るが、このことは、高価なレーザ彫刻機を必要とするば
かりか、表記するためのスペースが必要となる。これは
、集積回路の高密度化に反するという問題がある。また
、この表記を読み込むための装置も必要となる。
本発明の目的は、かかる問題を解消する半導体デバイス
の識別方法に関する。
〔課題を解決するための手段〕
本発明の半導体デバイスの識別方法は、ウェーハの一主
面に多数形成されたリダンダンシー予備回路付き集積回
路を検査することによって欠陥回路を見付は出す工程と
、この工程により欠陥回路として見付は出された前記リ
ダンダンシー予備回路付き集積回路の電極パッドあるい
は電極パッドと前記集積回路と接続する部分を切断する
工程と、この工程により切断されたか否かの組み合せ情
報により前記リダンダンシー予備回路付き集積回路が位
置するウェーハ番号、ロフト番号を識別する工程とを含
んで精成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の半導体デバイスの識別方法の一実施例
を説明するための半導体基板の一部分面を示す平面図で
ある。通常、この種のリダンダンシー回路付き集積回路
は、同図に示すように、半導体基板7の一主面に、多数
のリダンダンシー回路と集積回路〈図示せず〉が形成さ
れ、この集積回路の周囲には入出力端子である電極パッ
ド1が多数形成されている。また、この電極パッド1は
パッシベーション膜で覆われ、その中央部には配線接続
のために開口部2が設けられている。さらに、電極パッ
ド1の一辺より延在する部分にマーカー3が形成され、
このマーカー3より先きの電極パッドの部分にコンタク
ト5を介して電極パッド1と接続する入力保護素子Q1
4が形成されている。一方、このコンタクト5と接続す
る電極パッドの一辺部分より伸びる配線6は、集積回路
部に接続されている。
第2図は第1図に示した半導体基板上に形成された回路
の等価的に示した回路図である。ここで、第1図及び第
2図に示すAA線は、本発明の目的を実現させるための
切断工程における切断線である。すなわち、AA線が切
断されていない場合は、電極パッド1と入力保護素子Q
14と接続されている状態なので、テスターで電極パッ
ド1のコンタクトチエツクを行なうとバスする。また、
AA−線が切断されている場合は、電極パッド1は電気
的にフローティングであり、テスターによるコンタクト
チエツクはフェイルする。なお、コンタクトチエツクと
は、第2図に示すように、電極パッド1からアース開側
をより負電位にし、入力保護素子Q14を通して導通試
験を行なうものである。
一方、電極パッドは、一つの集積回路に対して十数側か
ら数十個あるので、仮りに、N個あったとすると、この
コンタクトチエツクでのバス/フェイルの組合せは、2
N通りある。従って、例えば、Nが15個であれば、2
15= 32768通りとなる。このことは、10ツト
が、例えば、ウェーハ数が50枚であっても、6550
ツトものデータとして識別出来ることになるので、実務
上制限はないといってよい。
このように、電極パッド1あるいはその一辺と接続する
マーカー3が切断される集積回路が、半導体基板である
ウェーハ面内に−っしか存在していなくとも、この集積
回路のウェーハ上での位置をあらかじめ特定することで
ある。このことは、テスターによりコンタクトチエツク
を行なうことによりウェーハ番号、ロッド番号を読み取
り出来ることである。
また、レーザトリマーは、電極パッド1のマーカー検出
をレーザ位置合せ機構を利用して行なうことである0通
常、レーザトリマーには、このレーザ位置合せ機構は装
備されている。従って、このレーザ位置合せ機構を使用
して、第1図に示すAA線で切断され、マーカー3が消
失していれば検出することができないので、この切断さ
れた電極パッドをもつ集積回路のあるウェーハ番号及び
ロッド番号を知ることができる。
なお、AA線の切断に際しては、レーザトリマーを使用
すればよく、この切断に要する時間は、例えば、電極パ
ッド数が15個ある集積回路で、50枚分のウェーハで
も数分で終了する。
以上説明した半導体デバイスの識別方法を実際の製造工
程に組入れてみると、まず、ウェーハである半導体基板
を拡散工程で半導体基板上に多数の半導体デバイスであ
る集積回路を形成し、次に、テスター等で欠陥回路を見
付け、その欠陥回路である集積回路のマーカー3をAA
線をレーザトリミングで切断する0次に、テスターによ
り前述したコンタクトチエツクを行ない、その欠陥回路
のウェーハ上での位置及びウェーハ番号、ロッド番号を
認識する0次に、レーザトリマーにより、このマーカが
切断された集積回路のヒユーズカットを行なう。次に、
最終の集積回路の検査を行なうことになる。
〔発明の効果〕
以上説明したように本発明は、電極パッドあるいは集積
回路及び電極パッドと接続する部分を切断することで、
その電極パッドが接続された集積回路に対応するウェー
ハ番号、ロッド番号を管理することによって、コストの
上昇をもたらすことなく、人為的のミスのない半導体デ
バイスの識別方法が得られるという効果がある。
ある。
1・・・電極パッド、2・・・開口部、3・・・マーカ
ー4・・・入力保護素子、5・・・コンタクト、6・・
・配線、7・・・半導体基板。

Claims (1)

    【特許請求の範囲】
  1. ウェーハの一主面に多数形成されたリダンダンシー予備
    回路付き集積回路を検査することによって欠陥回路を見
    付け出す工程と、この工程により欠陥回路として見付け
    出された前記リダンダンシー予備回路付き集積回路の電
    極パッドあるいは電極パッドと前記集積回路と接続する
    部分を切断する工程と、この工程により切断されたか否
    かの組み合せ情報により前記リダンダンシー予備回路付
    き集積回路が位置するウェーハ番号、ロッド番号を識別
    する工程とを含んでいることを特徴とする半導体デバイ
    スの識別方法。
JP1342864A 1989-12-29 1989-12-29 半導体デバイスの識別方法 Pending JPH03203344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1342864A JPH03203344A (ja) 1989-12-29 1989-12-29 半導体デバイスの識別方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1342864A JPH03203344A (ja) 1989-12-29 1989-12-29 半導体デバイスの識別方法

Publications (1)

Publication Number Publication Date
JPH03203344A true JPH03203344A (ja) 1991-09-05

Family

ID=18357088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1342864A Pending JPH03203344A (ja) 1989-12-29 1989-12-29 半導体デバイスの識別方法

Country Status (1)

Country Link
JP (1) JPH03203344A (ja)

Similar Documents

Publication Publication Date Title
US5279975A (en) Method of testing individual dies on semiconductor wafers prior to singulation
JP2005333128A (ja) プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター
CN1866492B (zh) 识别用于拾放设备的参考集成电路的***和方法
JP3689154B2 (ja) 電子回路の製造方法、半導体材料ウエハー及び集積回路
JPH0265149A (ja) 半導体装置
US20230280372A1 (en) Probe card configured to connect to a probe pad located in saw street of a semiconductor wafer
JPH03203344A (ja) 半導体デバイスの識別方法
US6911357B2 (en) Method for wafer level testing of semiconductor using sacrificial on die power and ground metalization
KR20070081640A (ko) 반도체 소자 및 그 제조 방법
US20090152548A1 (en) Semiconductor Component
US6972583B2 (en) Method for testing electrical characteristics of bumps
EP3474323A1 (en) Electrically-verifiable fuses and method of fuse verification
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
JP3719823B2 (ja) 半導体装置の試験方法
TWI820734B (zh) 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法
JP3001587B2 (ja) 半導体集積回路の製造方法
JPH0669444A (ja) 半導体集積回路装置
JP2001358144A (ja) 半導体装置およびその製造方法
JPH06216255A (ja) リダンダンシ回路を備えた半導体装置のウェーハ検査方法
JPS61278127A (ja) 半導体装置
JP3496970B2 (ja) 半導体装置
JPH0290549A (ja) 半導体装置
US20030111741A1 (en) Semiconductor device capable of narrowing down failed point
KR101110479B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR20100086846A (ko) 반도체 소자의 테스트 패턴 및 이를 이용한 퓨즈 두께 측정방법