JPH03203330A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03203330A JPH03203330A JP34283089A JP34283089A JPH03203330A JP H03203330 A JPH03203330 A JP H03203330A JP 34283089 A JP34283089 A JP 34283089A JP 34283089 A JP34283089 A JP 34283089A JP H03203330 A JPH03203330 A JP H03203330A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- insulating film
- interlayer insulating
- electrode
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 27
- 239000010931 gold Substances 0.000 abstract description 26
- 229910052737 gold Inorganic materials 0.000 abstract description 26
- 239000011229 interlayer Substances 0.000 abstract description 24
- 238000000034 method Methods 0.000 abstract description 2
- 230000035882 stress Effects 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 238000007747 plating Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特にＴａｐｅＡｕ
ｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ （ＴＡＢ）リード接
続用′９ンプを有する半導体集積回路装置に関する。
ｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ （ＴＡＢ）リード接
続用′９ンプを有する半導体集積回路装置に関する。
従来この種の半導体集積回路のバンプ電極は無機絶縁膜
上に形成されていた。近年半導体集積回路の微細化が進
むにつれ層間絶縁膜の平坦化を目的としてポリイミドな
どの有機樹脂を層間絶縁膜として形成する技術が用いら
れており、層間絶縁膜として有機樹脂材料を用いる場合
、バンプ電極直下はＴＡＢ！Ｊ−ドとのポンディング時
の有機樹脂の破壊を防ぐため、バンプ電極直下は有機樹
脂をとりのぞいた構造となっている。
上に形成されていた。近年半導体集積回路の微細化が進
むにつれ層間絶縁膜の平坦化を目的としてポリイミドな
どの有機樹脂を層間絶縁膜として形成する技術が用いら
れており、層間絶縁膜として有機樹脂材料を用いる場合
、バンプ電極直下はＴＡＢ！Ｊ−ドとのポンディング時
の有機樹脂の破壊を防ぐため、バンプ電極直下は有機樹
脂をとりのぞいた構造となっている。
例えば第３図に示すように半導体基板１上にポリイミド
を材料とする層間絶縁膜２を形成し、その所定領域に開
孔部が設けられる。この開孔部にうすい金バンプ３と、
この上に形成される厚い金バンプ４からなるバンプ電極
が形成される。このバンプ電極の構造では、電極直下の
層間絶縁膜２は取り除かれた構造となっている。うすい
金バンプ３は層間絶縁膜２をとりのぞいたことによって
できる段差をおおうように形成される。これはバンプ形
成の金めつき時に電流経路として用いた金の薄膜をイオ
ンミリングでとりのぞく際、段差部内周の層間絶縁膜２
の側壁に金かのこらないようにするためである。
を材料とする層間絶縁膜２を形成し、その所定領域に開
孔部が設けられる。この開孔部にうすい金バンプ３と、
この上に形成される厚い金バンプ４からなるバンプ電極
が形成される。このバンプ電極の構造では、電極直下の
層間絶縁膜２は取り除かれた構造となっている。うすい
金バンプ３は層間絶縁膜２をとりのぞいたことによって
できる段差をおおうように形成される。これはバンプ形
成の金めつき時に電流経路として用いた金の薄膜をイオ
ンミリングでとりのぞく際、段差部内周の層間絶縁膜２
の側壁に金かのこらないようにするためである。
上述した従来の集積回路では層間絶縁膜を除去して生じ
た段差をうすい金バンプがおおうようにバンプ電極を形
成した構造になっている。このような構造において、Ｔ
ＡＢリードのポンディング時にバンプ電極に熱と圧力を
加えた場合の熱応力解析を有限要素法を用いて行ったと
ころ、バンプ電極と層間絶縁膜の線膨張係数が異るため
に両者の間に大きな引っ張り応力がうすい金バンプと層
間絶縁膜の境界付近ではたらくことがわかった。
た段差をうすい金バンプがおおうようにバンプ電極を形
成した構造になっている。このような構造において、Ｔ
ＡＢリードのポンディング時にバンプ電極に熱と圧力を
加えた場合の熱応力解析を有限要素法を用いて行ったと
ころ、バンプ電極と層間絶縁膜の線膨張係数が異るため
に両者の間に大きな引っ張り応力がうすい金バンプと層
間絶縁膜の境界付近ではたらくことがわかった。
この引張り応力が破断限界に達すると破壊が生じ、バン
プ剥れにいたるため、従来構造では電気不良が生じやす
い欠点があった。
プ剥れにいたるため、従来構造では電気不良が生じやす
い欠点があった。
本発明の目的は、ＴＡＢ！Ｊ−ドボンディング時にバン
プ電極の剥れが生じにくく、バンプ間距離の微細化が可
能な半導体集積回路装置を提供するものである。
プ電極の剥れが生じにくく、バンプ間距離の微細化が可
能な半導体集積回路装置を提供するものである。
本発明の半導体集積回路は半導体基板上に設けられ、Ｔ
ＡＢ’）−ド接続用バンプ電極形成領域がパターニング
された絶縁膜と、前記絶縁膜のバンプ電極形成領域のみ
を埋め込んで所定の厚さに設けられた金属バンプ電極と
を有する。
ＡＢ’）−ド接続用バンプ電極形成領域がパターニング
された絶縁膜と、前記絶縁膜のバンプ電極形成領域のみ
を埋め込んで所定の厚さに設けられた金属バンプ電極と
を有する。
このような構成によりポンディング時に金バンプと絶縁
膜との間に働く応力は相互が接する側面部のみとなり、
バンプ電極の剥れは抑制される。
膜との間に働く応力は相互が接する側面部のみとなり、
バンプ電極の剥れは抑制される。
さらに、バンプ電極形成領域を必要最小限に縮小できる
ためバンプ間距離を縮めることが可能となる。
ためバンプ間距離を縮めることが可能となる。
次に、本発明について図面を用いて説明する。
第１図は本発明の第１の実施例の縦断面図である。半導
体基板１上にポリイミドを材料とする厚さ１．０μｍの
層間絶縁膜２が所定の形状にパターニングされ、厚さ１
．０μｍのうすい金バンプ３と、この上に形成される厚
さ１５μｍの厚い金バンプ４からなるバンプ電極が形成
されている。バンプ電極直下はＴＡＢ’）−ドどのポン
ディング時に層間絶縁膜２が破壊されないように、層間
絶縁膜２をとりのぞいた構造となっている。
体基板１上にポリイミドを材料とする厚さ１．０μｍの
層間絶縁膜２が所定の形状にパターニングされ、厚さ１
．０μｍのうすい金バンプ３と、この上に形成される厚
さ１５μｍの厚い金バンプ４からなるバンプ電極が形成
されている。バンプ電極直下はＴＡＢ’）−ドどのポン
ディング時に層間絶縁膜２が破壊されないように、層間
絶縁膜２をとりのぞいた構造となっている。
バンプ電極を形成する部分の層間絶縁膜２を除去し、半
導体基板全面にめっきをするための電流経路として金を
スパッタする。この上にフォトレジストを用いて選択的
にめっきを行いうすい金バンプ３を形成し、さらにこの
上に金めつきをして厚い金バンプ４を形成する。その後
めっき用電流経路としてスパッタした金をイオンミリン
グによってエツチングしてバンプ電極を有する半導体集
積回路を形成する。うすい金バンプ３はその側面が層間
絶縁膜２の取り除かれた部分の側面とが接するようにす
なわち、相互に段差が生じることのないように形成する
。層間絶縁膜２上をバンプ電極がおおっていないので、
ポンディング時この両者の間にはたらく応力をへらすこ
とができる。
導体基板全面にめっきをするための電流経路として金を
スパッタする。この上にフォトレジストを用いて選択的
にめっきを行いうすい金バンプ３を形成し、さらにこの
上に金めつきをして厚い金バンプ４を形成する。その後
めっき用電流経路としてスパッタした金をイオンミリン
グによってエツチングしてバンプ電極を有する半導体集
積回路を形成する。うすい金バンプ３はその側面が層間
絶縁膜２の取り除かれた部分の側面とが接するようにす
なわち、相互に段差が生じることのないように形成する
。層間絶縁膜２上をバンプ電極がおおっていないので、
ポンディング時この両者の間にはたらく応力をへらすこ
とができる。
実際には、フォトレジストを用いてバンプ電極を形成す
る場合０．５μｍ程度の目合せのずれが生じることがあ
る。二〇目合せのずれが生じると片側は層間絶縁膜を除
去してできた端部から０．５μｍおおうようになり、反
対側は０．５μｍ端部からはなれることになるが、実用
上問題ない。すなわち、０．５μｍ程度の金とポリイミ
ドの重なりによる応力は極めて小さく、また、０．５μ
ｍ程度の金とポリイミドの離間によるバンプ電極に加わ
る剥れ応力も極めて小さい。
る場合０．５μｍ程度の目合せのずれが生じることがあ
る。二〇目合せのずれが生じると片側は層間絶縁膜を除
去してできた端部から０．５μｍおおうようになり、反
対側は０．５μｍ端部からはなれることになるが、実用
上問題ない。すなわち、０．５μｍ程度の金とポリイミ
ドの重なりによる応力は極めて小さく、また、０．５μ
ｍ程度の金とポリイミドの離間によるバンプ電極に加わ
る剥れ応力も極めて小さい。
第２図は本発明の第２の実施例の縦断面図である。半導
体基板１にポリイミドを材料とする厚さ１．０μｍの層
間絶縁膜２を形成し、バンプ電極を形成する部分の層間
絶縁膜２を除去し、この部分に高さ１５μｍの厚い金バ
ンプ４を形成して構成される。厚い金バンプ４の側面が
、層間絶縁膜２を除去した部分の側面とが接するように
厚い金ノくンブ４を形成している。
体基板１にポリイミドを材料とする厚さ１．０μｍの層
間絶縁膜２を形成し、バンプ電極を形成する部分の層間
絶縁膜２を除去し、この部分に高さ１５μｍの厚い金バ
ンプ４を形成して構成される。厚い金バンプ４の側面が
、層間絶縁膜２を除去した部分の側面とが接するように
厚い金ノくンブ４を形成している。
この実施例では第１の実施例と同様の効果があるうえに
うすいバンプ金を用いていたいのでより微細なバンプを
形成でき、バンプ間距離の微細化が可能となる。
うすいバンプ金を用いていたいのでより微細なバンプを
形成でき、バンプ間距離の微細化が可能となる。
〔発明の効果〕
以上説明したように本発明は、バンプ電極の側面が層間
絶縁膜を除去した部分の側面に接するように形成するこ
とにより、ポンディング時に層間絶縁膜とバンプ電極と
の間に生じる応力を緩和することができ、バンプ電極形
成時に金の残りを生じることなく、ＴＡＢリードポンデ
ィング時の熱的機械的応力によるバンプ電極の剥れを防
ぐ効果がある。
絶縁膜を除去した部分の側面に接するように形成するこ
とにより、ポンディング時に層間絶縁膜とバンプ電極と
の間に生じる応力を緩和することができ、バンプ電極形
成時に金の残りを生じることなく、ＴＡＢリードポンデ
ィング時の熱的機械的応力によるバンプ電極の剥れを防
ぐ効果がある。
また、実質的にバンプ電極形成領域を縮小化できるため
、バンプ間距離の縮小を可能とし、集積化が可能となる
。
、バンプ間距離の縮小を可能とし、集積化が可能となる
。
第１図は本発明の第１の実施例の縦断面図、第２図は本
発明の第２の実施例の縦断面図、第３図は従来の金バン
プを有する半導体集積回路の縦断面図である。 ヱ・・・・・・半導体基板、２・・・・・・ポリイミド
を材料とする層間絶縁膜、３・・・・・・うすい金バン
プ、４・・・・・・厚い金バンプ。
発明の第２の実施例の縦断面図、第３図は従来の金バン
プを有する半導体集積回路の縦断面図である。 ヱ・・・・・・半導体基板、２・・・・・・ポリイミド
を材料とする層間絶縁膜、３・・・・・・うすい金バン
プ、４・・・・・・厚い金バンプ。
Claims (1)
- 半導体基板上に設けられ、リード接続用バンプ電極形成
領域がパターニングされた絶縁膜と、前記絶縁膜のバン
プ電極形成領域のみを埋め込んで所定の厚さで設けられ
た金属バンプ電極とを有することを特徴とする半導体集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34283089A JPH03203330A (ja) | 1989-12-29 | 1989-12-29 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34283089A JPH03203330A (ja) | 1989-12-29 | 1989-12-29 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03203330A true JPH03203330A (ja) | 1991-09-05 |
Family
ID=18356821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34283089A Pending JPH03203330A (ja) | 1989-12-29 | 1989-12-29 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03203330A (ja) |
-
1989
- 1989-12-29 JP JP34283089A patent/JPH03203330A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100595885B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6518092B2 (en) | Semiconductor device and method for manufacturing | |
| US6566232B1 (en) | Method of fabricating semiconductor device | |
| JP2008305897A (ja) | 半導体装置およびその製造方法 | |
| JP3359780B2 (ja) | 配線装置 | |
| JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05343468A (ja) | 半導体装置 | |
| JP3523815B2 (ja) | 半導体装置 | |
| JP2005101144A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH03203330A (ja) | 半導体集積回路装置 | |
| JP2008288481A (ja) | 半導体装置およびその製造方法 | |
| JP2937111B2 (ja) | 半導体装置とその製造方法 | |
| JPH0479333A (ja) | 半導体集積回路 | |
| JPH0677315A (ja) | 半導体装置 | |
| JP2007287901A (ja) | 半導体装置およびその製造方法 | |
| JP2008034472A (ja) | 半導体装置及びその製造方法 | |
| JP2005109377A (ja) | 半導体装置およびその製造方法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JPH0786340A (ja) | 半導体素子の接続方法 | |
| JP2606070B2 (ja) | 半導体装置及びその製造方法 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| JP2006310428A (ja) | 半導体装置およびその製造方法 | |
| JP2985426B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002083906A (ja) | 集積半導体のための支持マトリックス及びそれを製作する方法 | |
| JPH0438842A (ja) | 半導体集積回路 |