JPH03197925A - 周辺駆動回路 - Google Patents
周辺駆動回路Info
- Publication number
- JPH03197925A JPH03197925A JP2216787A JP21678790A JPH03197925A JP H03197925 A JPH03197925 A JP H03197925A JP 2216787 A JP2216787 A JP 2216787A JP 21678790 A JP21678790 A JP 21678790A JP H03197925 A JPH03197925 A JP H03197925A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- shift register
- signal line
- stage
- spare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 18
- 230000001678 irradiating effect Effects 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 3
- 238000009966 trimming Methods 0.000 abstract description 47
- 230000007547 defect Effects 0.000 abstract description 25
- 238000003466 welding Methods 0.000 abstract description 6
- 238000005520 cutting process Methods 0.000 abstract description 5
- 238000010894 electron beam technology Methods 0.000 abstract description 2
- 238000010884 ion-beam technique Methods 0.000 abstract description 2
- 238000006467 substitution reaction Methods 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 239000010409 thin film Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000737 potassium alginate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/86—Masking faults in memories by using spares or by reconfiguring in serial access memories, e.g. shift registers, CCDs, bubble memories
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
- H03K19/0075—Fail-safe circuits by using two redundant chains
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶デイスプレィ、密着イメージセンサ、液
晶シャッタ等の周辺本道回路に関する。
晶シャッタ等の周辺本道回路に関する。
液晶デイスプレィ、密着イメージセンサ、液晶シャッタ
等の小型化、低コスト化、高信頼化を目的として、薄膜
駆動回路を一体化して作製する技術がある。これは画素
電極と同一基板上に周辺駆動回路を設置することにより
、接続端子の数および外部駆動ＩＣの数の大幅な削減が
可能なこと、また大面積、高密度のボンディング工程の
限界がら生ずる信頼性の問題を解決できる、というコン
セプトに基づくものである。
等の小型化、低コスト化、高信頼化を目的として、薄膜
駆動回路を一体化して作製する技術がある。これは画素
電極と同一基板上に周辺駆動回路を設置することにより
、接続端子の数および外部駆動ＩＣの数の大幅な削減が
可能なこと、また大面積、高密度のボンディング工程の
限界がら生ずる信頼性の問題を解決できる、というコン
セプトに基づくものである。
シフトレジスタは直並列変換回路として上記薄膜周辺駆
動回路の重要な構成要素となる。第１０図は従来のＮ膜
薄膜シフトレジスタを示す図である。シフトレジスタ１
０１は入力端子１０４に入力された信号をクロックによ
り一定の周波数で１段目出力からＮ段目出力まで順次転
送していくことができ、走査回路や画信号の直並列変換
回路に利用されている。
動回路の重要な構成要素となる。第１０図は従来のＮ膜
薄膜シフトレジスタを示す図である。シフトレジスタ１
０１は入力端子１０４に入力された信号をクロックによ
り一定の周波数で１段目出力からＮ段目出力まで順次転
送していくことができ、走査回路や画信号の直並列変換
回路に利用されている。
また−次元のスイッチアレイは例えば画信号の書き込み
速度を見かけ上向上させるのに有効なブロック駆動方式
を採用する場合に用いられる。
速度を見かけ上向上させるのに有効なブロック駆動方式
を採用する場合に用いられる。
第１１図は従来の一次元スイッチアレイを示す図である
。第１１図において、１ブロツク内のスイッチアレイを
構成しているスイッチトランジスタ３０１のゲート電極
は共通のスイッチ制御縁３０３で結ばれ、スイッチ制御
縁３０３に入力されるブロックパルスにより独立の画信
号を同じタイミングスイッチでトランジスタ３０１のト
レイン側からソース側へ転送することができる。
。第１１図において、１ブロツク内のスイッチアレイを
構成しているスイッチトランジスタ３０１のゲート電極
は共通のスイッチ制御縁３０３で結ばれ、スイッチ制御
縁３０３に入力されるブロックパルスにより独立の画信
号を同じタイミングスイッチでトランジスタ３０１のト
レイン側からソース側へ転送することができる。
第１２図はシフトレジスタあるいはデコーダと被駆動部
のインタフェースとなるバッファ回路の従来例を示す図
である。バッファ５０１は１００ＰＦのオーダの容量性
高負荷を駆動する場合に必要な回路である。
のインタフェースとなるバッファ回路の従来例を示す図
である。バッファ５０１は１００ＰＦのオーダの容量性
高負荷を駆動する場合に必要な回路である。
上記周辺駆動回路は通常非晶質シリコン（以下ａ−３ｔ
と記す。）薄膜トランジスタではなく、多結晶シリコン
（以下ｐｏｌｙ−３ｉと記す。）薄膜トランジスタを集
積して形成する。その理由はｐｏｌｙ−８ｉ薄膜トラン
ジスタの移動度がａ−３ｔ薄膜トランジスタに比べ２桁
程度大きく、駆動周波数の高い周辺駆動回路が期待でき
、より大面積、より高解像度の液晶デイスプレィ、密着
イメージセンサ、液晶シャッタ等に対応できるからであ
る。
と記す。）薄膜トランジスタではなく、多結晶シリコン
（以下ｐｏｌｙ−３ｉと記す。）薄膜トランジスタを集
積して形成する。その理由はｐｏｌｙ−８ｉ薄膜トラン
ジスタの移動度がａ−３ｔ薄膜トランジスタに比べ２桁
程度大きく、駆動周波数の高い周辺駆動回路が期待でき
、より大面積、より高解像度の液晶デイスプレィ、密着
イメージセンサ、液晶シャッタ等に対応できるからであ
る。
液晶デイスプレィ、密着イメージセンサ、液晶シャッタ
等の大面積化、長尺化に伴い無欠陥の薄膜駆動回路を形
成することは現状のプロセス技術では非常に困難である
。上記シフトレジスタの欠陥は、例えば液晶デイスプレ
ィ等の２次元画像の場面欠陥となって現われる。またス
イッチアレイ、バッファ回路の一欠陥は線欠陥となって
現われる。これら欠陥は画素アレイ部に欠陥が存在しな
い場合でも生じるため、周辺駆動回路の歩留まりの悪さ
が液晶デイスプレィ、密着イメージセンサ、液晶シャッ
タ等の装置全体の歩留まりを低下させる大きな要因とな
っている。
等の大面積化、長尺化に伴い無欠陥の薄膜駆動回路を形
成することは現状のプロセス技術では非常に困難である
。上記シフトレジスタの欠陥は、例えば液晶デイスプレ
ィ等の２次元画像の場面欠陥となって現われる。またス
イッチアレイ、バッファ回路の一欠陥は線欠陥となって
現われる。これら欠陥は画素アレイ部に欠陥が存在しな
い場合でも生じるため、周辺駆動回路の歩留まりの悪さ
が液晶デイスプレィ、密着イメージセンサ、液晶シャッ
タ等の装置全体の歩留まりを低下させる大きな要因とな
っている。
本発明は上記問題点を解決する為に、欠陥が存在しても
完全動作する高歩留まりの冗長回路を提供することを目
的としている。
完全動作する高歩留まりの冗長回路を提供することを目
的としている。
本発明の回路は、絶縁基板上にトランジスタを集積して
形成された周辺駆動回路において、入力信号線および出
力信号線に接続された回路Ａに加え、前記入力信号線あ
るいは前記出力信号線と電気的に絶縁された回路Ｂを１
個以上設置し、前記回路Ａと前記入力信号線あるいは前
記出力信号線とを結ぶ配線部分、および前記回路Ｂの入
力端あるいは出力端とその入力端あるいは出力端付近ま
であらかじめ延びている前記入力信号線あるいは前記出
力信号線とが出合う部分に、エネルギビームを照射する
ことにより、前記回路Ａを前記入力信号線あるいは前記
出力信号線と電気的に絶縁し、かつ前記回路Ｂを前記入
力信号線あるいは前記出力信号線と電気的に接続できる
ことを特徴とする。
形成された周辺駆動回路において、入力信号線および出
力信号線に接続された回路Ａに加え、前記入力信号線あ
るいは前記出力信号線と電気的に絶縁された回路Ｂを１
個以上設置し、前記回路Ａと前記入力信号線あるいは前
記出力信号線とを結ぶ配線部分、および前記回路Ｂの入
力端あるいは出力端とその入力端あるいは出力端付近ま
であらかじめ延びている前記入力信号線あるいは前記出
力信号線とが出合う部分に、エネルギビームを照射する
ことにより、前記回路Ａを前記入力信号線あるいは前記
出力信号線と電気的に絶縁し、かつ前記回路Ｂを前記入
力信号線あるいは前記出力信号線と電気的に接続できる
ことを特徴とする。
本発明の周辺駆動回路は回路１個につき１個以上の予備
回路を持つように構成さている。欠陥回路と予備回路の
置換はエネルギビーム、例えばレーザビーム、イオンビ
ーム、電子ビームを、予め決められたトリミング箇所に
照射し、配線を切断、溶接することにより行われる。
回路を持つように構成さている。欠陥回路と予備回路の
置換はエネルギビーム、例えばレーザビーム、イオンビ
ーム、電子ビームを、予め決められたトリミング箇所に
照射し、配線を切断、溶接することにより行われる。
回路１個につきに個の予備回路を設置すれば、（Ｋ＋１
＞個の回路のうちに個に欠陥が生じても完全動作する回
路を作製することができるので、周辺駆動回路の歩留ま
りを著しく向上させることができる。
＞個の回路のうちに個に欠陥が生じても完全動作する回
路を作製することができるので、周辺駆動回路の歩留ま
りを著しく向上させることができる。
以下に本発明の実施例を詳細に説明する。
実施例１
第１図は本発明の周辺駆動回路の第１の実施例を示す図
である。
である。
本実施例のＮ段シフトレジスタ１０３はシフトレジスタ
１０１に加え、１段につき１個の予備シフトレジスタ１
０２が設けられた構造になっている。図においては、３
段目がら（Ｎ−１＞段目まで省略されているが、各々の
段は１段目あるいは２段目に示した構造と同様である。
１０１に加え、１段につき１個の予備シフトレジスタ１
０２が設けられた構造になっている。図においては、３
段目がら（Ｎ−１＞段目まで省略されているが、各々の
段は１段目あるいは２段目に示した構造と同様である。
また、シフトレジスタ１０１のタロツク端子も省略して
いる。
いる。
シフトレジスタ１０１は入力端子１０４あるいは出力端
子１０５〜１０８と電気的に接続されている。一方、予
備シフトレジスタ１０２は入力端子１０４あるいは出力
端子１０５〜１０８とは電気的に絶縁されている。
子１０５〜１０８と電気的に接続されている。一方、予
備シフトレジスタ１０２は入力端子１０４あるいは出力
端子１０５〜１０８とは電気的に絶縁されている。
また、シフトレジスタ１０１および予備シフトレジスタ
１０２として、２相レジオドシフトレジスタを採用しな
。他の種類のシフトレジスタ、例えば２相レシオレスシ
フトレジスタ、４相レシオレスシフトレジスタを用いる
ことも当然可能である。
１０２として、２相レジオドシフトレジスタを採用しな
。他の種類のシフトレジスタ、例えば２相レシオレスシ
フトレジスタ、４相レシオレスシフトレジスタを用いる
ことも当然可能である。
本実施例においては、シフトレジスタ１０１と予備シフ
トレジスタ１０２を置換するなめに配線を切断あるいは
溶接する手段として、予め定められたトリミング部分に
ＹＡＧレーザ（λ＝１．０６μｍ）を照射する方法を採
用した。
トレジスタ１０２を置換するなめに配線を切断あるいは
溶接する手段として、予め定められたトリミング部分に
ＹＡＧレーザ（λ＝１．０６μｍ）を照射する方法を採
用した。
上記の予め定められた部分とは、配線を切断しシフトレ
ジスタ１０１を回路がら電気的に絶縁するためのトリミ
ング部分Ａ１０９およびトリミング部分Ｂ１１０と、配
線と配線を溶接して予備シフトレジスタ１０２を回路に
接続するためのトリミング部分Ｃ１１１およびトリミン
グ部分Ｄ１１２を示す。
ジスタ１０１を回路がら電気的に絶縁するためのトリミ
ング部分Ａ１０９およびトリミング部分Ｂ１１０と、配
線と配線を溶接して予備シフトレジスタ１０２を回路に
接続するためのトリミング部分Ｃ１１１およびトリミン
グ部分Ｄ１１２を示す。
第２図は本実施例のＮ段シフトレジスタ１０３において
、５段目のシフトレジスタ１０１に欠陥が存在した時の
トリミング前とトリミング後の（Ｊ−１＞段目から（Ｊ
＋１）段目の出力信号を示す図である。
、５段目のシフトレジスタ１０１に欠陥が存在した時の
トリミング前とトリミング後の（Ｊ−１＞段目から（Ｊ
＋１）段目の出力信号を示す図である。
トリミング前は第２図（ｂ）に示すようにＪ段目以降は
信号が転送されず、例えば液晶デイスプレィでは面欠陥
として検知される。これに対し前記トリミング部分Ａ〜
Ｄの４個所にＹＡＧレーザを照射し、配線の切断、溶接
を行い、５段目のシフトレジスタ１０１と５段目の予備
シフトレジスタ１０２を置換することにより、第２図（
ｃ）に示すようにＪ段目以降も信号が転送され、デイス
プレィの面欠陥を救済することができた。
信号が転送されず、例えば液晶デイスプレィでは面欠陥
として検知される。これに対し前記トリミング部分Ａ〜
Ｄの４個所にＹＡＧレーザを照射し、配線の切断、溶接
を行い、５段目のシフトレジスタ１０１と５段目の予備
シフトレジスタ１０２を置換することにより、第２図（
ｃ）に示すようにＪ段目以降も信号が転送され、デイス
プレィの面欠陥を救済することができた。
実施例２．実施例３
第３図、第４図は本発明の第２の実施例、第３の実施例
を示す図である。これらの実施例が実施例１と異なる点
は実施例１ではシフトレジスタ１０１と予備シフトレジ
スタＡｌＯ２を置換するのにトリミング部分を４個所膜
けているのに対し本実施例においてはトリミング部分を
２個所に減らしている点である。
を示す図である。これらの実施例が実施例１と異なる点
は実施例１ではシフトレジスタ１０１と予備シフトレジ
スタＡｌＯ２を置換するのにトリミング部分を４個所膜
けているのに対し本実施例においてはトリミング部分を
２個所に減らしている点である。
第３図においては、各々の段のシフトレジスタ１０１お
よび予備シフトレジスタＡｌＯ２の入力側の第１図にお
けるトリミング部分Ａ１０９およびトリミング部分Ｃ１
１１を削除し、出力側のトリミング部分Ｄ１１２の２箇
所にＹＡＧレーザを照射してシフトレジスタ１０１と予
備シフトレジスタＡｌＯ２を置換する構造となっている
。
よび予備シフトレジスタＡｌＯ２の入力側の第１図にお
けるトリミング部分Ａ１０９およびトリミング部分Ｃ１
１１を削除し、出力側のトリミング部分Ｄ１１２の２箇
所にＹＡＧレーザを照射してシフトレジスタ１０１と予
備シフトレジスタＡｌＯ２を置換する構造となっている
。
この実施例において、上記置換が良好に行われるために
は、シフトレジスタ１０１および予備シフトレジスタＡ
ｌＯ２の入力側が電気的に開放状態である必要がある。
は、シフトレジスタ１０１および予備シフトレジスタＡ
ｌＯ２の入力側が電気的に開放状態である必要がある。
その条件が満たされていれば、実施例１と同様にして欠
陥を救済してやることができる。
陥を救済してやることができる。
第４図においては、各々の段のシフトレジスタ１０１お
よび予備シフトレジスタＡｌＯ２の出力側の第１図にお
けるトリミング部分Ｂ１１ｏおよびトリミング部分Ｄ１
１２を削除し、入力側のトリミング部分Ａ１０９および
トリミング部分Ｃ１１１の２個所にＹＡＧレーザを照射
してシフトレジスタ１０１と冗長シフトレジスタＡｌＯ
２を置換する構造になっている。
よび予備シフトレジスタＡｌＯ２の出力側の第１図にお
けるトリミング部分Ｂ１１ｏおよびトリミング部分Ｄ１
１２を削除し、入力側のトリミング部分Ａ１０９および
トリミング部分Ｃ１１１の２個所にＹＡＧレーザを照射
してシフトレジスタ１０１と冗長シフトレジスタＡｌＯ
２を置換する構造になっている。
この実施例において上記置換が良好に行われるなめには
シフトレジスタ１０１および予備シフトレジスタＡｌＯ
２の出力側が電気的に開放状態にある必要がある。
シフトレジスタ１０１および予備シフトレジスタＡｌＯ
２の出力側が電気的に開放状態にある必要がある。
実施例４
第５図は本発明の第３の実施例を示す図である。
実施例１，２と異なる点は予備シフトレジスタを１段に
つき２個設けたこと、すなわち冗長シフトレジスタＡｌ
Ｏ２と予備シフトレジスタＢ４Ｏ１を設置した点である
。
つき２個設けたこと、すなわち冗長シフトレジスタＡｌ
Ｏ２と予備シフトレジスタＢ４Ｏ１を設置した点である
。
本実施例ではシフトレジスタ１０１と、冗長シフトレジ
スタＡｌＯ２あるいは予備シフトレジスタＢ４Ｏ１とを
置換する為のトリミング方法は実施例１と全く同様でト
リミング部分を１段につき４箇所設けである。
スタＡｌＯ２あるいは予備シフトレジスタＢ４Ｏ１とを
置換する為のトリミング方法は実施例１と全く同様でト
リミング部分を１段につき４箇所設けである。
本実施例の利点は、１段当り設けられたシフトレジスタ
１０１と予備シフトレジスタＡｌＯ２と冗長シフトレジ
スタ４０１の３つのシフトレジスタのうち２つのシフト
レジスタに欠陥が存在しても救済できることである。
１０１と予備シフトレジスタＡｌＯ２と冗長シフトレジ
スタ４０１の３つのシフトレジスタのうち２つのシフト
レジスタに欠陥が存在しても救済できることである。
本実施例のＮ段シフトレジスタにおいて、Ｊ段目のシフ
トレジスタ１０１と、同じくＪ段目の冗長シフトレジス
タＡｌＯ２と、に欠陥が存在した時の欠陥救済過程を以
下に記す。
トレジスタ１０１と、同じくＪ段目の冗長シフトレジス
タＡｌＯ２と、に欠陥が存在した時の欠陥救済過程を以
下に記す。
第６図は上記救済過程における（Ｊ−１）段目から（Ｊ
＋１）段目の出力信号とクロック信号を示す図である。
＋１）段目の出力信号とクロック信号を示す図である。
同図（ａ）はクロック信号を示す。同図（ｂ）はトリミ
ング前における（Ｊ−１）段目から（Ｊ＋１）段目まで
出力信号を表しており、Ｊ段目以降は信号が転送されて
いない。
ング前における（Ｊ−１）段目から（Ｊ＋１）段目まで
出力信号を表しており、Ｊ段目以降は信号が転送されて
いない。
同時（Ｃ）はＪ段目のシフトレジスタ１０１と、同じく
Ｊ段目の予備シフトレジスタＡｌＯ２を、予め定められ
た４箇所のトリミング部分Ａ〜Ｄ（１０９〜１１２＞に
ＹＡＧレーザを照射して切断、溶接することにより置換
した後の、（Ｊ−１）段目から（Ｊ＋１＞段目の出力信
号を表している。
Ｊ段目の予備シフトレジスタＡｌＯ２を、予め定められ
た４箇所のトリミング部分Ａ〜Ｄ（１０９〜１１２＞に
ＹＡＧレーザを照射して切断、溶接することにより置換
した後の、（Ｊ−１）段目から（Ｊ＋１＞段目の出力信
号を表している。
しかし、この場合も冗長シフトレジスタＡｌＯ２に欠陥
が存在しているため、Ｊ段目以降は信号が転送されない
。そこで、本実施例ではさらにトリミング部分Ｅ４０２
およびトリミング部分４０３にＹＡＧレーザを照射して
冗長シフトレジスタＡｌＯ２を回路から切断し、また、
トリミング部分Ｇ４０４およびトリミング部分Ｈ４０５
にＹＡＧレーザを照射して冗長シフトレジスタＢ４Ｏ１
を回路に接続することにより、第６図（ｄ）に示す様に
Ｊ段目以降に信号を転送することが可能である。
が存在しているため、Ｊ段目以降は信号が転送されない
。そこで、本実施例ではさらにトリミング部分Ｅ４０２
およびトリミング部分４０３にＹＡＧレーザを照射して
冗長シフトレジスタＡｌＯ２を回路から切断し、また、
トリミング部分Ｇ４０４およびトリミング部分Ｈ４０５
にＹＡＧレーザを照射して冗長シフトレジスタＢ４Ｏ１
を回路に接続することにより、第６図（ｄ）に示す様に
Ｊ段目以降に信号を転送することが可能である。
本実施例では予備シフトレジスタを１個としたが２個以
上設置してもよい。
上設置してもよい。
実施例５
第７図は本発明の周辺駆動回路の第５の実施例を示す図
である。
である。
本実施例の一次元のスイッチアレイにおいては、スイッ
チトランジスタ３０１に加えて予備スイッチトランジス
タ３０２が１個設置されている。
チトランジスタ３０１に加えて予備スイッチトランジス
タ３０２が１個設置されている。
スイッチトランジスタ３０１のゲート電極は他の薄膜ト
ランジスタと共通のスイッチ制御縁３０３に接続され、
かつドレイン電極、ソース電極がそれぞれ他の薄膜トラ
ンジスタと独立の入力信号線３０４、出力信号線３０５
に接続されている。
ランジスタと共通のスイッチ制御縁３０３に接続され、
かつドレイン電極、ソース電極がそれぞれ他の薄膜トラ
ンジスタと独立の入力信号線３０４、出力信号線３０５
に接続されている。
また予備スイッチトランジスタ３０２はそのゲート電極
は前記スイッチ制御縁３０３に接続されているが、ドレ
イン電極およびソース電極はそれぞれ前記入力信号線３
０４および前記出力信号線３０５と電気的に絶縁されて
いる。
は前記スイッチ制御縁３０３に接続されているが、ドレ
イン電極およびソース電極はそれぞれ前記入力信号線３
０４および前記出力信号線３０５と電気的に絶縁されて
いる。
この回路においてスイッチトランジスタ３０１に欠陥が
存在した場合には、スイッチトランジスタ３０１のゲー
ト電極と前記スイッチ制御線とを結ぶ配線部分３０６と
、スイッチトランジスタ３０１のドレイン電極と前記入
力信号線とを結ぶ配線部分３０７にＹＡＧレーザを照射
することによりスイッチトランジスタ３０１を前記スイ
ッチ制御線３０３および前記入力信号線３０４と電気的
に絶縁し、一方、予備スイッチトランジスタ３０２のト
レイン電極とそのドレイン電極付近まであらかじめ延び
ている前記入力信号線３０４とが出会う部分３０８と、
予備スイッチトランジスタのソース電極とそのソース電
極付近まであらかじめ延びている前記出力信号線３０５
とが出会う部分３０９にＹＡＧレーザを照射することに
より、予備スイッチトランジスタ３０２を前記入力信号
線３０４および前記出力信号線３０５と電気的に接続す
る。その結果入力信号は予備スイッチトランジスタ３０
２を通り、正しい出力信号が出力される。
存在した場合には、スイッチトランジスタ３０１のゲー
ト電極と前記スイッチ制御線とを結ぶ配線部分３０６と
、スイッチトランジスタ３０１のドレイン電極と前記入
力信号線とを結ぶ配線部分３０７にＹＡＧレーザを照射
することによりスイッチトランジスタ３０１を前記スイ
ッチ制御線３０３および前記入力信号線３０４と電気的
に絶縁し、一方、予備スイッチトランジスタ３０２のト
レイン電極とそのドレイン電極付近まであらかじめ延び
ている前記入力信号線３０４とが出会う部分３０８と、
予備スイッチトランジスタのソース電極とそのソース電
極付近まであらかじめ延びている前記出力信号線３０５
とが出会う部分３０９にＹＡＧレーザを照射することに
より、予備スイッチトランジスタ３０２を前記入力信号
線３０４および前記出力信号線３０５と電気的に接続す
る。その結果入力信号は予備スイッチトランジスタ３０
２を通り、正しい出力信号が出力される。
第８図は本実施例のスイッチアレイにおいて５番目のス
イッチトランジスタの欠陥を救済する前と救済した後の
（Ｊ−１）〜（Ｊ＋１）番目の出力信号を示す図である
。レーザトリミング前においては５番目の出力信号は正
しい出力（同図（ａ）点線）が得られず、例えば液晶デ
イスプレィでは線欠陥として認められる。
イッチトランジスタの欠陥を救済する前と救済した後の
（Ｊ−１）〜（Ｊ＋１）番目の出力信号を示す図である
。レーザトリミング前においては５番目の出力信号は正
しい出力（同図（ａ）点線）が得られず、例えば液晶デ
イスプレィでは線欠陥として認められる。
これに対し、上記方法で５番目スイッチトランジスタと
予備スイッチトランジスタを置換することにより同図（
ｂ）に示す様に正しい出力信号を得ることができ、スイ
ッチトランジスタの欠陥により生じていた液晶デイスプ
レィの線欠陥を救済することができた。
予備スイッチトランジスタを置換することにより同図（
ｂ）に示す様に正しい出力信号を得ることができ、スイ
ッチトランジスタの欠陥により生じていた液晶デイスプ
レィの線欠陥を救済することができた。
実施例６
第９図はバッファ回路に本発明を適用した例を示す図で
ある。
ある。
本実施例ではバッファ５０１に加えて予備バ・ツファ５
０２を１個設置しである。バ・ンファ５０１と予備バッ
ファ５０２を置換する一為のトリミング方法は実施例１
．２と全く同様で、トリミング部分Ａ〜Ｄ（５０３〜５
０６）の４箇所にＹＡＧレーザを照射して配線を切断、
接続することにより行なう。実際に本冗長回路を液晶デ
イスプレィの周辺駆動回路に採用した結果、線欠陥を回
避することができた。
０２を１個設置しである。バ・ンファ５０１と予備バッ
ファ５０２を置換する一為のトリミング方法は実施例１
．２と全く同様で、トリミング部分Ａ〜Ｄ（５０３〜５
０６）の４箇所にＹＡＧレーザを照射して配線を切断、
接続することにより行なう。実際に本冗長回路を液晶デ
イスプレィの周辺駆動回路に採用した結果、線欠陥を回
避することができた。
以上説明したように本発明の周辺駆動回路を適用すれば
、欠陥が存在しても完全動作する周辺駆動回路を実現す
ることができ、周辺駆動回路一体型の大面積、高解像度
の液晶デイスプレィ、密着型イメージセンサ、液晶シャ
ッタ、蛍光表示管等の歩留まりを著しく向上させること
ができる。すなわち、本発明の冗長回路は上記液晶デイ
スプレィ、密着イメージセンサ、液晶シャッタ等の歩留
まりを向上させるのに極めて有用である。
、欠陥が存在しても完全動作する周辺駆動回路を実現す
ることができ、周辺駆動回路一体型の大面積、高解像度
の液晶デイスプレィ、密着型イメージセンサ、液晶シャ
ッタ、蛍光表示管等の歩留まりを著しく向上させること
ができる。すなわち、本発明の冗長回路は上記液晶デイ
スプレィ、密着イメージセンサ、液晶シャッタ等の歩留
まりを向上させるのに極めて有用である。
第１図、第２図は実施例１を示す概略図、第３図、第４
図は本発明の実施例２．実施例３を示す概略図、第５図
、第６図は本発明の実施例４を示す概略図、第７図、第
８図は本発明の実施例５を示す概略図、第９図は本発明
の実施例６を示す概略図、第１０図は従来型のシフトレ
ジスタの概略図、第１１図は従来型の一次元スイツチア
レイの概略図、第１２図は従来型のバッファ回路の概略
図である。 １０１・・・シフトレジスタ、１０２・・・予備シフト
レジスタ、１０３・・・８段シフトレジスタ、１０４・
・・入力端子、１０５・・・１段目出力端子、１０６・
・・２段目出力端子、１０７・・・（Ｎ−１）段目出力
端子、１０８・・・Ｎ段目出力端子、１０９・・・トリ
ミング部分Ａ、１１０・・・トリミング部分Ｂ、１１１
・・・トリミング部分Ｃ１１１２・・・トリミング部分
Ｄ、３０１・・・スイッチトランジスタ、３０２・・・
予備スイッチトランジスタ、３０３・・・スイッチ制御
線、３０４・・・入力信号線１．３０５・・・出力信号
線、３０６・・・トリミング部分Ａ、３０７・・・トリ
ミング部分Ｂ、３０８・・・トリミング部分Ｃ１３０９
・・・トリミング部分Ｄ、４０１・・・予備シフトレジ
スタＢ、４０２・・・トリミング部分Ｅ、４０３・・・
トリミング部分Ｆ、４０４・・・トリミング部分Ｇ、４
０５・・・トリミング部分Ｈ５５０１・・・バッファ、
５０２・・・予備バッファ、５０３・・・トリミング部
分Ａ、５０４・・・トリミング部分Ｂ、５０５・・・ト
リミング部分Ｃ１５０６・・・トリミング部分り。
図は本発明の実施例２．実施例３を示す概略図、第５図
、第６図は本発明の実施例４を示す概略図、第７図、第
８図は本発明の実施例５を示す概略図、第９図は本発明
の実施例６を示す概略図、第１０図は従来型のシフトレ
ジスタの概略図、第１１図は従来型の一次元スイツチア
レイの概略図、第１２図は従来型のバッファ回路の概略
図である。 １０１・・・シフトレジスタ、１０２・・・予備シフト
レジスタ、１０３・・・８段シフトレジスタ、１０４・
・・入力端子、１０５・・・１段目出力端子、１０６・
・・２段目出力端子、１０７・・・（Ｎ−１）段目出力
端子、１０８・・・Ｎ段目出力端子、１０９・・・トリ
ミング部分Ａ、１１０・・・トリミング部分Ｂ、１１１
・・・トリミング部分Ｃ１１１２・・・トリミング部分
Ｄ、３０１・・・スイッチトランジスタ、３０２・・・
予備スイッチトランジスタ、３０３・・・スイッチ制御
線、３０４・・・入力信号線１．３０５・・・出力信号
線、３０６・・・トリミング部分Ａ、３０７・・・トリ
ミング部分Ｂ、３０８・・・トリミング部分Ｃ１３０９
・・・トリミング部分Ｄ、４０１・・・予備シフトレジ
スタＢ、４０２・・・トリミング部分Ｅ、４０３・・・
トリミング部分Ｆ、４０４・・・トリミング部分Ｇ、４
０５・・・トリミング部分Ｈ５５０１・・・バッファ、
５０２・・・予備バッファ、５０３・・・トリミング部
分Ａ、５０４・・・トリミング部分Ｂ、５０５・・・ト
リミング部分Ｃ１５０６・・・トリミング部分り。
Claims (1)
- 絶縁基板上にトランジスタを集積して形成された周辺
駆動回路において、入力信号線および出力信号線に接続
された回路Ａに加え、前記入力信号線あるいは前記出力
信号線と電気的に絶縁された回路Ｂを１個以上設置し、
前記回路Ａと前記入力信号線あるいは前記出力信号線と
を結ぶ配線部分、および前記回路Ｂの入力端あるいは出
力端とその入力端あるいは出力端付近まであらかじめ延
びている前記入力信号線あるいは前記出力信号線とが出
合う部分に、エネルギビームを照射することにより、前
記回路Ａを前記入力信号線あるいは前記出力信号線と電
気的に絶縁し、かつ前記回路Ｂを前記入力信号線あるい
は前記出力信号線と電気的に接続できることを特徴とす
る周辺駆動回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-238611 | 1989-09-13 | ||
| JP23861189 | 1989-09-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03197925A true JPH03197925A (ja) | 1991-08-29 |
| JP2871821B2 JP2871821B2 (ja) | 1999-03-17 |
Family
ID=17032748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2216787A Expired - Lifetime JP2871821B2 (ja) | 1989-09-13 | 1990-08-17 | 周辺駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5111060A (ja) |
| JP (1) | JP2871821B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006117955A1 (ja) * | 2005-04-28 | 2006-11-09 | Sharp Kabushiki Kaisha | 表示装置及びその製造方法 |
| JP2007114761A (ja) * | 2005-10-18 | 2007-05-10 | Au Optronics Corp | ディスプレイパネルに用いるゲートドライバ及びその修正方法、並びにディスプレイパネル |
| JP2007140512A (ja) * | 2005-11-17 | 2007-06-07 | Lg Phillips Lcd Co Ltd | ゲート駆動回路と、そのリペア方法及びそれを用いる液晶表示装置 |
| JP2016524175A (ja) * | 2013-04-25 | 2016-08-12 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | ゲート駆動回路及びアレイ基板 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7576360B2 (en) * | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
| TW215956B (en) * | 1992-12-10 | 1993-11-11 | Philips Electronics Nv | Repairable matrix display |
| EP0601649A1 (en) * | 1992-12-10 | 1994-06-15 | Koninklijke Philips Electronics N.V. | Repairable redundantly-driven matrix display |
| US5555001A (en) * | 1994-03-08 | 1996-09-10 | Prime View Hk Limited | Redundant scheme for LCD display with integrated data driving circuit |
| CA2185787A1 (en) * | 1994-03-22 | 1995-09-28 | Richard S. Norman | Efficient direct cell replacement fault tolerant architecture supporting completely integrated systems with means for direct communication with system operator |
| JP3402400B2 (ja) | 1994-04-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
| US6747627B1 (en) | 1994-04-22 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device |
| US5956008A (en) * | 1994-09-06 | 1999-09-21 | Semiconductor Energy Laboratory Co., | Driver circuit for active matrix display and method of operating same |
| TW280898B (en) * | 1994-12-28 | 1996-07-11 | Sharp Kk | The matrix type image display apparatus |
| US5838580A (en) * | 1996-06-20 | 1998-11-17 | Sun Microsystems, Inc. | Method of optimizing repeater placement in long lines of a complex integrated circuit |
| US6009253A (en) * | 1996-06-20 | 1999-12-28 | Sun Microsystems, Inc. | Spare repeater amplifiers for long lines on complex integrated circuits |
| GB9705436D0 (en) * | 1997-03-15 | 1997-04-30 | Sharp Kk | Fault tolerant circuit arrangements |
| GB9705417D0 (en) * | 1997-03-15 | 1997-04-30 | Sharp Kk | Fault tolerant circuit arrangements |
| US5962846A (en) * | 1997-08-29 | 1999-10-05 | Lucent Technologies Inc. | Redundant linear detection arrays |
| US6049641A (en) * | 1998-02-24 | 2000-04-11 | Gemfire Corporation | Connection system for optical redundancy |
| US6480990B1 (en) * | 2000-05-01 | 2002-11-12 | Hewlett-Packard Company | Application specific integrated circuit with spaced spare logic gate subgroups and method of fabrication |
| JP4732709B2 (ja) * | 2004-05-20 | 2011-07-27 | 株式会社半導体エネルギー研究所 | シフトレジスタ及びそれを用いた電子機器 |
| US7551215B2 (en) * | 2006-03-15 | 2009-06-23 | Dalsa Corporation | CMOS-based sensor apparatus with cells that comprise a redundancy facility that is selectively activatable for isolating a metal-to-metal short on the basis of externally applied control actuation |
| TWI345188B (en) * | 2006-08-16 | 2011-07-11 | Au Optronics Corp | Display device, shift register array and method for driving a pixel array |
| CN100426343C (zh) * | 2006-09-06 | 2008-10-15 | 友达光电股份有限公司 | 显示装置、移位寄存器阵列及驱动像素阵列的方法 |
| US20100162065A1 (en) * | 2008-12-19 | 2010-06-24 | Unity Semiconductor Corporation | Protecting integrity of data in multi-layered memory with data redundancy |
| TWI400514B (zh) * | 2009-01-08 | 2013-07-01 | Au Optronics Corp | 顯示面板 |
| KR101975533B1 (ko) * | 2012-06-29 | 2019-05-08 | 삼성디스플레이 주식회사 | 구동회로, 그를 구비하는 평판표시장치 및 구동회로의 리페어 방법 |
| US9478359B2 (en) * | 2013-12-10 | 2016-10-25 | Analog Devices Global | Phase corrector for laser trimming, an integrated circuit including such a phase corrector, and a method of providing phase correction in an integrated circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59101693A (ja) * | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | アクティブマトリクス液晶表示装置の画像欠陥救済方法 |
| JPS6064394A (ja) * | 1983-09-20 | 1985-04-12 | セイコーインスツルメンツ株式会社 | 半導体表示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU429536A1 (ru) * | 1973-01-08 | 1974-05-25 | В. В. Крюков | Резервированный счетчик импульсов |
| US4689494A (en) * | 1986-09-18 | 1987-08-25 | Advanced Micro Devices, Inc. | Redundancy enable/disable circuit |
| US4937475B1 (en) * | 1988-09-19 | 1994-03-29 | Massachusetts Inst Technology | Laser programmable integrated circuit |
-
1990
- 1990-08-17 JP JP2216787A patent/JP2871821B2/ja not_active Expired - Lifetime
- 1990-09-13 US US07/582,633 patent/US5111060A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59101693A (ja) * | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | アクティブマトリクス液晶表示装置の画像欠陥救済方法 |
| JPS6064394A (ja) * | 1983-09-20 | 1985-04-12 | セイコーインスツルメンツ株式会社 | 半導体表示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006117955A1 (ja) * | 2005-04-28 | 2006-11-09 | Sharp Kabushiki Kaisha | 表示装置及びその製造方法 |
| JP2007114761A (ja) * | 2005-10-18 | 2007-05-10 | Au Optronics Corp | ディスプレイパネルに用いるゲートドライバ及びその修正方法、並びにディスプレイパネル |
| JP2007140512A (ja) * | 2005-11-17 | 2007-06-07 | Lg Phillips Lcd Co Ltd | ゲート駆動回路と、そのリペア方法及びそれを用いる液晶表示装置 |
| JP4700592B2 (ja) * | 2005-11-17 | 2011-06-15 | エルジー ディスプレイ カンパニー リミテッド | ゲート駆動回路と、そのリペア方法及びそれを用いる液晶表示装置 |
| JP2016524175A (ja) * | 2013-04-25 | 2016-08-12 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | ゲート駆動回路及びアレイ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2871821B2 (ja) | 1999-03-17 |
| US5111060A (en) | 1992-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03197925A (ja) | 周辺駆動回路 | |
| US5532853A (en) | Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line | |
| JP3247799B2 (ja) | 液晶表示パネルおよびその検査方法 | |
| KR100211606B1 (ko) | 매트릭스형 화상표시장치 | |
| US20120121061A1 (en) | Shift register | |
| US4894690A (en) | Thin film transistor array incorporating a shorted circuit bypass technique | |
| JP2007193299A (ja) | 液晶表示装置及びその復旧方法 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JPH08320466A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
| JP2000148037A (ja) | 半導体装置及びその製造方法 | |
| JP3210432B2 (ja) | 液晶表示装置 | |
| JP3739874B2 (ja) | アレイ | |
| CN110908200A (zh) | 显示面板 | |
| JPS58184758A (ja) | マトリツクスアレ−の欠陥修正方法 | |
| US5523866A (en) | Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits | |
| JP3535878B2 (ja) | アクティブマトリクスパネル | |
| JPH05203986A (ja) | 液晶表示装置 | |
| JPH08179373A (ja) | 画像表示装置及びその欠陥修正方法 | |
| JP3293163B2 (ja) | 液晶パネル | |
| KR100477131B1 (ko) | 액정 표시 장치의 화소 수리 방법 | |
| JP2961803B2 (ja) | シフトレジスタ | |
| JPH02135320A (ja) | 液晶表示パネル | |
| CN111341238A (zh) | 元件基板 | |
| JP2874252B2 (ja) | アクティブマトリクス基板の欠陥修復方法 | |
| JP2007003709A (ja) | アクティブマトリクス基板、表示装置およびその欠陥修正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |