SU429536A1 - Резервированный счетчик импульсов - Google Patents
Резервированный счетчик импульсовInfo
- Publication number
- SU429536A1 SU429536A1 SU1868712A SU1868712A SU429536A1 SU 429536 A1 SU429536 A1 SU 429536A1 SU 1868712 A SU1868712 A SU 1868712A SU 1868712 A SU1868712 A SU 1868712A SU 429536 A1 SU429536 A1 SU 429536A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- output
- reserved
- backup
- channel
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
1
Изобретение относитс к вычислительной технике и может быть использовано дл построени надежных делителей частоты и счетчиков импульсов.
Известно устройство, содержащее в каждом канале резервированный счетчик со схемой запрета на входе, мажоритарный элемент и схему «И.
Однако известное устройство имеет громоздкое оборудование и не обеспечивает нормального функционировани при отказе одного канала и сбое другого.
Целью изобретени вл етс упрощение и повышение помехозащищенности.
Дл этого в каждом канале выход схемы «И соединен с запрещающим входом схемы запрета, а входы схемы «И соединены с выходом мажоритарного элемента и с выходом резервного счетчика.
Изобретение по снено чертежом.
На чертеже приведена функциональна блок-схема счетчика.
Резервированный счетчик импульсов содержит схемы запрета 1, 2, 3, ко входам которых подключены схемы «И 4, 5, 6. На выходах резервных счетчиков 7, 8, 9 включены мажоритарные элементы 10, И, 12.
Счетчик работает следующим образом.
Пусть в исходном состо нии выходные разр ды всех резервных счетчиков 7, 8, 9 находились в состо нии логической единицы. При
этом на оба входа схем «И 4, 5, 6 поступает логическа единица с выходов резервных счетчиков 7, 8, 9 и с выходов мажоритарных элементов 10, 11, 12 и выходной сигнал схем «И 4, 5, 6 вл етс разрешающим дл схем запрета 1, 2, 3. Поступающие входные импульсы считаютс резервными счетчиками 7, 8, 9. При переходе выходного разр да одного из счетчиков, например 7, в состо ние логического нул соответствующа схема «И 4, срабатывает и запрещает дальнейшее прохождение входных импульсов к данному резервному счетчику. При переходе выходного разр да второго резервного счетчика, например 8, в состо нии логического нул по вл етс сигнал на выходе мажоритарных элементов 10, И, 12, открывающий через схему «И 4 схему запрета 1 в первом сработавшем канале. В результате два резервных счетчика далее работают синфазно. У налогично происходит фазирование третьего канала.
При отказе одного из резервных каналов ва исправных канала продолжают работать синфазно, причем при сбо х выходной сигнал всегда будет соответствовать отстающему но времени счетчику.
Предмет изобретени
Резервированный счетчик импульсов, содеращий в каждом канале резервный счетчик со
схемой запрета на входе, мажоритарный элемент и схему «И, отличающийс тем, что, с целью упрощени и повышени помехозащищенности , в каждом канале выход схемы «И соединен с запрещающим входом схемы запрета, а входы схем «И соединены с выходом мажоритарного элемента и с выходом резервного счетчика.
Вход
Bbix.Z
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1868712A SU429536A1 (ru) | 1973-01-08 | 1973-01-08 | Резервированный счетчик импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1868712A SU429536A1 (ru) | 1973-01-08 | 1973-01-08 | Резервированный счетчик импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU429536A1 true SU429536A1 (ru) | 1974-05-25 |
Family
ID=20538311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1868712A SU429536A1 (ru) | 1973-01-08 | 1973-01-08 | Резервированный счетчик импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU429536A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5111060A (en) * | 1989-09-13 | 1992-05-05 | Nec Corporation | Electronic circuit equipped with redundant or spare circuit elements for every circuit element |
-
1973
- 1973-01-08 SU SU1868712A patent/SU429536A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5111060A (en) * | 1989-09-13 | 1992-05-05 | Nec Corporation | Electronic circuit equipped with redundant or spare circuit elements for every circuit element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4328583A (en) | Data bus fault detector | |
SU429536A1 (ru) | Резервированный счетчик импульсов | |
US3818358A (en) | Noise rejection circuit for digital systems | |
GB1317878A (en) | Frame synchronization system | |
US3766484A (en) | Detection of cycle slippage between two signals | |
SU403076A1 (ru) | Двоичный счетчик | |
SU1730713A1 (ru) | Цифровой частотный детектор | |
SU849497A2 (ru) | Резервированный делитель частоты | |
SU1764202A1 (ru) | Трехканальное мажоритарно-резервированное устройство | |
SU1265995A1 (ru) | Резервированный делитель частоты | |
SU413632A1 (ru) | ||
SU1089762A1 (ru) | Резервированный счетчик импульсов | |
SU432702A1 (ru) | Резервированный счетчик импульсов | |
SU1182667A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU511722A1 (ru) | Распределитель импульсов | |
SU436363A1 (ru) | Интегратор импульсных сигналов | |
SU997250A1 (ru) | Сенсорна клавиатура | |
RU2036554C1 (ru) | Самокорректирующийся делитель частоты | |
SU921132A1 (ru) | Трехканальное резервированное импульсное устройство | |
SU796893A1 (ru) | Устройство дл приема информации | |
SU961153A2 (ru) | Резервированный триггерный делитель частоты | |
SU364964A1 (ru) | Всесоюзная пат?111110-1шяп?! | |
SU470922A1 (ru) | Устройство дл счета импульсов | |
SU319082A1 (ru) | ||
SU913614A1 (ru) | Резервированное устройство 1 |