JPH03196020A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH03196020A
JPH03196020A JP1336049A JP33604989A JPH03196020A JP H03196020 A JPH03196020 A JP H03196020A JP 1336049 A JP1336049 A JP 1336049A JP 33604989 A JP33604989 A JP 33604989A JP H03196020 A JPH03196020 A JP H03196020A
Authority
JP
Japan
Prior art keywords
insulating film
liquid crystal
thin film
electrode
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1336049A
Other languages
English (en)
Other versions
JP2870072B2 (ja
Inventor
Shunichi Sato
俊一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP33604989A priority Critical patent/JP2870072B2/ja
Publication of JPH03196020A publication Critical patent/JPH03196020A/ja
Application granted granted Critical
Publication of JP2870072B2 publication Critical patent/JP2870072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば液晶テレビ等に組み込まれるアクティ
ブマトリクス型の液晶表示装置に係り、特にはその表示
特性を向上させるために蓄積容量の付加された液晶表示
装置に関する。
〔従来の技術〕
第9図は従来の液晶表示装置の平面図であり、第10図
は第9図におけるA−A断面図である。
従来の液晶表示装置は、第10図に示されるように、薄
膜トランジスタパネル1と、これに対向して配置された
対向パネル2と、これら2つのパネル間に封入された液
晶3とから構成されている。
なお、第9図には、対向パネル2と液晶3を省略して薄
膜トランジスタパネルlのみが示されている。
薄膜トランジスタパネル1は、第9図に示されるように
、ガラス等でできた透明な絶縁基板ll上に、透明な画
素電極12と、この画素電極12に接続されたスイッチ
ング素子としての薄膜トランジスタI3とが、マトリク
ス状に複数配置されている。それと共に、絶縁基板11
上には、上記複数の画素電極12の間を縫って縦横にゲ
ートライン14及びドレインライン15を配設した構成
となっている。
上記薄膜トランジスタ13の構成は、第10図に具体的
に示されている。すなわち、絶縁基板11上の所定箇所
に、ゲート電極13aが上記ゲートライン14の一部と
してパターン形成され、その全面が窒化シリコン膜等か
らなるゲート絶縁膜13bで覆われている。更にその上
には、ゲート電極13aとほぼ対向する箇所にa−3i
(アモルファスシリコン)からなるa−3i半導体層1
3cが形成され、その上の両側には、n型不純物が高濃
度に導入されたコンタクト用のn’ −a −3i半導
体層13d及びアルミニウム等からなるコンタクト用の
金属膜13eが積層されている。
そして、一方のコンタクト用金属膜13e上には、ドレ
イン電極13fが上記ドレインライン15の一部として
形成され、また、もう一方のコンタクト用金属膜13e
上の端部からゲート絶縁膜13b上にかけて上記の画素
電極12が形成されている。そして、これらの全面が保
護絶縁膜16で覆われている。なお、ドレインライン1
5上も保護絶縁膜16で覆われ、またゲートライン14
上はゲート絶縁膜13bと保護絶縁膜16とにより2重
に覆われている。
更に、絶縁基板ll上には、画素電極12の直下にゲー
ト絶縁膜13bを隔てて透明な導電膜17(第9図中で
は斜線で示されている部分)が形成されている。そして
、各画素領域毎の導電膜17は全てドレインライン15
の下方を横切りながらゲートライン14の配線方向に沿
って結線され、かつ、後述する共通電極22に基板外で
電気的に接続されている。
一方、対向パネル2は、ガラス等でできた透明な絶縁基
板21上の全面に、透明な共通電極22が配設された構
造である。なお、上述したゲートライン14やドレイン
ライン15の周辺領域からの光漏れを防止するために、
共通電極22上には、上記薄膜トランジスタパネル1の
全領域のうち画素電極12を除いた領域とほぼ対向する
箇所に、いわゆるブラックマトリクスと称される遮光膜
が配設される場合もあり、或いは更に、カラー表示を行
うものにおいては各画素電極12と対向する箇所に赤、
緑、青等のカラーフィルタが配設される場合もある。
以上の構成において、画素電極I2の直下に導i[17
を設けたのは、以下の理由による。すなわち、画素電極
12と共通電極22とによって挟まれた液晶3の持つ容
量は液晶3の層厚(ギャップ長)や材質等で小さく制限
されてしまい、これによって表示特性も制限されてしま
う。そこで、表示特性を向上させるためには、新たな容
!(蓄積容量)を液晶3の持つ容量と並列に付加して、
実質的に全体の容量を大きくしてやることが考えられる
。そこで、上述したように画素電極12の直下にゲート
絶縁膜13bを隔てて導電膜17を配設し、この導電膜
17を共通電極22に接続することにより、導電膜17
が蓄積容量用の電極として作用し、かつゲート絶縁膜1
3bが蓄積容量用の絶縁膜として作用することになる。
この場合における1つの画素の等価回路は、第11図の
ように示すことができる。同図において、CLCは液晶
3の持つ容量、C□はゲート電極13aと画素電極12
との重なりによって生じる容量、そしてCLCと並列に
接続されたC5Tは上記の導電膜17と画素電極12と
の間で形成される蓄積容量である。
〔発明が解決しようとする課題〕
従来の液晶表示装置における蓄積容量C5Tは、上述し
たように画素電極上2の直下に蓄積容量用電極としての
導電膜17を設けて形成され、その間のゲート絶縁膜1
3bを蓄積容量用絶縁膜として利用しているので、次の
ような問題点が生じていた。
第1に、上記構成の液晶表示装置を製造するには、最初
の工程で蓄積容量用電極としての導電膜17を形成する
必要があるため、その後続工程の熱処理やエッチグ等で
導電膜17上のゲート絶縁B13bにピンホール等が生
じやすく、そのピンホール等を介して導電膜17と画素
電極12とが短絡してしまう場合があった。これが短絡
すると、画素電極12と共通電極22とが常に同電位に
なってしまい、液晶3を駆動することができなくなる。
第2に、蓄積容量用の絶縁膜はゲート絶縁膜13bを利
用しているので、その厚さはゲート絶縁膜13bに要求
される絶縁性を確保できる程度に厚く設定せざるを得す
、またその材質もゲート絶縁膜13bに要求される特性
に応じて限定されてしまう、そのため、蓄積容量の単位
面積当たりの容量がどうしても小さくなってしまい、所
望の大きさの容量を得るためには、大面積化せざるを得
ないという問題があった。例えば、ゲート絶縁膜13b
の厚さは4000人程度以上必要であり、またその材質
もシリコン窒化膜のような誘電率の小さいものが使用さ
れるため、どうしても単位面積当たりの容量が小さくな
り、従って蓄積容量用電極としての導電膜17は第9図
に明らかなように画素電極12とほとんど同じ程度まで
広く形成しなければならなかった。
以上のことから、結果的に、製造上の歩留りが低く抑え
られていた。
本発明は、上記従来の問題点に鑑みてなされたものであ
り、その目的は、画素電極と蓄積容量用電極との間を確
実に絶縁でき、かつ単位面積当たりの蓄積容量を大きく
することのできる液晶表示装置を提供することにある。
〔課題を解決するための手段〕
本発明は、絶縁基板上に透明な画素電極及び該画素電極
に接続された薄膜トランジスタをマトリクス状に複数配
設すると共に、ゲートライン及びドレインラインを前記
複数の画素電極の間を縫って縦横に配設してなる薄膜ト
ランジスタパネルと、該薄膜トランジスタパネルと対向
して配置され、全面に透明な共通電極を配設してなる対
向パネルと、該薄膜トランジスタパネルと該対向パネル
との間に封入された液晶とを備えた液晶表示装置におい
て、前記薄膜トランジスタパネルの画素電極上の周辺部
に絶縁膜を介して導電膜を設け、該導電膜を前記対向パ
ネルの共通電極に接続した構成からなる蓄積容量を備え
たことを特徴とするものである。
また、他の発明は、上記構成からなる液晶表示装置にお
いて、前記画素電極が前記薄膜トランジスタに直接接続
されると共に、その周辺部が前記ゲートライン及びドレ
インラインの近傍まで延長して設けられていることを特
徴とするものである。
更に他の発明は、上記構成からなる液晶表示装置におい
て、前記薄膜トランジスタ、ゲートライン及びドレイン
ライン上が絶縁膜で覆われており、前記画素電極が該絶
縁膜に形成されたコンタクトホールを介して前記薄膜ト
ランジスタに接続されると共に、その周辺部が前記ゲー
トライン及びドレインライン上にまで延長して設けられ
ていることを特徴とするものである。
〔作  用〕
画素電極上に形成される絶縁膜(例えば保護絶縁膜)は
、ゲート絶縁膜と違って厚さや材質を比較的自由に選択
できる。本発明では、このように厚さ及び材質を自由に
選択できる絶縁膜を蓄積容量用の絶縁膜として使用する
ので、この絶縁膜の厚さを薄く設定し、かつ材質も誘電
率の大きなものを選択することにより、単位面積当たり
の容量を従来よりも著しく大きくすることが可能になる
このように単位面積当たりの容量を大きくできるので、
画素電極上の周辺部にのみ蓄積容量を形成しても、従来
よりも大きな蓄積容量が得られる。
すなわち、小さな面積で、大きな蓄積容量が得られる。
また、画素電極上の絶縁膜とその上の導電膜(蓄積容量
用電極)とは、はとんど最終工程で形成されるので、絶
縁膜にピンホール等の欠陥ができることはなく、よって
画素電極と蓄積容量用電極との間が短絡するようなこと
はなくなる。
更に、画素電極をゲートライン及びドレインラインの近
傍、或いはその上方まで延長して設け、その上の周辺部
に蓄積容量を形成した場合は、有効画素領域内に蓄積容
量を形成せずに済み、よって開口率を下げずに済む。し
かもこの場合は、蓄積容量用の電極として不透明な導電
膜を用いることにより、この導電膜を遮光膜として利用
することもできる。
〔実  施  例〕
以下、本発明の実施例について、図面を参照しながら説
明する。
第1図は本発明の液晶表示装置の一実施例の平面図であ
り、第2図、第3図及び第4図は第1図におけるA−A
断面図、B−B断面図及びC−C断面図である。なお、
第1図には、対向パネルと液晶を省略して薄膜トランジ
スタパネルのみを示した。
本実施例の液晶表示装置は、第2図〜第4図に示される
ように、薄膜トランジスタパネル101と、これに対向
して配置された対向パネル102と、これら2つのパネ
ル間に封入された液晶103とから構成されている。
薄膜トランジスタパネル101は、第1図に示されるよ
うに、ガラス等でできた透明な絶縁基板111上に、I
TO膜等からなる透明な画素電極112と、この画素電
極112に接続されたスイッチング素子としての薄膜ト
ランジスタ113とが、マトリクス状に複数配設されて
いる。それと共に、絶縁基板111上には、上記複数の
薄膜トランジスタ113からそれぞれ延びる、クロム等
の金属でできたゲートライン114及びドレインライン
115が、上記複数の画素電極112の間を縫って縦横
に配設されている。なお、画素電極112は、第9図に
示した従来のものよりも、よりゲートライン114及び
ドレインライン115に近接した位置まで延長して設け
られており、従来よりも大きな面積となっている。
上記薄膜トランジスタ113の構成は従来と同様であり
、第2図に具体的に示されている。すなわち、絶縁基板
111上の所定箇所に、ゲート電極113aが上記ゲー
トライン14の一部としてパターン形成され、その全面
が窒化シリコン膜等からなるゲート絶縁膜113bで覆
われている。
更にその上には、ゲート電極113aとほぼ対向する箇
所にa−3i半導体層113Cが形成され、その上の両
側には、n型不純物が高濃度に導入されたコンタクト用
のn”−a−3i半導体N113d及びアルミニウム等
からなるコンタクト用の金属膜113eが積層されてい
る。そして、一方のコンタクト用金属膜113e上には
、クロム等からなるドレイン電極113fが上記ドレイ
ンライン115の一部として形成され、また、もう−方
のコンタクト用金属膜113e上からゲート絶縁膜11
3b上にかけて上記の画素電極112が形成されている
。そして、これらの全面が保護絶縁膜116で覆われて
いる。なお、ドレインライン115上も、第3図に示さ
れるように保護絶縁膜116で覆われ、またゲートライ
ン114上は、第4図に示されるようにゲート絶縁膜1
13bと保護絶縁膜116とにより2重に覆われている
更に、画素電極112上の周辺部、具体的には画素電極
112の全領域から従来の画素電極12(第9図参照)
に相当する領域を除いた部分(第1図中に斜線で示す部
分)に、上記の保ii1絶縁膜116を介して不透明な
導電膜117が形成されている。詳しくは後述するが、
この導電膜117が蓄積容量用の電極となる。そして、
各画素領域毎の導電膜117の全てが、第1図に示され
るようにドレインライン115の配線方向に沿って、ゲ
ートライン114の上方を横切るように結線部117a
を介して結線され、かつこれらは、後述する対向パネル
102の共通電極122に基板外で電気的に接続されて
いる。
一方、対向パネル102は、ガラス等でできた透明な絶
縁基板121上の全面に、透明な共通電極122が配設
された構造である。なお、カラー表示を行う場合には、
共通電極122上における各画素電極112と対向する
箇所に赤、緑、青等のカラーフィルタを配設するように
してもよい。
本実施例では、上述したように画素電極112上の周辺
部に保護絶縁膜116を介して導電膜117を配設し、
この導電膜117を共通電極122に接続することによ
り、導電膜117が蓄積容量用の電極として作用し、か
つ保護絶縁膜116が蓄積容量用の絶縁膜として作用す
る。この場合における1つの画素の等価回路は従来と同
様であり、第11図のように表すことができる。
このように本実施例では画素電極112上の周辺部に蓄
積容量C5Tを形成したことにより、次のような効果が
得られる。
第1に、蓄積容量用の絶縁膜として用いられる保護絶縁
膜116は、従来利用していたゲート絶縁膜113bと
違って厚さや材質を比較的自由に選択できるので、この
保護絶縁膜116の厚さを可能な範囲内で薄く設定し、
かつ材質も誘電率の大きなものを選択することにより、
単位面積当たりの容量を従来よりも著しく大きくするこ
とができる0例えば、絶縁膜の厚さだけを考えてみても
、ゲート絶縁膜113bに要求される厚さが4000Å
以上であるのに対し、保護絶縁膜116はその半分の2
000Å以下に薄くすることが可能なので、単位面積当
たりの容量を従来の2倍以上に大きくすることができ、
よって従来の半分以下の面積で従来と同程度の蓄積容量
を得ることができる。従って、蓄積容量の形成される領
域が画素電極116上の周辺部という小面積領域であっ
ても、十分に必要な容量を確保することができる。
第2に、保護絶縁膜116とその上の導電膜117とは
、薄膜トランジスタ113の形成が済んだ後の、はとん
ど最終工程で形成されるので、保護絶縁膜116にピン
ホール等の欠陥ができることがなく、よって画素電極1
12と蓄積容量用電極(導電膜117)との間の短絡を
防止して、確実に絶縁することができる。
第3に、画素電極112をゲートライン114及びドレ
インライン115のごく近傍まで延長して設け、その上
の周辺部(画素電極112の全領域から従来の画素電極
12に相当する領域を除いた部分)に不透明な導電膜1
17を形成したので、この導電膜117がゲートライン
114及びドレインライン115の周辺からの漏れ光を
遮断する遮光膜としても作用する。このことから、対向
パネル102に遮光膜を形成する必要がなくなる。
しかも、この導電膜117は上記のように有効画素領域
の外に形成されているので、開口率を下げる心配もない
次に、第5図は本発明の液晶表示装置の他の実施例の平
面図であり、第6図、第7図及び第8図は第5図におけ
るA−A断面図、B−B断面図及びC−C断面図である
。なお、第5図には、対向パネルと液晶を省略して薄膜
トランジスタパネルのみを示した。
本実施例は、薄膜トランジスタパネル101において、
前記実施例と比べ画素電極112及びその上に形成され
る蓄積容量の構造を変えたものであり、その他の構成は
前記実施例と同じである。
上記の第5図〜第8図に示されるように、薄膜トランジ
スタパネル101では、前記実施例と同様に、絶縁基板
111上に薄膜トランジスタ113がマトリクス状に複
数配設され、そこから縦横にゲートライン114及びド
レインライン115が延びている。上記薄膜トランジス
タ113の構成は前記実施例と全く同一であるが、薄膜
トランジスタ113並びにゲートライン114及びドレ
インライン115上を含む全面は保護絶縁膜116で覆
われている。そして、この保護絶縁膜116上に画素電
極112が形成され、画素電極112と薄膜トランジス
タ113のコンタクト用金属膜113eとの接続は保護
絶縁膜116に形成されたコンタクトホール116aを
介して行われている。しかも、画素電極112は、ゲー
トライン114及びドレインライン115上にオーバラ
ップするまで延長して設けられており、前記実施例より
も更に大きな面積となっている。
また、画素電極112及び保護絶縁膜116上の全面を
覆って蓄積容量用の絶縁膜118が形成されている。そ
して、画素電極112上の周辺部、具体的には画素電極
112の全領域から従来の画素電極12(第9図参照)
に相当する領域を除いた部分(第5図中に斜線で示す部
分)に、上記の絶縁膜118を介して不透明な蓄積容量
用の導電膜119が形成されている。そして、各画素領
域毎の導電膜119の全てが、第5図に示されるように
ドレインライン115の配線方向に沿って、ゲートライ
ン114の上方を横切るように結線部119aを介して
結線され、かつこれらは、前記実施例と同様な構成から
なる対向パネル102の共通電極122に基板外で電気
的に接続されている。
本実施例では、上述したように画素電極112上の周辺
部に絶縁膜11Bを介して導電膜119を配設し、この
導電膜119を共通電極122に接続したことにより、
導電膜119が蓄積容量用の電極として作用し、かつ絶
縁膜118が蓄積容量用の絶縁膜として作用する。この
場合における1つの画素の等価回路も従来と同様であり
、第11図のように表すことができる。
このように本実施例では、画素電極112上の周辺部に
、新たな絶縁膜118を用いて蓄積容量C5Tを形成し
たことにより、その単位面積当たりの容量を一層大きく
することができる。すなわち、上記絶縁膜118は、蓄
積容量専用の絶縁膜として、その厚さや材質を全く自由
に設定できるので、厚さを極力薄くし、かつ誘電率の非
常に大きな材質を選ぶことにより、その単位面積当たり
の容量を著しく大きくすることが可能になる。例えば、
誘電率εζ30程度の高誘電率を持つタンタル酸化膜(
Tag’s)を厚さ2000人程度以上く堆積させるこ
とにより上記の絶縁膜118を形成した場合は、従来の
ゲート絶縁膜(誘電率ε−8、厚さ4000人)を利用
する場合と比較して、厚さを2分の1、誘電率を約4倍
にできるので、単位面積当たりの容量は従来の約8倍に
もすることができる。従って、従来の8分の1の面積で
従来と同程度の蓄積容量を得ることができる。
また、画素電極112の周辺部がゲートライン114及
びドレインライン115上まで拡張されたことに伴い、
その上に形成される不透明な導電膜119も同様な範囲
まで拡張されるので、ゲートライン114及びドレイン
ライン115の周辺から漏れようとする光を前記実施例
よりも一層確実に遮断することができる。
なお、上記の各実施例では、蓄積容量用電極としての導
電膜117.119に不透明な材質のものを使用したが
、遮光膜としての働きが必要なければ、透明な材料を使
用してもよい。
また、開口率が低下してもよければ、画素電極をゲート
ライン及びドレインラインの近傍、或いはその上方まで
延長して設ける必要もなく、従来と同様な大きさの画素
電極上の周辺部に蓄積容量を形成するようにしてもよい
更に、本発明では、薄膜トランジスタの構造は上記実施
例のものに限定されることはなく、どのようなタイプの
ものであってもよい。
〔発明の効果〕
本発明によれば、画素電極上の周辺部に蓄積容量を形成
するので、その蓄積容量用の絶縁膜及び電極の形成はほ
とんど最終工程で行われる。よって上記絶縁膜の受ける
損傷が少なく、ピンホール等もできないので、画素電極
と蓄積容量用電極との間を確実に絶縁することができる
。また、ゲート絶縁膜とは別の絶縁膜を蓄積容量用絶縁
膜として使用するので、その膜厚や材質を自由に選択で
き、よって単位面積当たりの容量を大きくでき、小面積
で必要な容量を得ることができる。これらのことから、
結果的に、製造上の歩留りを大幅に向上させることがで
きる。
更に、画素電極をゲートライン及びドレインラインの近
傍、或いはその上方まで延長して設け、その上の周辺部
に蓄積容量を形成した場合は、有効画素領域内に蓄積容
量を形成せずに済み、よって蓄積容量用の導電膜を遮光
膜として使用した場合であっても、開口率を下げずに済
む。
【図面の簡単な説明】
第1図は本発明の液晶表示装置の一実施例の平面図、 第2図、第3図及び第4図は第1図におけるAA断面図
、B−B断面図及びC−C断面図、第5図は本発明の液
晶表示装置の他の実施例の平面図、 第6図、第7図及び第8図は第5図におけるAA断面図
、B−B断面図及びC−C断面図、第9図は従来の液晶
表示装置の平面図、第1O図は第9図におけるA−A断
面図、第1I図は上記従来の液晶表示装置における1つ
の画素の等価回路を示す回路図である。 101・・・薄膜トランジスタパネル、111・・・絶
縁基板、 112・・・画素電極、 113・・・薄膜トランジスタ、 114・・・ゲートライン、

Claims (3)

    【特許請求の範囲】
  1. (1)絶縁基板上に、透明な画素電極及び該画素電極に
    接続された薄膜トランジスタをマトリクス状に複数配設
    すると共に、ゲートライン及びドレインラインを前記複
    数の画素電極の間を縫って縦横に配設してなる薄膜トラ
    ンジスタパネルと、該薄膜トランジスタパネルと対向し
    て配置され、全面に透明な共通電極を配設してなる対向
    パネルと、 該薄膜トランジスタパネルと該対向パネルとの間に封入
    された液晶とを備えた液晶表示装置において、 前記薄膜トランジスタパネルの画素電極上の周辺部に絶
    縁膜を介して導電膜を設け、該導電膜を前記対向パネル
    の共通電極に接続した構成からなる蓄積容量を備えたこ
    とを特徴とする液晶表示装置。
  2. (2)前記画素電極は前記薄膜トランジスタに直接接続
    されると共に、その周辺部は前記ゲートライン及びドレ
    インラインの近傍まで延長して設けられていることを特
    徴とする請求項1記載の液晶表示装置。
  3. (3)前記薄膜トランジスタ、ゲートライン及びドレイ
    ンライン上は絶縁膜で覆われており、前記画素電極は該
    絶縁膜に形成されたコンタクトホールを介して前記薄膜
    トランジスタに接続されると共に、その周辺部は前記ゲ
    ートライン及びドレインライン上にまで延長して設けら
    れていることを特徴とする請求項1記載の液晶表示装置
JP33604989A 1989-12-25 1989-12-25 液晶表示装置 Expired - Fee Related JP2870072B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33604989A JP2870072B2 (ja) 1989-12-25 1989-12-25 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33604989A JP2870072B2 (ja) 1989-12-25 1989-12-25 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH03196020A true JPH03196020A (ja) 1991-08-27
JP2870072B2 JP2870072B2 (ja) 1999-03-10

Family

ID=18295172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33604989A Expired - Fee Related JP2870072B2 (ja) 1989-12-25 1989-12-25 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2870072B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04319920A (ja) * 1991-04-19 1992-11-10 Sharp Corp アクティブマトリクス液晶表示装置
EP0731373A1 (en) * 1995-03-10 1996-09-11 International Business Machines Corporation Liquid crystal display
US5610736A (en) * 1993-12-24 1997-03-11 Kabushiki Kaisha Toshiba Active matrix type display device in which elongated electrodes underlie the signal lines to form capacitors with the pixel electrodes and manufacturing method
US5708483A (en) * 1993-07-13 1998-01-13 Kabushiki Kaisha Toshiba Active matrix type display device
JPH10239698A (ja) * 1997-02-25 1998-09-11 Sharp Corp 液晶表示装置
US6404474B1 (en) 1998-07-24 2002-06-11 Nec Corporation Horizontal electric field LCD with increased capacitance between pixel and common electrodes
JP2007049198A (ja) * 2006-11-06 2007-02-22 Semiconductor Energy Lab Co Ltd 表示装置
US7190420B2 (en) 1995-05-08 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2008015525A (ja) * 2006-06-30 2008-01-24 Lg Phillips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04319920A (ja) * 1991-04-19 1992-11-10 Sharp Corp アクティブマトリクス液晶表示装置
US5708483A (en) * 1993-07-13 1998-01-13 Kabushiki Kaisha Toshiba Active matrix type display device
US5610736A (en) * 1993-12-24 1997-03-11 Kabushiki Kaisha Toshiba Active matrix type display device in which elongated electrodes underlie the signal lines to form capacitors with the pixel electrodes and manufacturing method
EP0731373A1 (en) * 1995-03-10 1996-09-11 International Business Machines Corporation Liquid crystal display
US7190420B2 (en) 1995-05-08 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device
US7683978B2 (en) 1995-05-08 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device
JPH10239698A (ja) * 1997-02-25 1998-09-11 Sharp Corp 液晶表示装置
US6404474B1 (en) 1998-07-24 2002-06-11 Nec Corporation Horizontal electric field LCD with increased capacitance between pixel and common electrodes
JP2008015525A (ja) * 2006-06-30 2008-01-24 Lg Phillips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
US7960735B2 (en) 2006-06-30 2011-06-14 Lg Display Co. Ltd. Array substrate for liquid crystal display device and method of fabricating the same
US8258022B2 (en) 2006-06-30 2012-09-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same
JP2007049198A (ja) * 2006-11-06 2007-02-22 Semiconductor Energy Lab Co Ltd 表示装置

Also Published As

Publication number Publication date
JP2870072B2 (ja) 1999-03-10

Similar Documents

Publication Publication Date Title
US4821092A (en) Thin film transistor array for liquid crystal display panel
US5054887A (en) Active matrix type liquid crystal display
JP3307150B2 (ja) アクティブマトリクス型表示装置
JP3267011B2 (ja) 液晶表示装置
JPH01156725A (ja) 表示装置
US6819385B2 (en) Transflective pixel structure
JPH05313197A (ja) アクティブマトリクス基板
JP2682997B2 (ja) 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
JPH0372319A (ja) アクティブマトリクス基板
JPH03196020A (ja) 液晶表示装置
JPH0483232A (ja) マトリクス形表示装置
JP2906470B2 (ja) アクティブマトリックス基板
JP2870075B2 (ja) 薄膜トランジスタパネル及び液晶表示装置
JP3326832B2 (ja) 液晶表示装置
US6940480B2 (en) Pixel structure
JPH01255831A (ja) 平面デイスプレイ
JPH09325360A (ja) 液晶表示装置
JP3059783B2 (ja) 液晶表示装置
JPH06160900A (ja) 液晶表示装置
JPH06175158A (ja) 液晶表示装置
JPH11316391A (ja) 液晶表示装置
JP3094619B2 (ja) アクティブマトリクス型表示装置
JP3269480B2 (ja) 透過型液晶表示装置
JPH0274929A (ja) アクティブマトリクス基板
JP2714270B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees