JPH036762A - イメージメモリのダイレクトアクセス方法 - Google Patents
イメージメモリのダイレクトアクセス方法Info
- Publication number
- JPH036762A JPH036762A JP14238889A JP14238889A JPH036762A JP H036762 A JPH036762 A JP H036762A JP 14238889 A JP14238889 A JP 14238889A JP 14238889 A JP14238889 A JP 14238889A JP H036762 A JPH036762 A JP H036762A
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- cpu
- memory
- bus
- direct access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 241000218204 Nigella Species 0.000 description 1
- 235000007413 Nigella arvensis Nutrition 0.000 description 1
- 235000016698 Nigella sativa Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野］
本発明は、ローカルＣＰＵを持つイメージ処理コントロ
ーラにおけるイメージメモリのダイレクトアクセス方法
に関し、特にシステム全体の処理速度向上が可能なホス
トＣＰＵによるイメージメモリのダイレクトアクセス方
法に関する。 〔従来の技術〕 従来のイメージ処理システムでは、第２図に示すように
、ホストＣＰＵ２１とのデータ通信用に、ホストＣＰＵ
２１とイメージメモリ２４の間に、デュアルポートメモ
リあるいはレジスタ等から構成されたバッファ２３を持
っていた。これにより、ホストＣＰＵ２１またはローカ
ルＣＰＵ２５は、そのバッファ２３にデータをセットし
てから、相手側がそのデータをリードするのを待って、
再びデータセットを行っていた。 このような方法では、イメージデータのように。 大容量のデータを扱う場合、イメージメモリとバッファ
、およびホストＣＰＵとバッファの間のデータ転送時の
オーバヘッドが大きくなり、トータルのデータ処理時間
が長くなる。 なお、この種の装置として関連するものには、例えば”
特開昭５８−２００６１号″が挙げられる。
ーラにおけるイメージメモリのダイレクトアクセス方法
に関し、特にシステム全体の処理速度向上が可能なホス
トＣＰＵによるイメージメモリのダイレクトアクセス方
法に関する。 〔従来の技術〕 従来のイメージ処理システムでは、第２図に示すように
、ホストＣＰＵ２１とのデータ通信用に、ホストＣＰＵ
２１とイメージメモリ２４の間に、デュアルポートメモ
リあるいはレジスタ等から構成されたバッファ２３を持
っていた。これにより、ホストＣＰＵ２１またはローカ
ルＣＰＵ２５は、そのバッファ２３にデータをセットし
てから、相手側がそのデータをリードするのを待って、
再びデータセットを行っていた。 このような方法では、イメージデータのように。 大容量のデータを扱う場合、イメージメモリとバッファ
、およびホストＣＰＵとバッファの間のデータ転送時の
オーバヘッドが大きくなり、トータルのデータ処理時間
が長くなる。 なお、この種の装置として関連するものには、例えば”
特開昭５８−２００６１号″が挙げられる。
【発明が解決しようとする課題１
従来、ローカルＣＰＵがイメージメモリの内容をリード
して、デュアルポートメモリ（あるいはレジスタ）にラ
イトし、そのデータをホストＣＰＵがリードするか、あ
るいはその逆の経路で、イメージデータの送受信を行っ
ていたため、オーバヘッドを軽減することが難しかった
。 本発明の目的は、このような問題点を改善し、システム
全体の処理速度を向上することが可能なイメージメモリ
のダイレクトアクセス方法を提供することにある。 １課題を解決するための手段〕 上記目的を達成するため１本発明のイメージメモリのダ
イレクトアクセス方法は、グラフィックコントローラ、
イメージメモリ、ローカルＣＰＵ、システムメモリ、フ
ァームウェアＲＯＭから構成され、ホストＣＰＵに接続
されたイメージ処理コントローラにおいて、ホストＣＰ
Ｕからイメージメモリへのアクセスと、ローカルＣＰ（
Ｊからイメージメモリへのアクセス競合を調停するアー
ビタを備え、そのアービタの調停によって、ホストＣＰ
Ｕからイメージメモリにダイレクトアクセスすることに
特徴がある。 ［作用１ 本発明においては、アービタにより、ホストＣＰＵから
イメージメモリへのアクセスと、ローカルＣＰＵからイ
メージメモリへのアクセスを調停することによって、ホ
ストＣＰＵからイメージメモリへのダイレクトアクセス
が可能である。また、グラフィックコントローラを介し
てイメージメモリへのダイレクトアクセスができない場
合には、ローカルバスを付加することにより、イメージ
メモリにダイレクトアクセスする。 これにより、バッファを通さずに大量のイメージデータ
を転送することができるため、オーバヘッドを軽減する
とともに、システム全体の処理速度を向上することがで
きる。 〔実施例） 以下、本発明の一実施例を図面により説明する。 第１図は１本発明の一実施例におけるイメージ処理シス
テムの構成図、第３図は本発明の一実施例におけるアー
ビタのアービトレーション部の構成図である。 第１図において、１はホストＣＰＵ、２はホストバス、
３はイメージ処理コントローラ、４はアーとり、５はデ
ュアルポートメモリあるいはレジスタ等から構成され、
ホストＣＰＵＩとローカルＣＰ［Ｊ６間のコマンド、パ
ラメータ、ステータス等の小容量データを保持するバッ
ファ、６はローカルＣＰＵ、７はメモリ、８はローカル
ＣＰＵバス、９はグラフィックコントローラ、１０はフ
ァームウェア用のＲＯＭ、ＩＩはイメージメモリ、１２
はホストＣＰＵＩのバス専有リクエスト信号およびバス
使用許可信号の信号線、１３はローカルＣＰＵ６のバス
許可信号およびバスリクエスト信号の信号線、１４はグ
ラフィックコントローラ９のバス専有リクエスト信号お
よびバス使用許可信号の信号線、［５はグラフィックコ
ントローラ９を用いてイメージメモリＩｔをダイレクト
アクセスすることができない場合に付加するローカルバ
スである。 また、アービタ４の構成は第３図に示される。 本実施例では、アービタ４は、Ｌ３３７３等のＩＣ回路
３１．インバータ３２、アンド回路３３゜３４から構成
される。これにより、ホストＣＰＵ１からイメージメモ
リ１１へのアクセスと、ローカルＣＰＵ６からイメージ
メモリ＋１へのアクセスを調停する。 このような構成により、ホストＣＰＵＩからイメージメ
モリ１１を直接アクセスする場合、ホストＣＰＵＩがバ
ス専有リクエスト信号をアービタ４に出し、アービタ４
はローカルＣＰＵ６等のローカルＣＰＵバス８の使用権
を排除し、バス使用許可信号によってホストＣＰＵＩに
アクセス権を許可する。その後、ホストＣＰＵ］は、グ
ラフィックコントローラ９を介してイメージメモリ１】
を直接ライト／リードする。 また、ホストＣＰＵＩあるいはグラフィックコントロー
ラ９がバスを使用していない場合には、ホストＣＰＵＩ
あるいはグラフィックコントロ−ラ９のバス専有リクエ
スト信号がディゼープルになる事により、ローカルＣＰ
Ｕ６にローカルＣＰＵバス８の使用権が戻り、ローカル
ＣＰＵ６はファームウェアＲＯＭｌ０の制御下で動作す
る。この場合、グラフィックコントローラ９にコマンド
を与え、イメージメモリ１１内のデータの加工処理等を
行う、このように、ローカルＣＰＵ６にローカルＣＰＵ
バス８の使用権が戻った時、ローカルＣＰＵ６はイメー
ジメモリ＋１にグラフィックコントローラ９を通してダ
イレクトアクセスすることができる。 なお、グラフィックコントローラ９を介してダイレクト
アクセスする機能を有しない場合には、ローカルバス１
５を付加して、イメージメモリ１１をアクセスする。 次に、本実施例におけるアービトレーションについて述
べる。 第４図は、本発明の一実施例におけるローカルＣＰＵお
よびアービタの入出力信号の関係を示す説明図、第５図
は本発明の一実施例におけるアービトレーション処理を
示すフローチャートである。 本実施例では、アービタ４はホストＣＰＵ１、ローカル
ＣＰＵ６、グラフィックコントローラ９の３者を調停す
る。 第４図および第５図のように、他のバスマスタ（ホスト
ｃｐｕｉ、グラフィックコントローラ９）が信号線１２
．１４でバス専有リクエスト信号をアービタ４に出力す
る（５０１）。 アービタ４は、ローカルＣＰＵ６以外のバスマスタがバ
ス使用中でなければ（５０２）、ローカルＣＰＵ６へ信
号線１３でバスリクエスト信号を出力する（５０３）。 ローカルＣＰＵ６は、実行中のサイクルを終了しく５０
４）、バス許可信号をアービタ４に出力する（５０５）
。 アービタ４は、第３図に示した回路でバス許可信号ＯＮ
時の２者（ホストバス２、グラフィックコントローラ９
）のアービトレーションを行い、バス専有リクエスト信
号の選択をして（５０６）、どちらかのバスマスタにバ
ス使用許可を通知する（５０７）。 〔発明の効果） 本実施例によれば、ホストＣＰＵよりイメージメモリに
直接アクセスできるため、バッファを通さずに大量のデ
ータを転送することができ、オーバヘッドを軽減するこ
とができる。 また、一般にイメージデータは大容量であるため、その
処理性能を向上することにより、システム全体の処理速
度を向上することができる。
して、デュアルポートメモリ（あるいはレジスタ）にラ
イトし、そのデータをホストＣＰＵがリードするか、あ
るいはその逆の経路で、イメージデータの送受信を行っ
ていたため、オーバヘッドを軽減することが難しかった
。 本発明の目的は、このような問題点を改善し、システム
全体の処理速度を向上することが可能なイメージメモリ
のダイレクトアクセス方法を提供することにある。 １課題を解決するための手段〕 上記目的を達成するため１本発明のイメージメモリのダ
イレクトアクセス方法は、グラフィックコントローラ、
イメージメモリ、ローカルＣＰＵ、システムメモリ、フ
ァームウェアＲＯＭから構成され、ホストＣＰＵに接続
されたイメージ処理コントローラにおいて、ホストＣＰ
Ｕからイメージメモリへのアクセスと、ローカルＣＰ（
Ｊからイメージメモリへのアクセス競合を調停するアー
ビタを備え、そのアービタの調停によって、ホストＣＰ
Ｕからイメージメモリにダイレクトアクセスすることに
特徴がある。 ［作用１ 本発明においては、アービタにより、ホストＣＰＵから
イメージメモリへのアクセスと、ローカルＣＰＵからイ
メージメモリへのアクセスを調停することによって、ホ
ストＣＰＵからイメージメモリへのダイレクトアクセス
が可能である。また、グラフィックコントローラを介し
てイメージメモリへのダイレクトアクセスができない場
合には、ローカルバスを付加することにより、イメージ
メモリにダイレクトアクセスする。 これにより、バッファを通さずに大量のイメージデータ
を転送することができるため、オーバヘッドを軽減する
とともに、システム全体の処理速度を向上することがで
きる。 〔実施例） 以下、本発明の一実施例を図面により説明する。 第１図は１本発明の一実施例におけるイメージ処理シス
テムの構成図、第３図は本発明の一実施例におけるアー
ビタのアービトレーション部の構成図である。 第１図において、１はホストＣＰＵ、２はホストバス、
３はイメージ処理コントローラ、４はアーとり、５はデ
ュアルポートメモリあるいはレジスタ等から構成され、
ホストＣＰＵＩとローカルＣＰ［Ｊ６間のコマンド、パ
ラメータ、ステータス等の小容量データを保持するバッ
ファ、６はローカルＣＰＵ、７はメモリ、８はローカル
ＣＰＵバス、９はグラフィックコントローラ、１０はフ
ァームウェア用のＲＯＭ、ＩＩはイメージメモリ、１２
はホストＣＰＵＩのバス専有リクエスト信号およびバス
使用許可信号の信号線、１３はローカルＣＰＵ６のバス
許可信号およびバスリクエスト信号の信号線、１４はグ
ラフィックコントローラ９のバス専有リクエスト信号お
よびバス使用許可信号の信号線、［５はグラフィックコ
ントローラ９を用いてイメージメモリＩｔをダイレクト
アクセスすることができない場合に付加するローカルバ
スである。 また、アービタ４の構成は第３図に示される。 本実施例では、アービタ４は、Ｌ３３７３等のＩＣ回路
３１．インバータ３２、アンド回路３３゜３４から構成
される。これにより、ホストＣＰＵ１からイメージメモ
リ１１へのアクセスと、ローカルＣＰＵ６からイメージ
メモリ＋１へのアクセスを調停する。 このような構成により、ホストＣＰＵＩからイメージメ
モリ１１を直接アクセスする場合、ホストＣＰＵＩがバ
ス専有リクエスト信号をアービタ４に出し、アービタ４
はローカルＣＰＵ６等のローカルＣＰＵバス８の使用権
を排除し、バス使用許可信号によってホストＣＰＵＩに
アクセス権を許可する。その後、ホストＣＰＵ］は、グ
ラフィックコントローラ９を介してイメージメモリ１】
を直接ライト／リードする。 また、ホストＣＰＵＩあるいはグラフィックコントロー
ラ９がバスを使用していない場合には、ホストＣＰＵＩ
あるいはグラフィックコントロ−ラ９のバス専有リクエ
スト信号がディゼープルになる事により、ローカルＣＰ
Ｕ６にローカルＣＰＵバス８の使用権が戻り、ローカル
ＣＰＵ６はファームウェアＲＯＭｌ０の制御下で動作す
る。この場合、グラフィックコントローラ９にコマンド
を与え、イメージメモリ１１内のデータの加工処理等を
行う、このように、ローカルＣＰＵ６にローカルＣＰＵ
バス８の使用権が戻った時、ローカルＣＰＵ６はイメー
ジメモリ＋１にグラフィックコントローラ９を通してダ
イレクトアクセスすることができる。 なお、グラフィックコントローラ９を介してダイレクト
アクセスする機能を有しない場合には、ローカルバス１
５を付加して、イメージメモリ１１をアクセスする。 次に、本実施例におけるアービトレーションについて述
べる。 第４図は、本発明の一実施例におけるローカルＣＰＵお
よびアービタの入出力信号の関係を示す説明図、第５図
は本発明の一実施例におけるアービトレーション処理を
示すフローチャートである。 本実施例では、アービタ４はホストＣＰＵ１、ローカル
ＣＰＵ６、グラフィックコントローラ９の３者を調停す
る。 第４図および第５図のように、他のバスマスタ（ホスト
ｃｐｕｉ、グラフィックコントローラ９）が信号線１２
．１４でバス専有リクエスト信号をアービタ４に出力す
る（５０１）。 アービタ４は、ローカルＣＰＵ６以外のバスマスタがバ
ス使用中でなければ（５０２）、ローカルＣＰＵ６へ信
号線１３でバスリクエスト信号を出力する（５０３）。 ローカルＣＰＵ６は、実行中のサイクルを終了しく５０
４）、バス許可信号をアービタ４に出力する（５０５）
。 アービタ４は、第３図に示した回路でバス許可信号ＯＮ
時の２者（ホストバス２、グラフィックコントローラ９
）のアービトレーションを行い、バス専有リクエスト信
号の選択をして（５０６）、どちらかのバスマスタにバ
ス使用許可を通知する（５０７）。 〔発明の効果） 本実施例によれば、ホストＣＰＵよりイメージメモリに
直接アクセスできるため、バッファを通さずに大量のデ
ータを転送することができ、オーバヘッドを軽減するこ
とができる。 また、一般にイメージデータは大容量であるため、その
処理性能を向上することにより、システム全体の処理速
度を向上することができる。
【図面の簡単な説明】
第１図は本発明の一実施例におけるイメージ処理システ
ムの構成図、第２図は従来のイメージメモリアクセス方
法を示す説明図、第３図は本発明の一実施例におけるア
ービタのアービトレーション部の構成図、第４図は本発
明の一実施例におけるローカルＣＰＵおよびアービタの
入出力信号の関係を示す説明図、第５図は本発明の一実
施例におけるアービトレーション処理を示すフローチャ
ートである。 １．２１＋ホストＣＰＵ、２・ホストバス、３゜２２：
イメージ処理コントローラ、４：アービタ。 ５．２３＋バツフア、６，２５：ローカルＣＰＵ。 ７：メモリ、８：ローカルＣＰＵ６以外、９ニゲラフイ
ツクコントローラ、１０ ： ＲＯＭ、ｌ １，２４・
イメージメモリ、１２〜１４コ信号線、１５０−カルバ
ス。
ムの構成図、第２図は従来のイメージメモリアクセス方
法を示す説明図、第３図は本発明の一実施例におけるア
ービタのアービトレーション部の構成図、第４図は本発
明の一実施例におけるローカルＣＰＵおよびアービタの
入出力信号の関係を示す説明図、第５図は本発明の一実
施例におけるアービトレーション処理を示すフローチャ
ートである。 １．２１＋ホストＣＰＵ、２・ホストバス、３゜２２：
イメージ処理コントローラ、４：アービタ。 ５．２３＋バツフア、６，２５：ローカルＣＰＵ。 ７：メモリ、８：ローカルＣＰＵ６以外、９ニゲラフイ
ツクコントローラ、１０ ： ＲＯＭ、ｌ １，２４・
イメージメモリ、１２〜１４コ信号線、１５０−カルバ
ス。
Claims (1)
- （１）グラフィックコントローラ、イメージメモリ、ロ
ーカルＣＰＵ、システムメモリ、ファームウェアＲＯＭ
から構成され、ホストＣＰＵに接続されたイメージ処理
コントローラにおいて、ホストＣＰＵからイメージメモ
リへのアクセスと、ローカルＣＰＵからイメージメモリ
へのアクセス競合を調停するアービタを備え、該アービ
タの調停によって、ホストＣＰＵからイメージメモリに
ダイレクトアクセスすることを特徴とするイメージメモ
リのダイレクトアクセス方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142388A JP3019323B2 (ja) | 1989-06-05 | 1989-06-05 | イメージメモリのダイレクトアクセス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142388A JP3019323B2 (ja) | 1989-06-05 | 1989-06-05 | イメージメモリのダイレクトアクセス方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036762A true JPH036762A (ja) | 1991-01-14 |
| JP3019323B2 JP3019323B2 (ja) | 2000-03-13 |
Family
ID=15314205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1142388A Expired - Fee Related JP3019323B2 (ja) | 1989-06-05 | 1989-06-05 | イメージメモリのダイレクトアクセス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019323B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6083106B2 (ja) * | 2011-11-18 | 2017-02-22 | 大日本印刷株式会社 | 基板保持用枠体の搬送方法 |
-
1989
- 1989-06-05 JP JP1142388A patent/JP3019323B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3019323B2 (ja) | 2000-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271466A (en) | Direct memory access control system with byte/word control of data bus | |
| US5426737A (en) | Direct memory access for data transfer within an I/O device | |
| JPH0619760B2 (ja) | 情報処理装置 | |
| US5627968A (en) | Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory | |
| US6026455A (en) | Architecture and method for providing guaranteed access for a retrying bus master to a data transfer bridge connecting two buses in a computer system | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPH036762A (ja) | イメージメモリのダイレクトアクセス方法 | |
| US20100153610A1 (en) | Bus arbiter and bus system | |
| JPS63175964A (ja) | 共有メモリ | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JPH11110342A (ja) | バス接続方法及び装置 | |
| JPH0351943A (ja) | 高速バスと低速バスのバスライン共用化方式 | |
| JP3028998B2 (ja) | Ｄｍａ転送回路 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH04120648A (ja) | 共通バス接続装置 | |
| JPH01205259A (ja) | ブロック転送回路 | |
| JPS61286956A (ja) | デ−タ処理装置 | |
| JPH034349A (ja) | Ｄｍａ転送方式 | |
| JPS642985B2 (ja) | ||
| JPH0293971A (ja) | メモリアクセス回路 | |
| JPH08115293A (ja) | 情報処理装置 | |
| JPS635460A (ja) | 並列計算機 | |
| JPH03189755A (ja) | メモリ間転送装置 | |
| JPH0786852B2 (ja) | Ｉ／ｏプロセッサのデータ転送方式 | |
| JPH06259315A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |