JPH03182794A - Plural display control system - Google Patents
Plural display control systemInfo
- Publication number
- JPH03182794A JPH03182794A JP1321401A JP32140189A JPH03182794A JP H03182794 A JPH03182794 A JP H03182794A JP 1321401 A JP1321401 A JP 1321401A JP 32140189 A JP32140189 A JP 32140189A JP H03182794 A JPH03182794 A JP H03182794A
- Authority
- JP
- Japan
- Prior art keywords
- display
- control circuit
- display control
- display device
- frame memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
ワークスティジョン等の表示装置における複数表示制御
方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a multiple display control method in a display device such as a work station.
従来の装置は、特開昭63−62465号公報に記載の
ように、当表示装置は表示データに表示アドレス情報を
合成出力し、表示装置側で合成された表示アドレス情報
を解析している為1回路が複雑となっていた。In the conventional device, as described in Japanese Patent Laid-Open No. 63-62465, this display device synthesizes display address information with display data and outputs it, and analyzes the synthesized display address information on the display device side. One circuit was complicated.
従来の表示制御において、キャラクタジェネレート回路
は表示装置に固有のものであった。In conventional display control, the character generation circuit is unique to the display device.
本発明は、キャラクタジェネレート回路等を複数の表示
装置で共有することを目的としている。An object of the present invention is to share a character generation circuit and the like among a plurality of display devices.
上記目的を達成する為に、各表示装置にそれぞれフレー
ムメモリを設ける。In order to achieve the above object, each display device is provided with a frame memory.
垂直同期ことに表示メモリのアクセス位置をかえ、各表
示装置の表示データをジェネレートし対応するフレーム
メモリに書込み許可し格納する。In vertical synchronization, the access position of the display memory is changed, display data for each display device is generated, and writing is permitted and stored in the corresponding frame memory.
各々の表示装置は対応するフレームメモリを読み出し表
示する。Each display device reads and displays the corresponding frame memory.
表示装置に対応してフレームメモリをもつことにより、
ひとつの表示制御回路で複数台の表示装置を制御するこ
とができるため、表示制御回路を複雑にすることなく安
価に実現することができる。By having a frame memory corresponding to the display device,
Since a plurality of display devices can be controlled with one display control circuit, the display control circuit can be realized at low cost without being complicated.
以下、本発明を第1図により説明する。 The present invention will be explained below with reference to FIG.
表示データ作成回路1より出力される同期信号6(垂直
同期信号)のタイミングごとに表示メモリ、フレームメ
モリ切換回路2で、表示メモリ切換指令5.フレームメ
モリ書込指令8 a−nを出力する。表示データ作成回
路工は、表示メモリ切換指令5により表示メモリを切換
え、表示データ7をフレームメモリ書込データとして出
力する。At each timing of the synchronization signal 6 (vertical synchronization signal) output from the display data creation circuit 1, the display memory/frame memory switching circuit 2 issues a display memory switching command 5. Output frame memory write command 8 a-n. The display data creation circuit engineer switches the display memory according to the display memory switching command 5 and outputs the display data 7 as frame memory write data.
表示データ作成回路1は、垂直同期信号を境に変わった
表示データ7を出力することになる。The display data generation circuit 1 outputs display data 7 that changes at the vertical synchronization signal.
フレームメモリ書込指令8 a−nを入力したフレーム
メモリ3 a−nは表示データ作成回路(より出力され
ている表示データ7を書込む。フレームメモリ3 a−
nのいずれか1つが垂直同期信号を境に必ず表示データ
7を書込んでいることになる。The frame memory 3 a-n into which the frame memory write command 8 a-n is input writes the display data 7 output from the display data creation circuit (frame memory 3 a-
Display data 7 is always written in any one of n at the vertical synchronization signal.
表示袋! 4 a−nは、フレームメモリ3 a−nよ
り出力される表示データ9 a−nを各々表示する。Display bag! 4 a-n respectively display display data 9 a-n output from the frame memory 3 a-n.
本発明によれば、ひとつの表示制御回路で複数台の表示
装置を制御するマルチワークスティジョン等が安価に構
築出来る。According to the present invention, a multi-workstation or the like that controls a plurality of display devices with one display control circuit can be constructed at low cost.
第1図は本発明の機能ブロック図を示す。 1・・・表示データ作成回路。 2・・・表示メモリ、フレームメモリ切換回路。 3 a−n・・・フレームメモリ。 4 a−n・・・表示装置。 5・・・表示メモリ切換指令。 6・・・同期信号、 7・・・表示データ。 8 a−n・・・フレームメモリ書込指令。 9 a−n・・・表示データ。 FIG. 1 shows a functional block diagram of the present invention. 1...Display data creation circuit. 2...Display memory, frame memory switching circuit. 3 a-n...Frame memory. 4 a-n...Display device. 5...Display memory switching command. 6...Synchronization signal, 7...Display data. 8 a-n... Frame memory write command. 9 a-n...Display data.
Claims (1)
制御回路において、表示データを垂直同期ごとに順次切
り換えて書き込むフレームメモリを設け、キャラクタジ
ェネレート回路等を複数の表示装置が共用することを特
徴とする複数表示制御方式。1. A display control circuit consisting of a text control circuit and a graph control circuit is provided with a frame memory in which display data is sequentially switched and written every vertical synchronization, and character generation circuits etc. are shared by multiple display devices. Multiple display control method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1321401A JPH03182794A (en) | 1989-12-13 | 1989-12-13 | Plural display control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1321401A JPH03182794A (en) | 1989-12-13 | 1989-12-13 | Plural display control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03182794A true JPH03182794A (en) | 1991-08-08 |
Family
ID=18132138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1321401A Pending JPH03182794A (en) | 1989-12-13 | 1989-12-13 | Plural display control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03182794A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100643432B1 (en) * | 2002-10-03 | 2006-11-10 | 엔이씨 일렉트로닉스 가부시키가이샤 | Apparatus for driving a plurality of display units using common driving circuits |
-
1989
- 1989-12-13 JP JP1321401A patent/JPH03182794A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100643432B1 (en) * | 2002-10-03 | 2006-11-10 | 엔이씨 일렉트로닉스 가부시키가이샤 | Apparatus for driving a plurality of display units using common driving circuits |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03182794A (en) | Plural display control system | |
KR940012178A (en) | Image creation device | |
KR930013973A (en) | Cursor Processing Circuit | |
JPH03204753A (en) | Dma controller | |
JP2594561B2 (en) | Image memory device | |
JP2590695B2 (en) | Time division switch circuit | |
JP2603649Y2 (en) | Video information variable delay circuit | |
JPH0262591A (en) | Display data storage device | |
JPS5960482A (en) | Crt unit | |
KR940025317A (en) | Multi-screen generating method and a suitable device. | |
JPH03116194A (en) | Display controller | |
JPH06308928A (en) | Multiwindow display system | |
JPH0198083A (en) | Frame buffer parallel processing control circuit | |
JPH10240199A (en) | Picture display control device | |
JPS61184587A (en) | Image display controller | |
JPH0516787B2 (en) | ||
JPH0470262A (en) | Picture data time base conversion circuit | |
KR940013061A (en) | Memory access circuit of time switch | |
JPS62201495A (en) | Image display unit | |
JPH04156587A (en) | Multi-window display system | |
JPH04139530A (en) | Display memory controller | |
JPH04330490A (en) | Image display device | |
JPS63113492A (en) | Scroll control system | |
JPH03288194A (en) | Cursor storage control circuit | |
JPS615289A (en) | Image processor |