JPH03182178A - スーパインポーズ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は撮像カメラ専において用いられるスーパイン
ポーズ装置に関し、特に、たとえばカメラ一体形ビデオ
テープレコーダにおいて、予めメモリに記憶させておい
たタイトル画などを、記録中あるいは河生中の映像信号
に重ね合わせるためのスーパインポーズ装置に関する。

［従来の技術］ 第１５図は、従来のスーパインポーズ装置を含むビデオ
カメラのｎ＃１１なブロック図である。第１５図を参照
して、このビデオカメラは、被写体の像を映像１．７号
に変換して出力するためのカメラ部５２と、カメラ部５
２から人力された映像ｒＪ号に、所定のタイトル画など
の２値画像信号を重畳するためのスーパインポーズ回路
５４と、映像信号と、スーパインポーズ回路５４による
スーパインポーズ動作とのタイミングの調整を行なうた
めの遅延回路６０とを含む。

スーパインポーズ回路５４は、カメラ部５２から入力さ
れた映像信号を、Ａ／Ｄ　（アナログ／ディジタル）変
換するためのＡ／Ｄ変換回路２４と、Ａ／Ｄ変換された
映像信号を記憶するためのメモリ５８と、カメラ部５２
とメモリ部５８とに接続され、カメラ部５２から出力さ
れる同期信号に応答して、メモリ５８の書込を制御する
ための書込制御信号Ｗ４、メモリ５８からの読出を制御
するための続出制御信号Ｒ４、メモリ５８の書込／読出
のアドレスを指定するためのアドレス信号Ａ４を出力す
るための制御回路５６と、メモリ５８から読出された画
像信号に応答して、遅延１ｒ１１路６０により遅延され
た映像信号と、メモリ５８に記憶されたＦＩｊｉ像ｔ＝
号とを高速で切換えて出力するためのアナログスイッチ
２８とを含む。

第１５図を参照して、従来のスーパインポーズ同′ｊｔ
ｉ５４を含むビデオカメラの動作が説明されるこのビデ
オカメラは、２つの動作モードを有する第１の動作モー
ドは、カメラ部５２によりタイトル画などを撮影し、メ
モリ５８にスーパインポーズすべき画像信号として記憶
するモードである。

第２のモードは、カメラ部５２から出力された映像信号
に、予めメモリ５８に記憶された画像信号をスーパイン
ポーズするモードである。

第１のモードにおいては、予め抛作者は紙などにタイト
ル画を作成し、これをカメラ部５２により撮影する。カ
メラ部５２は、タイトル画を映像（ｊ号に変換し、Ａ／
Ｄ変換回路２４に人力する。

Ａ／Ｄ変換回路２４は、所定のスレッシーヨルド電圧に
より映像信号を２ｉ化し、メモリ５８に与える。制御回
路５６は、カメラ部５２から人力される同期信号に応答
ＬＳ書込制御１＝号Ｗ４およびアドレス信号Ａ４をメモ
リ５８に与える。これにより、メモリ５８には、撮影さ
れたタイトル画が２値両Ｐｊ！信号として記憶される。

第２のモードにおいては、操作者はカメラ部５２により
被写体を撮影する。カメラ部５２から出力された映像信
号は、遅延回路６０を経てアナログスイッチ２８に与え
られる。

ｉｌ、１１回路５６は、カメラ部５２から人力される同
期信号に応答し、読出制御信号Ｒ４およびアドレス信号
Ａ４を出力する。

メモリ５８は、読出制御信号Ｒ４、アドレス信号Ａ４に
応答し、所定のアドレスから順次格納された２値画像４
≧号を読出し、アナログスイッチ２８に与える。

アナログスイッチ２８は、メモリ５８から出力される２
値画像信号に応答し、たとえば２ｖｉ画像ｆｉ゛号の値
がハイレベルである場りには、メモリ５８からの信号を
出力し、ローレベルである場合には遅延回路６０から入
力される映像１５号を出力する。これにより、アナログ
スイッチ２８から出力される映ｒｊ！ｔ＝号には、メモ
リ５８に記憶されたタイトル画がスーパインポーズされ
る。

［発明が解決しようとする課題］ 上述のように、スーパインポーズ装置によって映像信号
にタイトル画などを手軽にスーパインポーズすることが
できる。しかしながら、従来のスーパインポーズ装置は
以ドのような問題点を有する。

従来のスーパインポーズ装置においては、タイトル画は
Ａ／Ｄ変換回路２４によりディジタル化されてメモリ５
８に記憶される。メモリ５８に記憶された画像信号は、
ハイレベルまたはローレベルの２値のみをとり得る２！
ｉ！画像ｆｊ号である。したがって、アナログスイッチ
２８の出力として得られるスーパインポーズ映像信号の
、スーパインポーズ部分の輝度レベルが一律となる。そ
のため、スーパインポーズ画像が平板なものになっ−て
しまうという問題点がある。

それゆえにこの発明の目的は、立体感あるスーパインポ
ーズ画像を大曳することができるスーパインポーズ装置
を提供することである。

［課題を解決するための手段］ 本発明にかかるスーパインポーズ装置は、外部より与え
られる映像信号に、予め準備された２値画像信号をスー
パインポーズするためのものである。この発明にかかる
スーパインポーズ装置は、２ｆｆｉ画像信号を記憶する
ための記憶手段と、記憶手段から２ｉ１！画像信号を読
出し、読出された２値画像信号に所定の処理を行なうこ
とにより、３値以上の値をとり得る多Ｍｉｉｌｉｆ′４
！信号を生成する多値両像信号生成手段と、記憶手段か
ら２値画像信号を読出し、２ｆｉｊｉｉ像信号に応答し
て多値両像信号と映像信号とを切換えて出力するための
信号切換手段とを含む。

［作用コ 本発明にかかるスーパインポーズ装置においては、多値
画像信号生成手段は、記憶手段に格納された２値画像信
号を読出し、これに所定の処理を行なうことにより３値
以上の値をとり得る多値画像信号を生成する。信号切換
手段は、記憶手段から２値画像信号を読出し、２ＥｕＤ
ｉ像信号に応答して映像信号と多値画像信号とを切換え
て出力する。

切換手段から出力される映像ｆｊ号には、多値画像信号
がスーパインポーズされる。

［実施例］ 第１図は、本発明にかかるスーパインポーズ装置の一実
施例のスーパインポーズ回路２０のブロック図である。

第１図を参照して、スーパインポーズ回路２０は、図示
されないカメラ部から映像信号を入力され、所定のスレ
ッショルド電圧で２値化し、２値画像信号に変換するた
めのＡ／Ｄ変換回路２４と、Ａ／’Ｄ変換回路２４に接
続され、２［画像信号を記憶するための第１のメモリ３
０と、図示されないカメラ部に接続され、カメラ部から
同期信号を受取って、たとえば第１のメモリの書込制御
信号Ｗ１、読出制御信号Ｒ１、アドレス信号ＡＩなどの
制御信号を出力するための制御回路２２と、第１のメモ
リ３０と、制御回路２２とに接続され、第１のメモリ３
０に記憶されている２値画像信号に応答し、２ｆｆｉ画
像信号に所定の処理を行なって３値以上の多値画像信号
を出力することにより、スーパインポーズ画像に階調を
付加するための階調付加回路２６と、階調付加回路２６
と、第１のメモリ３０と、図示されない映像ｆＪ号源と
に接続され、第１のメモリから読出された２値画像信号
に応答し、階調付加回路２６から出力された多値画像信
号と、映像信号とを切換えて出力するためのアナログス
イッチ２８とを含む。

階調付加回路２６は、第１のメモリ３０に接続され、制
御回路２２から与えられるラッチ信号Ｌ１に応答して２
値画像信号をラッチし、所定の変換を行なって出力する
ためのデータ変換回路３２と、データ変換回路３２の出
力に接続され、制御回路２２からの書換制御信号Ｗ２、
続出制御信号Ｒ２、アドレス信号Ａ２に応答し、データ
変換回路３２の出力を記憶するための第２のメモリ３４
と、第２のメモリ３４に接続され、制御回路２２から与
えられる第２のラッチ信号Ｌ２に応答し、第２のメモリ
３４の出力をラッチしてこれに所定の変換を加えて出力
するためのデータ変換回路３６と、データ変換回路３６
に接続され、制ｇ１１回路２２から書込制御信号Ｗ３、
読出制御信号Ｒ３、アドレス信号Ａ３を人力されてデー
タ変換回路３６の出力を記憶するための第３のメモリ３
８と、第１のメモリ３０と、第２のメモリ３４と、第３
のメモリ３８とに接続され、各メモリ３０．３４．３８
の出力り、　、Ｄ２、Ｄ、を、２桁の２進数を表わす２
つの２値信号Ｂ。％Ｂ１に変換するための２進数食換回
路４０と、２つの２値信号Ｂ。、Ｂ、を入力され、対応
する２進数により表わされる電圧レベルを有するアナロ
グ信号を出力するためのＤ／Ａ変換回路４２とを含む。

第２図は、データ変換回路３２の概略構成を示すブロッ
ク図、およびデータ変換回路３２によるデータ変換の様
子を示す模式図である。第２図（ｂ）を参照して、デー
タ変換回路３２は、５つのラッチ回路６２ａ〜６２ｅと
、５つのラッチ回路６２ａ〜６２ｅに接続された５人力
ＡＮＤゲート６４とを含む。

第２図（ａ）は、第１のメモリ３０の一部の模式図であ
る。ラッチ回路６２ａ〜６２ｅに入力される信号は、以
下のような関係を有する。ラッチ回路６２ａには、第１
のメモリ３０のメモリセルＭａｔの格納データが人力さ
れる。ラッチ回路６２ｂ〜６２ｅには、メモリセルＭａ
ｔに隣接する４つのメモリセルＭｂｌ、Ｍｃｌ、Ｍｄｌ
、Ｍｅｌの格納内容がそれぞれ人力される。したがって
、ＡＮＤゲート６４の出力は、５つのメモリセルＭａ１
、Ｍｂｌ、Ｍ　ｃ　１　、Ｍ　ｄ　１　、Ｍ　ｅ　１の
格納内容の論理積となる。

第２図（Ｃ）は、第２のメモリ３４の一部の模式図であ
る。第２のメモリ３４、第３のメモリ３８は、それぞれ
第１のメモリ３０と同様のメモリセル配列を有する。第
２図（ｃ）を参照して、メモリセルＭａ２は、第１のメ
モリ３０のメモリセルＭａｌに対応している。ＡＮＤゲ
ート６４の出力は、メモリセルＭａ２に格納される。

５つのラッチ回路６２ａ〜６２ｅの関係は、上述のよう
になっており、メモリセルＭａｌを、第１のメモリ３０
上で移動させることにより、第２のメモリ３４の各メモ
リセルの格納内容が定まる。

第１のメモリ３０に記憶されたデータＤは、Ｎ行Ｍ列の
ドツトで構成されている一１４面を表わす。

ドツトの１つをＤ　（ｎ、ｍ）と表現する。このドツト
の上下左右のドツトはそれぞれＤ（ｎ−１゜ｍ）　、Ｄ
　（ｎ　＋１　＃　ｍ）　、Ｄ　（ｒ＋　ｒ　ｍ　　１
　）　５Ｄ（ｎ、ｍ＋１）と表わされる。

これらのデータは、制御回路２２からのアドレス信号Ａ
１に従ってデータ変換回路３２に人力され、ラッチ信号
Ｌ１に従ってラッチされる。これらのデータのすべてが
“１°でない限り、ＡＮＤゲート６４の出力Ｄ’　　（
ｎ、ｍ）は、０となる。

一方これらのデータのすべてが“１°の場合、ＡＮＤゲ
ート６４の出力Ｄ’　　（ｎ、ｍ）は、“１″となる。

したがって、第１のメモリ３０に格納された画像信号の
うち、その値が“Ｏ゛であるもの、またはスーパインポ
ーズ画像の輪郭部に存在するものは、すべて“０°に変
換され、第２のメモリ３４に格納される。

上述の操作をＮ行Ｍ列のすべてのデータに行なうことに
より、第１のメモリ３０から第２のメモリ３４への、デ
ータ変換を伴なう書込は完了する。

上述と同様にして、第２のメモリ３４に格納されたデー
タＤ２　　（ｎ、ｍ）は、データ変換回路３６によりデ
ータ変換されて、Ｄ、（ｎ、ｍ）として、第３のメモリ
３８に書込まれる。

第３図は、２進数変換回路４０の回路ブロック図である
。２進数変換回路４０は、人力の一方が第１のメモリ３
０に、入力の他方が第２のメモリ３４に接続されたＡＮ
Ｄゲート４４と、第２のメモリ３４に人力が接続された
インバータ４６と、人力の一方が第１のメモリ３０に、
人力の他方がインバータ４６の出力に接続されたＡＮＤ
ゲート４８と、入力の一方が第３のメモリ３８に、入力
の他方がＡＮＤゲート４８の出力に接続されたＯＲゲー
ト５０とを含む。ＡＮＤゲート４４の出力が、２値信号
Ｂ、である。ＯＲゲート５０の出力が、２値信号Ｂ０で
ある。

第４図は、２進数変換回路４０によって行なわれる演算
結果を示す。第４図を参照して、第１のメモリ３０から
の入力り１、第２のメモリ３４からの入力Ｄ２、第３の
メモリ３８からの入力り。

の値により、２値信号Ｂ、ＳＢ、は４通りの値をとる。

信号Ｂ。、Ｂｌによって表わされる２進数を（Ｂ＋Ｂｏ
）ｂとすると、この数は１０進数に変換して０，１．２
．３、の４とおりの値となる。

なお、第４図において、Ｄ２が°１”であるときは必ず
り、の値も“１”である。同様にり、の鎧が１″である
とき、Ｄ７、Ｄ２の値は共に“ｌ。

である。

第１図〜第４図を参照して、スーパインポーズ回路２０
の動作が説明される。このスーパインポーズ回路２０も
、タイトル画を記憶する第１のモードと、映像信号にタ
イトル画をスーパインポーズする第２のモードとを有す
る。

第１のモードにおいて、映像ｆｊ号はＡ／Ｄ変換回路２
４に人力される。Ａ／Ｄ変換回路２４は、所定のスレッ
シシルト電圧で映像信号を２値化し、第１のメモリ３０
に人力する。制御回路２２は、図示されないカメラ部か
らの同期信号に応答し、第１のメモリ３０の書込制御（
Ｊ号Ｗ１、アドレス信号Ａ１を出力する。第１のメモリ
３０は、書込制御信号Ｗ１に応答して、Ａ／Ｄ変換器２
４から人力される２１画像信号を、アドレス信号Ａ１で
指定されるアドレスに格納する。

第１のメモリ３０への２値画像信号の書込が完了すると
、制御回路２２は、第１のメモリ３０からのデータの続
出を行なうために、読出制御信号Ｒ１、アドレス信号Ａ
１を出力する。第１のメモリ３０は、指定されたアドレ
スの格納データを、２値画像信号り、としてデータ変換
回路３２に出力する。

データ変換回路３２は、制御回路２２から与えられるラ
ッチ１３号Ｌ１に応答して、第１のメモリ３０の出力り
、をラッチし、前述のような変換を行なって、変換後の
２値画像ｆ＝号Ｄ２を出力する。

制御回路２２は、同時に第２のメモリ３４へのデータの
書込をするために、書込制御信号Ｗ２、アドレス信号Ａ
２を出力する。第２のメモリ３４は、書込制御信号Ｗ２
に応答して、アドレス信号Ａ２によって指定されるアド
レスに、データ変換回路３２から出力される変換後の２
値画像信号Ｄλを格納する。

第２のメモリ３４へのデータの書込が終了すると、制御
回路２２は、第２のメモリ３４からのデータの読出を行
なうために、読出制御信号Ｒ２、アドレス信号Ａ２を出
力する。

第２のメモリ３４は、読出１．Ｉ　ｍ信号Ｒ２に応答し
て、アドレス信号Ａ２によって指定されるアドレスから
格納内容を読出し、２値画像信号Ｄ２をデータ変換回路
３６に出力する。

データ変換回路３６は、制御回路２２から与えられるラ
ッチ信号Ｌ２に応答して、２値画像信号ｐ２をラッチし
、前述のように変換を行なって変換後の２Ｍｉ画像信号
り、を、第３のメモリ３８に出力する。

第３のメモリ３８は、制御回路２２から与えられる書込
制御ｆ：号Ｗ３、アドレス信号Ａ３に応答し、２ｉ１１
画像信号り、を、アドレス信号Ａ３で指定されるアドレ
スに格納する。

以上により、第１のモードにおけるタイトル画の格納が
完了する。

第１０図は、上述のタイトル画の格納、および変換の情
況を示す各メモリ３０．３４．３８の内容を示す模式図
である。第１のメモリ３０が、第９図（ａ）で示される
ような図形を格納しているものとする。第２図（ｂ）を
参照して既に述べられたように、データ変換回路３２は
、２値画像信号の輪郭部にある要素の鎖を、“０°に変
換する。

したがって、第２のメモリ３４に格納される画像は、第
９図（ｂ）で示されるように、メモリセル１つ分だけ小
さくなった図形である。さらに、データ変換回路３６も
データ変換回路３２と同様の変換を行なうため、第３の
メモリ３８に格納される図形は、第９図（ｃ）で示され
るようなより小さな図形となる。

第３図および第４図で既に説明されたとおり、２進数食
換回路４０は、２値信号Ｄ１〜Ｄ、に所定の演算を行な
い、２進数ＣＢ＋Ｂｏ）。を出力する。この演算は、第
１のメモリ３０、第２のメモリ３４、第３のメモリ３８
の格納内容を正ね合わせることに相当する。すなわち、
２進数変換口路４０の出力により表わされる図形は、第
９図（ａ）、（ｂ）、（ｃ）で表わされる３つの図形を
重ね合わせたものとなる。重ね合わせた結集の図形は、
第１２図（ａ）で表わされる図形となる。

したがって、Ａ／Ｄ変換回路４２の出力するアナログ（
３号Ｓ１は、第４図に「階、凋」として示される信号レ
ベルをＨするものとなる。

第５図〜第８図は、それぞれＡ／Ｄ変換回路２４の出力
り。、第１のメモリ３０の出力り、％第２のメモリ３４
の出力［）２、ｉ３のメモリ３８の出力Ｄ３を表わす波
形図である。各図中、信号名の後の括弧内の数字は、そ
の信号の示す内容を表わす。たとえば、Ｄ、（ｎ）なら
ば、第ｎライン口の信号Ｄ０であることを示す。

第５図を参照して、第９図（ａ）に示されるような画像
を表わす映像信号は、Ａ／Ｄ変換回路２４によってディ
ジタル変換され、第５図に示されるような波形を有する
信号り。（ｎ−３）〜Ｄ。

（ｎ＋３）となる。第９図（ａ）においてノ＼ツチング
により示される部分は、第５図においてノ＼イレベルの
信号として表現される。第１のメモリ３０は、第５図に
示される波形に従ってデータを記憶する。

第６図は、スーパインポーズ■、ｒに第１のメモリ３０
が出力する信号り、を示す波形図である。信号り、（ｎ
−３）　〜ＤＩ　　（ｎ＋３）は、はぼ第５図に示され
る波形図と同様の波形をＨする。第９図（ａ）において
ハツチングによって示される部分は、亀６図の波形図に
おいてＩ〜イレベルの信号で表わされる。

第７図を参照して、第２のメモリ３４が出力する信号Ｄ
２の波形は、第６図に示される波形とは異なっている。

すなわち、信号Ｄ２（ｎ−２）にはハイレベルの部分が
なくなり、同様に信号Ｄ２（ｎ＋２）の部分にもハイレ
ベルの部分がなくなる。中央の３本の信号ｐ２　　（ｎ
−１）　〜Ｄ２　（ｎ＋１）は、第６図に示される波形
図と比較し、ハイレベルの部分が狭まっている。これは
、第９図（ｂ）のように、輪郭部分の値が、“０°に変
換されたことによる。

第８図を参照して、同様に第３のメモリ３８が出力する
信すり、の波形も、Ｂ２のそれとは異なっている。すな
わち、この場合４本１１の波形り。

（ｎ）のみがハイレベルの部分をＨする。

第１０図は、２進数女換１〕す路４０の出力Ｂ。、Ｂ１
の、第６図〜第８図に示されるデータＤ、〜Ｄ、の変化
に対応した波１１５図である。すなわち、２進数変換四
路４０の出力Ｂ。、Ｂ、は、Ｄ、〜Ｄ、に応答して、第
４図に示されるテーブルに従って変化し、第１０図に示
される波形のｆコ号となって出力される。

Ｄ／Ａ変換回路４２は、第１０図に示される信号Ｂ。Ｓ
Ｂ＋に応答し、第４図に示されるテーブルに従って、第
１１図５１　　（ｎ−３）〜Ｓ、（ｎ＋３）に示される
波形をＨする信号Ｓ１を出力する。すなわち、第１１図
に示される波形を有する信号Ｓ＋によって、第１２図（
ａ）に示されるスーパインポーズ画像が得られる。、第
１２図（ｂ）は、第１１図５１　（ｎ）の波形を示した
ものである。

アナログスイッチ２８は、第１のメモリ３０の出力り、
に応答して、信号Ｓ、と、映像信号とを切換えて出力す
る。すなわち、信号Ｄ１がハイレベルであるときにはｉ
ｄ号Ｓ、を出力し、信号り。

がローレベルであるときには映像１４号を出力する。

したがって、アナログスイッチ２８の出力として得られ
るスーパインポーズ映像信号は、第９図（ａ）に示され
る輪郭をＨする画像がスーパインポーズされたものとな
る。しかも、スーパインポーズされるｉＦｌｍの輝度は
、第１２図に示されるように、３つの火なるレベルをＨ
し、周辺は輝度が低く、中央にいくほど輝度が高くなる
。そのため、従来の装置におけるスーパインポーズ両像
のように、スーパインポーズ画像が平板なものとなるこ
とはない。

第１３図は、この発明にかかるスーパインポーズ装置の
他の一丈施例としてのスーパインポーズ凹路２０ａの回
路ブロック図である。第１３図を参ｊ４（してスーパイ
ンポーズ画像路２υａが、第１図に示されるスーパイン
ポーズｌｒ！Ｊ路２０と異なるのは、第１図における階
調付加回路２６に代えて、階調付加回路２６　ＢをＨす
ることである。階調付加回路２６ａが、第１図に示され
る階調付加回路２６と異なるのは、２進変換回路４０に
代えて、２進数変換回路４０ａをＨすることである。

第１６ｒ！！Ｊは、２進数変換回路４（’）ａのブロッ
ク図である。２進数変換回路４０ａは、第２のメモリ３
４に入力が接続されたインバータ７１と、第３のメモリ
３８に入力が接続されたインバータ７２と、人力の一方
が第１のメモリ３０、人力の他方がインバータ７１の出
力に接続されたＡＮＤゲート７３と、人力の一方が第１
のメモリ３０．入力の他方がインバータ７２の出力に接
続されたＡＮＤゲート７４と、人力の一方が第３のメモ
リ３８、人力の他方がＡＮＤゲート７３の出かに接続さ
れたＯＲゲート７５とを含む。ＡＮＤゲート７４の出力
が、２値信号Ｂ＋Ｑである。ＯＲゲート７５の出力が、
２値信号ＢＯＱである。

、ｉ１７図は、２進数変換回路４０ａによって行なわれ
る演算結果を示す。第１７図を参照して、第１のメモリ
３０からの入力り７、第２のメモリ３４からの入力Ｄ２
、第３のメモリ３８からの入力り、の値により、２値信
号Ｂ。ＱｓＢ、Ｑは４通りの値をとる。信号Ｂ。ａ％Ｂ
ＩＱによって表わされる２進数を（Ｂ＋ａＢｏａ）。と
すると、この数は１０進数に変換して０．１．２．３の
４通りの値となる。なお、第１７図において、Ｂ２が“
１ｍであるときは必ずり、の値も“１゛である。同様に
り、の値が“１″であるとき、Ｄ、、Ｂ２の値は共に′
１°である。

その他の部分においては、スーパインポーズ回路２０ａ
は、第１図に示されるスーパインポーズ回路２０と同様
の構成貿索を有している。それら各構成便素に与えられ
た符号は同一であり、かつその名称も同一である。した
がってここではそれらについての詳しい説明は繰返され
ない。

アナログスイッチ２８を制御するｆ−号は第１のメモリ
３０から出力される両像信号である。そのため、第１４
図（ａ）で示される輪郭内でのみ、スーパインポーズ画
１９が映像信号にスーパインポーズされる。信号Ｓ、を
映像信号にスーパインポーズしてｒＩられる信号は、第
１５図（ａ）のようなスーパインポーズ画像を表わす。

第１５図（ｂ）は、第１５図（ａ）の、中央の部分に対
応する映像信号の波形図である。

以上のようにこの第２の実施例においても、スーパイン
ポーズ画像の内部に、３つの丸いに異なる階調レベルを
有する部分を形成することができる。したがって、’Ｆ
！Ｊられる／、７号は第１５図（ａ）に示されるように
、周辺部において高い輝度を白。

し、中央にいくに従って代い輝度をＨする立体的なもの
となる。

［発明の幼生］ 上述のように本発明にかかるスーパインポーズ装置にお
いては、記憶手段に記憶された２値画像信号から、多値
画像信号ｔ［或手段により３値以上の値をとり１４る多
値両像ｆコ号が生成される。生成された多値画像信号は
、信号切換手段に与えられる。信号切換手段は、記憶手
段に格納された２値画像信号を読出し、これに応答して
映像信号と多値画像信号とを切換える。したがって、ス
ーパインポーズされる画像の輪郭は、記憶手段に格納さ
れた２値画像信号によって疋まる。一方、映像信号に重
畳される多値画像信号は、再生される映像上ではその値
に応じて３；ｌｆｌり以上の輝度レベルで表現される。

スーパインポーズ画像には陰影が現われ、したがってス
ーパインポーズされる部分が・１川に表現されることは
ない。

すなわち、立体感あるスーパインポーズ画像を実現する
ことができるスーパインポーズ装置を堤供することがで
きる。

【図面の簡単な説明】

第１図は本発明にかかる一実施例のスーパインポーズ回
路のブロック図であり、 第２図はデータ変換回路３２およびそのメモリとの関係
を表わす模式図であり、 第３図は２進数変換回路４ｏのブロック図であり、 第４図は２進数食換四路４ｏの動作を表わす図であり、 第５図〜第８図は、スーパインポーズ回路２゜の動作を
表わすための波形図であり、 第９図は３つのメモリの格納する！ｌｊ　（ｉ！信号を
表わすための模式図であり、 第１０図、第１１図はＤ／Ａ変換回路４２の動作を表わ
す波形−であり、 第１２図は本発明の実施例によって得られるスーパイン
ポーズ両像の模式図および波形図であり、第１３図はこ
の発明の他の実施例のスーパインポーズ回路のブロック
図であり、 第１４図は第２の実施例によって得られるスーパインポ
ーズ画像の模式図および波形図であり、第１５図は従来
のスーパインポーズ回路を白゛するビデオカメラのブロ
ック図であり、 第１６図はこめ発明の第２の実施例のスーパインポーズ
回路の２進数変換回路４０ａのブロック図であり、 第１７図は２進数食換回路４０ａの動作を表わす図であ
る。 図中、２０．２０ａはスーパインポーズ回路、２２は制
御四路、２４はＡ／Ｄ女換四路、２６．２６ａは階調付
加回路、２８はアナログスイッチ、３０は第１のメモリ
、３２．３６はデータ変換四路、３４は第２のメモリ、
３８は第３のメモリ、４０．４０ａは２進数変換回路、
４２はＤ／Ａ変換１１１１路を示す。 なお、図中、同一符号は同一、または相当箇所を示す。 第 ４ 図 第 図 ↓ 第 図 ↓ ０１（ｎ＋３） Ｄ２（ｎ＋３） ０３（ｎ＋３） ↓ 第 図 第 ０ 図 ５１（ｎ−３） ５１（ｎ＋３） ↓ 第 １ 図 第１２ 図 時 開 第 ４ 図 時 閂

Claims (1)

【特許請求の範囲】
1. （１）外部より与えられる映像信号に、予め準備された
   ２値画像信号をスーパインポーズするためのスーパイン
   ポーズ装置であって、 前記２値画像信号を記憶するための記憶手段と、前記記
   憶手段から前記２値画像信号を読出し、前記読出された
   ２値画像信号に所定の処理を行なうことにより、３値以
   上の値をとり得る多値画像信号を生成する多値画像信号
   生成手段と、 前記記憶手段から前記２値画像信号を読出し、前記２値
   画像信号に応答して前記多値画像信号と前記映像信号と
   を切換えて出力するための信号切換手段とを含むスーパ
   インポーズ装置。