JPH03181219A - 低振幅クロック入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル回路において、入力範囲が広く素子
数の少ない低振幅クロック入力回路に関するものである
。

従来の技術 近年、電子機器のディジタル化が進むと共に、アナログ
回路へのディジタル回路のノイズの影響を低減すること
が必要になってきた。そのためにディジタル回路へのク
ロック信号を低振幅の正弦波信号とする場合がある。

以下、従来の低振幅クロック入力回路について第２図を
参照しながら説明する。第２図は従来の低振幅クロック
入力回路の構成図の一例であり、１は電源端子、２，３
は抵抗、４，５はトランジスタ、６は電流源、１０はク
ロック入力端子、１１はバッファアンプ、１２はコンデ
ンサである。

以上のように構成された従来の低振幅クロック入力回路
について、以下その動作を説明する。

まず、クロック入力端子１０に任意の直流電圧レベルに
低振幅の交流信号（例えば正弦波信号）を重畳したクロ
ック信号を印加するとその信号はトランジスタ４のベー
スとバッファアンプ１１の入力端子に伝えられる。その
時バッファアンプ１１の出力端子はクロック入力端子１
０に印加された信号がコンデンサ１２で平滑されて入力
信号の平均電圧レベルすなわち直流電圧レベルになる。

例えば第３図に示すようにクロック入力端子１０に１．
５Ｖ〜２．５Ｖの範囲で振動する正弦波信号１３を印加
した時、バッファアンブエ１の出力電圧は２ｖの直流電
圧１４となる。そしてトランジスタ５のベース電位はク
ロック入力信号の平均電圧に固定される。従って抵抗２
，３とトランジスタ４．５で構成されるコンパレータの
入力は直流電圧とその直流電圧を中心に振動する交流信
号電圧となる。そしてコンパレータはクロック入力端子
１０に印加された信号と同じ周期で振動しその出力はク
ロック信号とする事ができる。

以上の動作で任意の直流レベルを持つ低振幅クロック信
号を大振幅のクロック信号に変換する。

発明が解決しようとする課題 しかしながら、上記の従来の構成では、クロック入力端
子に印加する事のできる信号の最低電圧は、バッファア
ンプ１１の入力電圧範囲の最低電圧より高くなければ・
ならず、また、抵抗２．３とトランジスタ４，５と電流
源６で構成されるコンパレータの最低入力電圧（通常Ｉ
Ｖ以上）よりも高くなり、クロック入力信号の入力電圧
範囲が制限されるという問題があった。さらにバッファ
アンプ１１が必要なために、回路の構成素子数が多いと
いう問題があった。

本発明は、上記従来の問題点を解決するもので、クロッ
ク入力信号の入力電圧範囲が広く、構成素子数の少ない
低振幅クロック入力回路を提供する事を目的とする。

課題を解決するための手段 上記の目的を達成するために、本発明の低振幅クロック
入力回路は、コンパレータ入力の一方に直流電圧源を接
続し、もう一方の入力は抵抗を介して同じ直流電圧源に
接続し、そこにコンデンサを介して低振幅クロック信号
を印加するという構成を有している。

作用 この構成によって、コンパレータの動作点を最適点に固
定し、その直流電圧に低振幅クロック入力信号の交流成
分のみを重畳する事で、コンパレータの入力電圧範囲に
よって入力信号の入力電圧範囲が制限されず、任意の直
流電圧レベルのクロック信号を入力する事ができる。ま
た、バッファアンプを必要としないため回路の素子数は
少ない。

実施例 以下、本発明の一実施例について、第１図を参照しなが
ら説明する。第１図は本発明の実施例における低振幅ク
ロック入力回路の構成を示すものである。第１図におい
て、第２図と同一の番号は同一部分を示し、その説明は
省略する。７は電圧源、８は抵抗、９はコンデンサであ
る。

以上のように構成された低振幅クロック入力回路につい
て、以下その動作を説明する。

まず、コンパレータを構成するトランジスタ５のベース
電位は電圧源７によって一定電圧（ＶＳＨ）に固定され
る。一方、コンパレータを構成するもう一つのトランジ
スタ４のベースは抵抗８を介して電圧源７に接続されて
おり、定常的にはやはり直流電圧（Ｖｓ＋ｔ）になって
いる。この時クロック入力端子１０に任意の直流電圧レ
ベルを持つ低振幅クロックが入力されると、その直流成
分と電圧源７の電位差がコンデンサ９の両端にかかる。

従ってトランジスタ４のベースには電圧源７の電圧にク
ロック信号入力の交流成分が重畳された信号が加わる事
になる。例えば第４図に示すように、クロック入力信号
がＯＶを中心とする正弦波１５で、電圧源７の電圧が２
Ｖ（１８）であったとき、コンデンサの両端電圧は２ｖ
となり、トランジスタ４のベースの信号は２ｖを中心と
する正弦波信号１７となる。従って抵抗２，３とトラン
ジスタ４，５、電流源６とで構成されるコンパレータの
入力は電圧源７の直流電圧と、その電圧を中心に振動す
る交流電圧となり、コンパレータの出力電圧は入力低振
幅クロックと同一周期で振動する。

このときコンパレータの動作点は電圧源７によって最適
点に設定されており、入力クロック信号はコンデンサ９
で直流成分を除去されてコンパレータ入力に加えられる
ので入力クロック信号の直流電圧レベルには制限はなく
、どんな値でも良い。

なお、コンデンサ９と抵抗８の値の積で与えられる回路
の時定数は入力クロック信号の周期より大きい値に設定
する事が必要である。

以上のように本実施例によれば、コンパレータ入力の一
方に直流電圧源を接続し、もう一方の入力は抵抗を介し
て同し直流電圧源に接続し、そこにコンデンサを介して
低振幅クロック信号を印加するという構成により、任意
の直流レベルの低振幅クロックを入力信号とする事がで
きる。

発明の効果 本発明は、コンパレータ入力の一方に直流電圧源を接続
し、もう一方の入力は抵抗を介して同じ直流電圧源に接
続し、そこにコンデンサを介して低振幅クロック信号を
印加するという構成にする事により、任意の直流レベル
の低振幅クロックに対して動作し、構成素子数の少ない
優れた低振幅クロック入力回路を実現できるものである
。

【図面の簡単な説明】

第１図は本発明の一実施例における低振幅クロック入力
回路の構成図、第２図は従来の低振幅は第１図の各点の
信号の一例を示す図である。 １・・・・・・電源端子、２，３．８・・・・・・抵抗
、４．５・・・・・・トランジスタ、６・・・・・・電
流源、７・・・・・・電圧源、９，１２・・・・・・コ
ンデンサ、１０・・・・・・クロック入力端子、１１・
・・・・・バッファアンプ、１３．１５・・・・クロッ
ク入力信号、１４．１６・・・直流電圧レベ／ｌ／、１
７・・・・・・コンパレータ入力電圧、１８・・・・・
・電圧源電圧レベル。

Claims (1)

【特許請求の範囲】
1. 一端がクロック入力端子に結合されたコンデンサと、ベ
   ースが前記コンデンサの他端に結合されコレクタが第一
   の抵抗を介して電源端子に結合された第一のトランジス
   タと、一端が前記第一のトランジスタのベースに結合さ
   れた第二の抵抗と、ベースが前記第二の抵抗の他端と電
   圧源に結合されコレクタが第三の抵抗を介して前記電源
   端子に結合され、さらに、エミッタが前記第一のトラン
   ジスタのエミッタと結合された第二のトランジスタを有
   する低振幅クロック入力回路。