JPH03180776A - 自己診断機能付論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［［要］ 自己診断機能付論理回路に関し、 構成を簡単化し、かつ、論理回路のどの部分が故障して
いるかを容易に知ることができるようにすることを目的
とし、 複数の部分論理回路からなる論理回路と、該論理回路に
供給する試験用入力パターンが格納された入力パターン
記憶手段と、該論理回路に対する通常の入力データと該
入力パターンとを選択的に該論理回路へ供給する第１選
択手段と、該論理回路への該入力パターンに対し、該部
分論理回路が正常動作する場合に出力する期待値パター
ンが格納された期待値パターン記憶手段と、該入力パタ
ーン記憶手段及び該期待値パターン記憶手段に対し該両
パターンが対応するようにアドレス信号を供給するアド
レス発生手段と、選択信号に応答して、該部分論理回路
の出力のいずれかを選択する第２選択手役と、該第２選
択手段により選択されたデータと該期待値パターン記憶
手段からのデータとが一致しているかどうかを判定する
比較手段と、該比較手段が不一致を判定した場合には、
該第２選択手段に新たな選択信号を供給し、かつ、該期
待値パターン記憶手段に該選択信号に応じた付加的なア
ドレス信号を供給する切換制御手段と、を備えて構成す
る。

【産業上の利用分野】

本発明は、論理回路が正常動作するかどうかを試験し故
障位置を指摘する自己診断機能を備えた論理回路に関す
る。

【従来の技術】

第３図は従来の自己診断機能付論理回路の原理構成を示
す。 この自己診断機能付論理回路は、通常モードと自己診断
モードとがあり、通常モードでは、入力データがセレク
タ１０を介して論理回路１２へ供給され、自己診断モー
ドでは、入力パターンＲＯＭ１４から試験用入力パター
ンがセレクタ１ｏを介して論理回路１２へ供給される。 自己診断モードでは、論理回路１２の出力データと期待
値パターンＲＯＭ１６からの期待値パターンとが比較器
１８で比較され、両データが不一致の場合には比較器１
８から故障信号が出力される。 複数の論理回路１２について自己診断を行う場合には、
従来では、第３図と同様の構成を直列接続し又は並列接
続し、各比較器１８からの故障信号をオアゲートへ供給
する構成を用いていた（特開昭６２−１８８９８０号公
報、特開昭６２−１９６８６３号公報）。 自己診断機能は通常動作では使用されないので、その回
路規模はできるだけ小さくする必要がある。

【発明が解決しようとする課題】

しかし、各論理回路毎にセレクタ１０、入力パターンＲ
ＯＭ、期待値パターンＲＯＭ１６及び比較器１８を設け
、これらの間を接続していたので、論理回路の数が多く
なると構成が複雑になった。 また、上記オア回路から故障信号が出力されても、どの
論理回路から故障が検出されたのかが不明であり、オア
回路に供給される各信号線の電位を測定してどの論理回
路が故障しているかを調べる必要があった。 本発明の目的は、このような問題点に鑑み、簡単な構成
で論理回路のどの部分が故障しているかを容易に知るこ
とができる自己診断機能付論理回路を提供することにあ
る。

【課題を解決するための手段】

第１図は本発明に係る自己診断機能付論理回路の原理構
成を示す。 図中、１は論理回路であり、複数の部分論理回路、例え
ば４つの部分論理回路１ａ〜１ｄからなる。部分論理回
路１ａ〜１ｄ間の接続は、直列、並列又は両者の組合せ
のいずれであってもよい。 ２は入力パターン記憶手段であり、論理回路１に供給す
る試験用入力パターンが格納されている。 ３は第１選択手段であり、論理回路１に対する通常の入
力データと該入力パターンとを選択的に論理回路１へ供
給する。 ４は期待値パターン記憶手段であり、部分論理回路１ａ
〜１ｄが正常動作する場合に、論理回路１への該入力パ
ターンに対し、部分論理回路１ａ〜１ｄが正常動作する
場合に出力する期待値パターンが格納されている。 ５はアドレス発生手段であり、入力パターン記懐手段２
及び期待値パターン記憶手段４に対し両パターンが対応
するようにアドレス信号を供給する。 ６は第２選択手段であり、選択信号に応答して、部分理
回路１ａ〜１ｄの出力のいずれかを選択する。 ７は比較手段であり、第２選択手段６により選択された
データと期待値パターン記憶子役４からのデータとが一
致しているかどうかを判定する。 ８は切換制御手段であり、比較手段７が不一致を判定し
た場合には、第２選択手段６に新たな選択信号を供給し
、かつ、期待値パターン記憶手段４に該選択信号に応じ
た付加的なアドレス信号を供給する。

【作用】

自己診断時には、入力パターン記憶手段２からの試験用
入力パターンが第１選択手段３を介し論理回路１へ供給
され、部分論理回路１ａ〜１ｄのいずれかの出力データ
が第２選択手段６を介し比較手段７へ供給される。比較
手段７は、このデータと、期待値パターン記憶手段４か
らの期待値パターンとを比較し、両データが一致してい
るかどうかを判定する。 比較手段７が不一致を判定した場合には、切換制御手段
８は第２選択手段６に新たな選択信号を供給し、かつ、
期待値パターン記憶手段４に該選択信号に応じた付加的
なアドレス信号を供給する。 これにより、比較手段７は他の部分論理回路の出力デー
タと、これに対応した期待値パターンとを比較する。 両データが不一致の場合にはさらにこのような処理が繰
り返される。 したがって、切換制御手段８又は第２選択手段６の状態
により、論理回路１のどの部分が故障しているかを容易
に知ることができる。 また、本発明は、各部分論理回路に共通の第１選択手段
３、入力パターン記憶手段２、期待値パターン記憶手段
４及び比較手段７を用いているので、回路構成が従来よ
りも簡単になる。

【実施例】

以下、図面に基づいて本発明の一実施例を説明する。 第２図は自己診断機能付論理回路の構成を示す。 論理回路１２は、例えば直列接続された部分論理回路１
２ａ、１２ｂ及び１２ｃからなる。この論理回路１２に
は、通常の入力データと、入力パターンＲＯＭ１４から
の試験用入力パターンとが、セレクタ１０を介して選択
的に供給される。部分論理回路１２ａ、１２ｂ及び１２
ｃの出力データは、セレクタ２０へ供給されてこれらの
うちいずれかが選択され、比較器１８へ供給される。比
較器１８は、このデータと、期待値パターンＲＯＭ１６
Ａから供給される期待値パターンとを比較し、両者が不
一致の場合には不一致パルスを出力する。 この不一致パルスは、フリップフロップ２２へ供給され
て保持され、また、カウンタ２４へ供給されて計数され
る。 カウンタ２４は２ビツトのカウンタであり、その計数値
は、期待値パターンＲＯＭ１６Ａの上位２ビツトのアド
レス端子、セレクタ２０の選択制御端子及び比較器１８
の制御端子へ供給される。期待値パターンＲＯＭ１６Ａ
の上位２ビツトを除いた下位アドレス端子及び入力パタ
ーンＲＯＭ１４のアドレス端子には、カウンタ２６の計
数値が供給される。これらカウンタ２４及びカウンタ２
６の計数値は、ＴＥＳＴ信号を高レベルにすると、その
立ち上がりでゼロクリアされる。このＴＥＳＴ信号及び
フリップフロップ２２の反転出力値はアンドゲート２８
へ供給され、ＴＥＳＴ信号及びフリップフロップ２２の
反転出力が高レベルになるとアンドゲート２８が開かれ
て、クロック発生器３０からのクロックがアンドゲート
２８を通してカウンタ２６へ供給され計数される。 次に、上記の如く構成された本実施例の動作を説明する
。 ＴＥＳＴ信号を低レベルにすると通常モード゛となり、
通常の人力データがセレクタ１０を介して論理回路１２
へ供給される。 ＴＥＳＴ信号を高レベルにすると自己診断モードとなり
、ＴＥＳＴ信号の立ち上がりで、フリップフロップ２２
がリセットされてその反転出力が高レベルとなり、また
、カウンタ２４及びカウンタ２６の計数値がゼロクリア
される。これにより、セレクタ２０は部分論理回路１２
ｃの出力データを選択する状態となり、期待値パターン
ＲＯＭｌ６Ａのアドレス端子の上位２ビツトがＯとなっ
て、期待値パターンＲＯＭ１６Ａは入力パターンＲＯＭ
１４の入力パターンに対する部分論理回路１２Ｃの期待
値パターンを出力する状態となる。また、ＴＥＳＴ信号
によりアンドゲート２８が開かれてクロック発生器３０
からのクロックがカウンタ２６で計数され、入力パター
ンＲＯＭ１４及び期待値パターンＲＯＭ１６Ａの読出し
アドレスがインクリメントされる。そして、入力パター
ンＲＯＭ１４から入力パターンが出力され、これがセレ
クタＩＯを介し論理回路１２へ供給される。 比較器１８は、この入力パターンに対する部分論理回路
１２ｃの出力データと、期待値パターンＲＯＭ１６Ａか
らの期待値パターンとを比較する。 両データが一致すれば、比較器１８の出力は低レベルの
ままである。両データが不一致であると、比較画工８は
不一致パルスを出力し、ブリップフロップ２２の反転出
力が低レベルとなってアンドゲート２８が閉じられる。 また、この不一致パルスにより、入力パターンＲＯＭ１
４の計数値が１となって、セレクタ２０は部分論理回路
１２ｂの出力データを選択して比較器１８へ供給し、期
待値パターンＲＯＭ１６Ａは部分論理回路１２ｂの出力
の期待値パターンを比較器１８へ供給する。 比較器１８はこれら両データを比較する。両データが一
致すれば、比較器１８の出力は低レベルのままとなり、
回路全体は停止状態となる。このとき、カウンタ２４の
計数値ｌは、部分論理回路１２ｃが故障であることを示
している。 セレクタ２０により部分論理回路１２ｂの出力が選択さ
れているときに、比較器１８から不一致ノくルスが出力
されると、カウンタ２４の計数値は２となり、セレクタ
２０は部分論理回路１２ａの出力を選択して比較器１８
へ供給し、期待値パターンＲＯＭ１６Ａは部分論理回路
１２ａの出力の期待値パターンを比較器１８へ供給する
。両データが一致すれば、比較器１８の出力は低レベル
のままであり、回路全体は停止状態となり、カウンタ２
４の計数値は部分論理回路１２ｂが故障であることを示
す。 両データが不一致の場合には、比較器１８から不一致パ
ルスが出力されてカウンタ２４の計数値は３となり、比
較器１８の比較動作が停止され、回路全体は停止状態と
なり、カウンタ２４の計数値３は部分論理回路１２ａが
故障であることを示す。 以上のようにして、故障診断動作が停止した場合には、
カウンタ２４の計数値を見ることにより、部分論理回路
１２のどの部分が故障であるかを容易に知ることができ
る。

【発明の効果】

以上説明した如く、本発明に係る自己診断機能付論理回
路では、各部分論理回路に共通の第１選択手段、入力パ
ターン記憶手段、期待値パターン記憶手段及び比較手段
を用いているので、回路構成が従来よりも簡単になり、
そのうえ、切換制御手段又は第２選択手段の状態により
、論理回路のどの部分が故障しているかを容易に知るこ
とができるという優れた効果を奏する。

【図面の簡単な説明】

第１図は本発明に係る自己診断機能付論理回路の原理構
成を示すブロック図である。 第２図は本発明の一実施例に係る自己診断機能付論理回
路のブロック図である。 第３図は従来の自己診断機能付論理回路の原理構成を示
すブロック図である。 図中、 １０．２０はセレクタ １２は論理回路 １４は入力パターンＲＯＭ １６は期待値パターンＲＯＭ １８は比較器 ２２はフリップフロップ ２４．２６はカウンタ ３０はクロック発生器 装置 第 図

Claims (1)

1. 【特許請求の範囲】 複数の部分論理回路（１ａ〜１ｄ）からなる論理回路（
   １）と、 該論理回路に供給する試験用入力パターンが格納された
   入力パターン記憶手段（２）と、 該論理回路に対する通常の入力データと該入力パターン
   とを選択的に該論理回路へ供給する第１選択手段（３）
   と、 該論理回路への該入力パターンに対し、該部分論理回路
   が正常動作する場合に出力する期待値パターンが格納さ
   れた期待値パターン記憶手段（４）と、 該入力パターン記憶手段及び該期待値パターン記憶手段
   に対し該両パターンが対応するようにアドレス信号を供
   給するアドレス発生手段（５）と、選択信号に応答して
   、該部分論理回路の出力のいずれかを選択する第２選択
   手段（６）と、該第２選択手段により選択されたデータ
   と該期待値パターン記憶手段からのデータとが一致して
   いるかどうかを判定する比較手段（７）と、該比較手段
   が不一致を判定した場合には、該第２選択手段に新たな
   選択信号を供給し、かつ、該期待値パターン記憶手段に
   該選択信号に応じた付加的なアドレス信号を供給する切
   換制御手段（８）と、 を有することを特徴とする自己診断機能付論理回路。