JPH0317575A - Lsi試験装置 - Google Patents
Lsi試験装置Info
- Publication number
- JPH0317575A JPH0317575A JP1152658A JP15265889A JPH0317575A JP H0317575 A JPH0317575 A JP H0317575A JP 1152658 A JP1152658 A JP 1152658A JP 15265889 A JP15265889 A JP 15265889A JP H0317575 A JPH0317575 A JP H0317575A
- Authority
- JP
- Japan
- Prior art keywords
- test
- module
- tester
- digital
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はLSIの電気的特性を試験する装置に関するも
のである。
のである。
第3図は、従来のLSI試験装置を示す構或図である。
同図において、1は被試験LSI、2は試験装置本体で
あるテスタ、3はテスタ2のテストステーション、4は
テストステーシゴン3と被試験LSIIとのインタフェ
ースポードであるDUTボード、5はDUTボード4上
に被試験LS■1を搬送するための(例えば矢印API
で示すように被試験LSII’を搬送するための)自動
ハンドラ、6は制御用コントローラ、7は被試験LSI
IのDC試験項目の機能モジュールであるDCモジュー
ル、8はAC試験項目の機能モジュールであるACモジ
ュール、9はデジタル試験項目の機能モジュールである
デジタルモジュール、10は各モジュール7〜9の信号
をテストステーション3に分配するためのマルチプレク
サである。
あるテスタ、3はテスタ2のテストステーション、4は
テストステーシゴン3と被試験LSIIとのインタフェ
ースポードであるDUTボード、5はDUTボード4上
に被試験LS■1を搬送するための(例えば矢印API
で示すように被試験LSII’を搬送するための)自動
ハンドラ、6は制御用コントローラ、7は被試験LSI
IのDC試験項目の機能モジュールであるDCモジュー
ル、8はAC試験項目の機能モジュールであるACモジ
ュール、9はデジタル試験項目の機能モジュールである
デジタルモジュール、10は各モジュール7〜9の信号
をテストステーション3に分配するためのマルチプレク
サである。
なお、aはDCモジュール7で作られたDC信号、bは
ACモジュール8で作られたAC信号、Cはデジタルモ
ジュール9で作られたデジタル信号、dは試験用信号で
ある。
ACモジュール8で作られたAC信号、Cはデジタルモ
ジュール9で作られたデジタル信号、dは試験用信号で
ある。
また、第4図は、第3図におけるLSI試験装置の各モ
ジュール7〜9ごとの稼動率を表わしたタイムチャート
であり、(alは被試験LSIIのトータルのテストタ
イムを示し、(blはDCモジュールの稼動タイム、(
C)はACモジュールの稼動タイム、(d)はデジタル
モジュールの稼動タイムを示し、斜線部は該当モジュー
ルが稼動していないタイムを示す。同図において、DC
はDC試験項目、ACはAC試験項目、DGはデジタル
試験項目を表わし、iは自動ハンドラ5のインデックス
タイムである. 次に動作について説明する。自動ハンドラ5で搬送され
て来る被試験LSIIは、あらかじめプログラムされた
テスト制御用コントローラ6の制御によって、試験が開
始される。まず、DCモジュール7が動作してDC信号
aが発生し、マルチプレクサ10でテストステーション
3に分配され、テストステーション3からDOTボード
4へと試験用信号dが送られ、被試験LSIIにその信
号を与えて試験が行なわれる.このDC試験項目の試験
が終了したら、上記手順と同様にして、ACモジュール
8およびデジタルモジュール9が順次各々の試験項目の
試験を実施する。これらの試験が全て終了したら、被試
験LSIIは自動ハンドラ5によって矢印AR2方向へ
搬送され、次の被試験LSIがDUTボード4上へ送ら
れてくる。
ジュール7〜9ごとの稼動率を表わしたタイムチャート
であり、(alは被試験LSIIのトータルのテストタ
イムを示し、(blはDCモジュールの稼動タイム、(
C)はACモジュールの稼動タイム、(d)はデジタル
モジュールの稼動タイムを示し、斜線部は該当モジュー
ルが稼動していないタイムを示す。同図において、DC
はDC試験項目、ACはAC試験項目、DGはデジタル
試験項目を表わし、iは自動ハンドラ5のインデックス
タイムである. 次に動作について説明する。自動ハンドラ5で搬送され
て来る被試験LSIIは、あらかじめプログラムされた
テスト制御用コントローラ6の制御によって、試験が開
始される。まず、DCモジュール7が動作してDC信号
aが発生し、マルチプレクサ10でテストステーション
3に分配され、テストステーション3からDOTボード
4へと試験用信号dが送られ、被試験LSIIにその信
号を与えて試験が行なわれる.このDC試験項目の試験
が終了したら、上記手順と同様にして、ACモジュール
8およびデジタルモジュール9が順次各々の試験項目の
試験を実施する。これらの試験が全て終了したら、被試
験LSIIは自動ハンドラ5によって矢印AR2方向へ
搬送され、次の被試験LSIがDUTボード4上へ送ら
れてくる。
また、第4図においては、この動作のタイムチャートを
表わし、第4図山)〜(d)に示すように、DCモジュ
ール7が稼動しているタイム時は、斜線部で示すように
ACモジュール8とデジタルモジュール9は稼動してい
ない様子がわかる。同様に、ACモジュール8.デジタ
ルモジュール9等が稼動している際は、他のモジュール
は稼動していない。
表わし、第4図山)〜(d)に示すように、DCモジュ
ール7が稼動しているタイム時は、斜線部で示すように
ACモジュール8とデジタルモジュール9は稼動してい
ない様子がわかる。同様に、ACモジュール8.デジタ
ルモジュール9等が稼動している際は、他のモジュール
は稼動していない。
従来のLSI試験装置は以上のように構威されているの
で、試験項目ごとに機能する各々のモジュールは常時は
稼動しておらず、待ち時間が発生しており、稼動率の悪
い装置であった。
で、試験項目ごとに機能する各々のモジュールは常時は
稼動しておらず、待ち時間が発生しており、稼動率の悪
い装置であった。
また、複雑なマルチプレクサ10の構或が装置全体を複
雑にし、装置を設計する際の負担となっていた。
雑にし、装置を設計する際の負担となっていた。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、各々のモジュールの待ち時間を
なくすとともに、複雑なマルチブレクサ構戒をなくし、
装置の稼動率が高くシンプルなLSI試験装置を提供す
ることにある。
の目的とするところは、各々のモジュールの待ち時間を
なくすとともに、複雑なマルチブレクサ構戒をなくし、
装置の稼動率が高くシンプルなLSI試験装置を提供す
ることにある。
このような目的を達戊するために本発明は、被試験LS
Iの各試験項目毎に設けられたコントローラおよびテス
トステーションと、各々のコントローラへ制御プログラ
ムを転送するプロセッサと、各々テストステーションに
被試験LSIを自動的に出し入れする搬送手段とを備え
、各々のテストステーションは独立に試験を行なうよう
にしたものである。
Iの各試験項目毎に設けられたコントローラおよびテス
トステーションと、各々のコントローラへ制御プログラ
ムを転送するプロセッサと、各々テストステーションに
被試験LSIを自動的に出し入れする搬送手段とを備え
、各々のテストステーションは独立に試験を行なうよう
にしたものである。
本発明によるLSI試験装置においては、各モジュール
は、プロセッサから各モジュール制御用のプログラムが
送られるとミ各コントローラによって独立に動作させら
れ、各々のハンドラから送られる被試験LSIを試験項
目単位で試験する.〔実施例〕 以下、本発明によるLSI試験装置の一実施例を図を用
いて説明する。第1図は、分割専用化した試験装置を示
す系統図である。同図において、11は各々のモジュー
ルごとに設けたコントローラ6の上位のプロセッサ、l
2は分割専用化されたDCテスタ、13は同じく分割専
用化されたACテスタ、14は同じく分割専用化された
デジタルテスタ、l5は各々の自動ハンドラ5間で被試
験LSIを搬送する搬送ラインである。なお、第1図に
おいて第3図と同一部分又は相当部分には同一符号が付
してある。
は、プロセッサから各モジュール制御用のプログラムが
送られるとミ各コントローラによって独立に動作させら
れ、各々のハンドラから送られる被試験LSIを試験項
目単位で試験する.〔実施例〕 以下、本発明によるLSI試験装置の一実施例を図を用
いて説明する。第1図は、分割専用化した試験装置を示
す系統図である。同図において、11は各々のモジュー
ルごとに設けたコントローラ6の上位のプロセッサ、l
2は分割専用化されたDCテスタ、13は同じく分割専
用化されたACテスタ、14は同じく分割専用化された
デジタルテスタ、l5は各々の自動ハンドラ5間で被試
験LSIを搬送する搬送ラインである。なお、第1図に
おいて第3図と同一部分又は相当部分には同一符号が付
してある。
次に、本実施例の動作について説明する。まず、各テス
タ12〜14の制御用コントローラ6の上位であるプロ
セッサ11からモジュール単位の制御プログラムが各コ
ントローラに送られ、各コントローラが各々のモジュー
ル7〜9を動作させ、その信号a ”− cを各々のテ
ストステーション3に直接送り、そのテストステーショ
ン3から各々の自動ハンドラ5上にあるDUTボード4
へ試験用信号d1〜d3が送られ、各被試験用LSII
が独立に試験される.なお、試験用信号dl−d3は各
DUTボードごとで異なることは言うまでもない。これ
らの動作で各テスタは同じ試験項目を繰り返し実行し、
第2図(bl〜(d)に各テスタ12〜14の動作のタ
イムチャートを示すように、各々のモジュールが稼動し
ていないタイム(第4図の斜線で示すタイム)が無い状
態で稼動している。
タ12〜14の制御用コントローラ6の上位であるプロ
セッサ11からモジュール単位の制御プログラムが各コ
ントローラに送られ、各コントローラが各々のモジュー
ル7〜9を動作させ、その信号a ”− cを各々のテ
ストステーション3に直接送り、そのテストステーショ
ン3から各々の自動ハンドラ5上にあるDUTボード4
へ試験用信号d1〜d3が送られ、各被試験用LSII
が独立に試験される.なお、試験用信号dl−d3は各
DUTボードごとで異なることは言うまでもない。これ
らの動作で各テスタは同じ試験項目を繰り返し実行し、
第2図(bl〜(d)に各テスタ12〜14の動作のタ
イムチャートを示すように、各々のモジュールが稼動し
ていないタイム(第4図の斜線で示すタイム)が無い状
態で稼動している。
また、各テスタで試験が終了したら、順次、自動ハンド
ラ5で次のテスタヘ送られるか、あるいは、次の工程へ
搬送ライン15で送られる。第2図(alは対比のため
に示された従来のトータルテストタイムであり、第4図
(alと同じ構戒である。
ラ5で次のテスタヘ送られるか、あるいは、次の工程へ
搬送ライン15で送られる。第2図(alは対比のため
に示された従来のトータルテストタイムであり、第4図
(alと同じ構戒である。
このようにDCテスタ12.ACテスタ13,デジタル
テスタ14のそれぞれで独立してDC試験,AC試験,
デジタル試験を行なうことができる。これにより、或る
被試験LSIについてDC試験を行なうと同時に他の被
試験LSIについてAC試験あるいはデジタル試験を行
なうことができる。第2図では、稼動率は従来の装置の
15/6=2.5倍に向上している(3倍にならないの
はインデソクスタイムiがあるためである)。
テスタ14のそれぞれで独立してDC試験,AC試験,
デジタル試験を行なうことができる。これにより、或る
被試験LSIについてDC試験を行なうと同時に他の被
試験LSIについてAC試験あるいはデジタル試験を行
なうことができる。第2図では、稼動率は従来の装置の
15/6=2.5倍に向上している(3倍にならないの
はインデソクスタイムiがあるためである)。
なお、上記実施例では、DCテスタ12,ACテスタ1
3,デジタルテスタ14は、各々1台ずつで装置が構威
されているが、これは、各試験項目の稼動タイムを考慮
して、何台増やして構威してもよい。
3,デジタルテスタ14は、各々1台ずつで装置が構威
されているが、これは、各試験項目の稼動タイムを考慮
して、何台増やして構威してもよい。
また、搬送ライン15を設けず、従来の個別の自動ハン
ドラ5だけで装置運営を行なっても、上記実施例と同様
の効果を奏する。
ドラ5だけで装置運営を行なっても、上記実施例と同様
の効果を奏する。
以上説明したように本発明は、試験項目ごとの機能を分
割し専用化して独立に試験を行なうようにしたことによ
り、テストステーションが稼動しないタイムを無くすこ
とができるので、装置を有効に稼動させ、装置の稼動率
を向上させることができる効果がある。また、各々の試
験項目毎にコントローラを設けた構成であるので、装置
の拡張性が容易であるという効果もある.
割し専用化して独立に試験を行なうようにしたことによ
り、テストステーションが稼動しないタイムを無くすこ
とができるので、装置を有効に稼動させ、装置の稼動率
を向上させることができる効果がある。また、各々の試
験項目毎にコントローラを設けた構成であるので、装置
の拡張性が容易であるという効果もある.
第1図は本発明によるLSI試験装置の一実施例を示す
系統図、第2図は第1図の装置の動作を説明するための
タイムチャート、第3図は従来のLSI試験装置を示す
系統図、第4図は第3図の装置の動作を説明するための
タイムチャートである。 1・・・被試験LSI,3・・・テストステーション、
4・・・DUTボード、5・・・自動ハンドラ、6・・
・コントローラ、7・・・DCモジュール、8・・・A
Cモジュール、9・・・デジタルモジュール、11・・
・プロセッサ、12・・・DCテスタ、l3・・・AC
テスタ、14・・・デジタルテスタ、l5・・・搬送ラ
イン。
系統図、第2図は第1図の装置の動作を説明するための
タイムチャート、第3図は従来のLSI試験装置を示す
系統図、第4図は第3図の装置の動作を説明するための
タイムチャートである。 1・・・被試験LSI,3・・・テストステーション、
4・・・DUTボード、5・・・自動ハンドラ、6・・
・コントローラ、7・・・DCモジュール、8・・・A
Cモジュール、9・・・デジタルモジュール、11・・
・プロセッサ、12・・・DCテスタ、l3・・・AC
テスタ、14・・・デジタルテスタ、l5・・・搬送ラ
イン。
Claims (1)
- LSIの電気的特性を試験する装置において、被試験
LSIの各試験項目毎に設けられたコントローラおよび
テストステーションと、各々のコントローラへ制御プロ
グラムを転送するプロセッサと、各々のテストステーシ
ョンに被試験LSIを自動的に出し入れする搬送手段と
を備え、各々のテストステーションは独立に試験を行な
うことを特徴とするLSI試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1152658A JPH0317575A (ja) | 1989-06-14 | 1989-06-14 | Lsi試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1152658A JPH0317575A (ja) | 1989-06-14 | 1989-06-14 | Lsi試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0317575A true JPH0317575A (ja) | 1991-01-25 |
Family
ID=15545251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1152658A Pending JPH0317575A (ja) | 1989-06-14 | 1989-06-14 | Lsi試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0317575A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05138285A (ja) * | 1991-11-22 | 1993-06-01 | Shinjiyou Seisakusho:Yugen | ドリル部付きマンドレルの製造方法 |
JP2012078174A (ja) * | 2010-09-30 | 2012-04-19 | Fuji Electric Co Ltd | 半導体試験装置、半導体試験回路の接続装置および半導体試験方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54123054A (en) * | 1978-03-17 | 1979-09-25 | Fujitsu Ltd | Test piece processor |
JPS5814547A (ja) * | 1981-07-16 | 1983-01-27 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 集積回路テスト・システム |
JPS60120269A (ja) * | 1983-12-02 | 1985-06-27 | Toshiba Corp | 半導体テスト装置 |
JPS6413477A (en) * | 1987-07-07 | 1989-01-18 | Nec Corp | Testing device for integrated circuit |
-
1989
- 1989-06-14 JP JP1152658A patent/JPH0317575A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54123054A (en) * | 1978-03-17 | 1979-09-25 | Fujitsu Ltd | Test piece processor |
JPS5814547A (ja) * | 1981-07-16 | 1983-01-27 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 集積回路テスト・システム |
JPS60120269A (ja) * | 1983-12-02 | 1985-06-27 | Toshiba Corp | 半導体テスト装置 |
JPS6413477A (en) * | 1987-07-07 | 1989-01-18 | Nec Corp | Testing device for integrated circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05138285A (ja) * | 1991-11-22 | 1993-06-01 | Shinjiyou Seisakusho:Yugen | ドリル部付きマンドレルの製造方法 |
JP2012078174A (ja) * | 2010-09-30 | 2012-04-19 | Fuji Electric Co Ltd | 半導体試験装置、半導体試験回路の接続装置および半導体試験方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03128473A (ja) | 再構成可能論理検査装置 | |
US20150137839A1 (en) | Flexible test site synchronization | |
CN105983538B (zh) | 一种高产能的测试分选机*** | |
JPH0317575A (ja) | Lsi試験装置 | |
US6678849B1 (en) | Semiconductor integrated circuit and test pattern generation method therefor | |
JPS61155874A (ja) | 大規模集積回路の故障検出方法およびそのための装置 | |
JPH11272627A (ja) | パイプライン型マルチプロセッサシステム | |
JP3918344B2 (ja) | 半導体試験装置 | |
JP2000353783A (ja) | 半導体装置 | |
EP1271163A1 (en) | Methods and systems for testing electronic devices | |
JP2633980B2 (ja) | デジタル・アナログ混在のlsi | |
JPS6347680A (ja) | Icテスト装置 | |
JP2001004716A (ja) | Lsiの検査方法 | |
KR200146658Y1 (ko) | 반도체 소자용 검사장비 | |
US7188044B1 (en) | World-wide distributed testing for integrated circuits | |
JP2000097994A (ja) | 半導体試験装置 | |
JP2737911B2 (ja) | 装置検査システム | |
JPH06289106A (ja) | 集積回路装置及び集積回路装置の製造方法 | |
JPH0961491A (ja) | Ic試験システム | |
JPH02310478A (ja) | 半導体検査装置 | |
JPS58137060A (ja) | Lsi搭載パツケ−ジの診断方式 | |
JPS62280662A (ja) | 半導体装置の測定装置の測定精度管理方法 | |
JPS5969941A (ja) | 集積回路の試験装置 | |
JPH0235382A (ja) | 集積回路の検査プログラムの作成方法及び集積回路の検査方法 | |
JP2000041009A (ja) | 無線機検査装置 |