JPH03173233A - ジッタ低減方式 - Google Patents
ジッタ低減方式Info
- Publication number
- JPH03173233A JPH03173233A JP31269389A JP31269389A JPH03173233A JP H03173233 A JPH03173233 A JP H03173233A JP 31269389 A JP31269389 A JP 31269389A JP 31269389 A JP31269389 A JP 31269389A JP H03173233 A JPH03173233 A JP H03173233A
- Authority
- JP
- Japan
- Prior art keywords
- stuff
- bit
- frame
- data
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 claims abstract description 10
- 230000005540 biological transmission Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 8
- 238000003780 insertion Methods 0.000 abstract description 5
- 230000037431 insertion Effects 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の概要〕
複数のスタッフパルスをデータ間に挿入する伝送方式に
お゛けるジッタ低減方式に関し、複数のスタッフパルス
を挿入して伝送しても受信側でジッタが大きくならない
様にすることを目的とし、 フレームのデータを一度に複数ビット移動し、その空い
た所へ複数のスタッフパルスを挿入して伝送し、受信側
で該スタッフパルスを除き、平滑化して一定のビット周
期で並ぶデータ列にする伝送方式におけるジッタ低減方
式において、受信側で該複数のスタッフパルスを分割し
てその各区分を、スタッフパルスの入っていたフレーム
とその後続のスタッフパルスの入っていないフレームに
挿入し、このスタッフパルス再挿入フレームのデータに
つき、スタッフパルス除去及び平滑化を行なうよう構成
する。
お゛けるジッタ低減方式に関し、複数のスタッフパルス
を挿入して伝送しても受信側でジッタが大きくならない
様にすることを目的とし、 フレームのデータを一度に複数ビット移動し、その空い
た所へ複数のスタッフパルスを挿入して伝送し、受信側
で該スタッフパルスを除き、平滑化して一定のビット周
期で並ぶデータ列にする伝送方式におけるジッタ低減方
式において、受信側で該複数のスタッフパルスを分割し
てその各区分を、スタッフパルスの入っていたフレーム
とその後続のスタッフパルスの入っていないフレームに
挿入し、このスタッフパルス再挿入フレームのデータに
つき、スタッフパルス除去及び平滑化を行なうよう構成
する。
（産業上の利用分野）
本発明は、複数のスタッフパルスをデータ間に挿入する
伝送方式におけるジッタ低減方式に関する。
伝送方式におけるジッタ低減方式に関する。
デジタル伝送では装置と伝送路との間に速度差があると
、それを埋めるべく、データビットを移動してそこへス
タッフビットを挿入する。スタッフビットは１ビツトが
一般的であるが、現在規格化が進められている北米新規
格である５ＯＮＥＴ （Ｓｙｎｃｈｒｏｎｏｕｓ ０ｐ
ｔｉｃａｌ Ｎｅｔｗｏｒｋ）、ＣＣＩＴＴのＳＤＩ、
ＮＴＴの新同期網においては、処理単位に合わせて８ビ
ツトとしている。
、それを埋めるべく、データビットを移動してそこへス
タッフビットを挿入する。スタッフビットは１ビツトが
一般的であるが、現在規格化が進められている北米新規
格である５ＯＮＥＴ （Ｓｙｎｃｈｒｏｎｏｕｓ ０ｐ
ｔｉｃａｌ Ｎｅｔｗｏｒｋ）、ＣＣＩＴＴのＳＤＩ、
ＮＴＴの新同期網においては、処理単位に合わせて８ビ
ツトとしている。
第３図に従来方式を示す。ＤＯ〜Ｄ８はデータビット、
ａがスタッフビットで、（１）は伝送装置の入力信号、
（２）は伝送路上の信号、（３）は受信側装置への供給
（出力）信号である。伝送路の方が高速なので次第にビ
ット同期がとりにく（なってくるが、そうなるとデータ
ビットを大きく移動し、空いた所へスタッフビットａを
挿入してピント同期を保持できるようにする。
ａがスタッフビットで、（１）は伝送装置の入力信号、
（２）は伝送路上の信号、（３）は受信側装置への供給
（出力）信号である。伝送路の方が高速なので次第にビ
ット同期がとりにく（なってくるが、そうなるとデータ
ビットを大きく移動し、空いた所へスタッフビットａを
挿入してピント同期を保持できるようにする。
スタッフビットはいわば伝送路上の都合によるもので、
伝送情報とは関係ないので、受信側ではこれを除くが、
欠落部があるのは不具合であるからＰＬＬなどを用いて
平滑化し、送信側データ列と同様の平滑な受信側データ
列とする。第３図（３）はこのビット周期が平滑化され
たデータ列を示す。
伝送情報とは関係ないので、受信側ではこれを除くが、
欠落部があるのは不具合であるからＰＬＬなどを用いて
平滑化し、送信側データ列と同様の平滑な受信側データ
列とする。第３図（３）はこのビット周期が平滑化され
たデータ列を示す。
この平滑化を考慮するとスタッフビットは少数ピッ１−
好ましくは１ビツトがよく、多ビットではジッタが大き
くなるのでは好ましくない。
好ましくは１ビツトがよく、多ビットではジッタが大き
くなるのでは好ましくない。
しかしながら上記５ＯＮＥＴのような同期光網では、デ
ータ処理単位の８ビツトに合わせてスタッフピントも８
ビツトになる。第４図のａ −ｈがこのスタッフパルス
の８ビツトである。しかしこれでは受は側ＰＬＬでの平
滑化が困難になり、スタッフビットが１ビツトの場合の
８倍もジッタが太き（なってしまう。
ータ処理単位の８ビツトに合わせてスタッフピントも８
ビツトになる。第４図のａ −ｈがこのスタッフパルス
の８ビツトである。しかしこれでは受は側ＰＬＬでの平
滑化が困難になり、スタッフビットが１ビツトの場合の
８倍もジッタが太き（なってしまう。
上述のように例えば５ＯＮＥＴでは、データが一度に８
ビツト移動して８ビツトスタツフパルスが挿入されて、
受は側のＰＬＬでの平滑化が困難になり、ジッタが増加
するという問題がある。
ビツト移動して８ビツトスタツフパルスが挿入されて、
受は側のＰＬＬでの平滑化が困難になり、ジッタが増加
するという問題がある。
本発明はこの点を改善しようとするもので、複数のスタ
ッフパルスを挿入して伝送しても受信側でジッタが大き
くならない様にすることを目的とするものである。
ッフパルスを挿入して伝送しても受信側でジッタが大き
くならない様にすることを目的とするものである。
第１図に示すように本発明では複数、本例では８ビツト
のスタッフパルスａ−ｈが挿入されて伝送されてきたデ
ータ列（１）を、受信側でデータ列（２）のように、■
フレームには該８ビツトスタツフパルスの１区分ａとｂ
、 ｃとｄ、・・・・・・しか入っていないものに変
更する。本例では８ビツトスタツフパルスを４分割して
、各区分は２ビツトし、該各区分を、８ビツトスタツフ
パルスが入っていたフレームと、その後続３フレーム（
こ＼にはスタッフパルスが入っていない）、計４フレー
ムに分ケて入れる。
のスタッフパルスａ−ｈが挿入されて伝送されてきたデ
ータ列（１）を、受信側でデータ列（２）のように、■
フレームには該８ビツトスタツフパルスの１区分ａとｂ
、 ｃとｄ、・・・・・・しか入っていないものに変
更する。本例では８ビツトスタツフパルスを４分割して
、各区分は２ビツトし、該各区分を、８ビツトスタツフ
パルスが入っていたフレームと、その後続３フレーム（
こ＼にはスタッフパルスが入っていない）、計４フレー
ムに分ケて入れる。
このスタッフパルス再挿入フレームのデータ列（２）に
つき、スタッフパルスの除去、ビット周期の平滑化を行
なって、第１図（３）のデータ列にする。
つき、スタッフパルスの除去、ビット周期の平滑化を行
なって、第１図（３）のデータ列にする。
このように受信側で、１度に８ビツトのスタッフパルス
を除いてビット周期の平滑化を行なうのでなく、これを
２ビツトずつ４回に分けて挿入し、この２ビツトスタツ
フパルスを除去してビット周期の平滑化を行なえば、擾
乱は小さく、従ってジッタを小さくすることができる。
を除いてビット周期の平滑化を行なうのでなく、これを
２ビツトずつ４回に分けて挿入し、この２ビツトスタツ
フパルスを除去してビット周期の平滑化を行なえば、擾
乱は小さく、従ってジッタを小さくすることができる。
５ＯＮＥＴ規格ではデータの移動要求（スタッフパルス
挿入要求）が４フレームに１回以下でしか来ないから、
８ビツトスタツフを４分割してその各区分を４フレーム
に配分することは可能である。
挿入要求）が４フレームに１回以下でしか来ないから、
８ビツトスタツフを４分割してその各区分を４フレーム
に配分することは可能である。
第２図に本発明の実施例を示す。Ａは送信側伝送装置、
Ｂは受信側伝送装置、Ｃはこれらを結ぶ伝送路である。
Ｂは受信側伝送装置、Ｃはこれらを結ぶ伝送路である。
装置（端局）Ａ、Ｂはそれぞれある都市に置かれ、伝送
路Ｃはこれらの都市を結ぶ光ケーブルである。
路Ｃはこれらの都市を結ぶ光ケーブルである。
装置Ａへは多数の回線が入っており、これら多数の入力
回線のデータを多重化し電気−光変換して伝送路Ｃへ送
出する。Ｌ記多数の回線は非同期であり、伝送路Ｃより
低速である。装置Ａは伝送路のデータビット周期を規定
するクロックの発振器を持っており、このクロックで上
記多重化を行ない、必要に応じてスタッフパルスの挿入
を行なう（スタッフパルスの挿入率を０〜１００％の範
囲で変えることにより、装置Ａで多重化したもののヒツ
トレートは伝送路のビットレートに一致するように予め
設計しておく）。５ＯＮＥＴ規格ではスタッフパルスは
一度に８ビツトレートであり、回路１０がこれを行なう
。あるフレームでこの８ビツトスタツフパルス挿入を行
なったら少な（とも後続の３フレームにはスタッフパル
スヲ挿入り、 すい。第１図の（１）はスタッフパルス
が挿入されたフレームを示し、か＼るデータ列が伝送路
Ｃを伝送される。
回線のデータを多重化し電気−光変換して伝送路Ｃへ送
出する。Ｌ記多数の回線は非同期であり、伝送路Ｃより
低速である。装置Ａは伝送路のデータビット周期を規定
するクロックの発振器を持っており、このクロックで上
記多重化を行ない、必要に応じてスタッフパルスの挿入
を行なう（スタッフパルスの挿入率を０〜１００％の範
囲で変えることにより、装置Ａで多重化したもののヒツ
トレートは伝送路のビットレートに一致するように予め
設計しておく）。５ＯＮＥＴ規格ではスタッフパルスは
一度に８ビツトレートであり、回路１０がこれを行なう
。あるフレームでこの８ビツトスタツフパルス挿入を行
なったら少な（とも後続の３フレームにはスタッフパル
スヲ挿入り、 すい。第１図の（１）はスタッフパルス
が挿入されたフレームを示し、か＼るデータ列が伝送路
Ｃを伝送される。
受信側伝送装置Ｂでは、これを受信し、光−電気変換す
る。そしてポインタ処理部１２でスタッフパルス有／無
を検出し、その旨を信号Ｓ１により読出回路１６へ知ら
せる。伝送路上の信号のフォーマットは概略的にはフレ
ーム同期パターンとデータビット群の形をとっており、
フレーム同期パターンにはフレームの先頭を示す同期ビ
ットの他に各種制御ビットが含まれ、スタッフパルス有
無を示すビット（スタッフインジケータ）も該制御ビッ
トの一部を構成し、スタッフパルスはデータピント群中
の所定位置に置かれる。従って該スタッフパルス有無を
示すビットからスタッフパルスの有り無しが分り、有る
ならそれはデータビット群中の所定位置にあるはずであ
る。また伝送装置Ｂでは受信データ列からクロックＣＫ
を再生し、これをポインタ処理部１２および読出回路１
６へ知らせる。メモリ（ＦＩＦＯ） １４へは受信デー
タ列の各データビットのみ書込み、スタッフパルスはＲ
込まない。読出し回路１６はこのメモリ１４を続出して
、続出データをメモリ２０へ書込むが、信号Ｓ、により
スタッフパルス有りの通知を受けると、そのフレームを
含めて４フレ一ム分のデータに各２ビツトのスタッフパ
ルスを挿入する、具体的には該２ビツトだけ書込みを行
なわない。これにより、前述のスタッフパルスの分υＩ
、再挿入が行なわれる。矩形枠１８はこのスタッフパル
ス変換部を示す。
る。そしてポインタ処理部１２でスタッフパルス有／無
を検出し、その旨を信号Ｓ１により読出回路１６へ知ら
せる。伝送路上の信号のフォーマットは概略的にはフレ
ーム同期パターンとデータビット群の形をとっており、
フレーム同期パターンにはフレームの先頭を示す同期ビ
ットの他に各種制御ビットが含まれ、スタッフパルス有
無を示すビット（スタッフインジケータ）も該制御ビッ
トの一部を構成し、スタッフパルスはデータピント群中
の所定位置に置かれる。従って該スタッフパルス有無を
示すビットからスタッフパルスの有り無しが分り、有る
ならそれはデータビット群中の所定位置にあるはずであ
る。また伝送装置Ｂでは受信データ列からクロックＣＫ
を再生し、これをポインタ処理部１２および読出回路１
６へ知らせる。メモリ（ＦＩＦＯ） １４へは受信デー
タ列の各データビットのみ書込み、スタッフパルスはＲ
込まない。読出し回路１６はこのメモリ１４を続出して
、続出データをメモリ２０へ書込むが、信号Ｓ、により
スタッフパルス有りの通知を受けると、そのフレームを
含めて４フレ一ム分のデータに各２ビツトのスタッフパ
ルスを挿入する、具体的には該２ビツトだけ書込みを行
なわない。これにより、前述のスタッフパルスの分υＩ
、再挿入が行なわれる。矩形枠１８はこのスタッフパル
ス変換部を示す。
伝送装置ＢにはＰＬＬが設けられるが、これは位相比較
器２２、ローパスフィルタ２４、■ＣＯ２６で構成され
る。メモリ２０の読出しは■Ｃ０２６が出力するクロッ
クＣＫ、で行なわれ、その読出しデータが受信出力とな
って、伝送装置Ｂに後続する図示しない機器へ送られる
。
器２２、ローパスフィルタ２４、■ＣＯ２６で構成され
る。メモリ２０の読出しは■Ｃ０２６が出力するクロッ
クＣＫ、で行なわれ、その読出しデータが受信出力とな
って、伝送装置Ｂに後続する図示しない機器へ送られる
。
このメモリ２０の読出しクロックＣＫＲと書込みクロッ
クＣＫｔｉは位相比較器２２へも入力し、こ＼で位相比
較される。通常は書込みクロックＣＫいから一定時間後
に続出しクロックＣＫえが入り、これで位相比較器出力
従ってＬＰＦ出力、■ＣＯ発振周波数は所定値にある（
メモリに書いたものを読出すのであるから、メモリにあ
る程度書込んだ後に続出しを開始し、平均的にはｇ込ん
で行く速度と続出して行く速度を同じにして、サイクリ
ックに使用されるこのメモリの二重書き従ってデータ消
去、二重読み従ってデータエラー、を回避する）が、ス
タッフパルス挿入で書込みクロックＣＫｗが欠落すると
ＣＫ、とＣＲＲとの位相が大幅に変化し、つれて位相比
較器出力、ＬＰＦ出力、ＶＣＯ発振周波数が変り、該位
相差を通常値に戻す修正動作が働く。従ってスタッフパ
ルスが多数であるとＰＬＬに大きな擾乱が加わることに
なるが、本発明ではこれを分割、分配してしまうので擾
乱は少なく、ひいてはＶＣＯ２６の出力周波数の変動従
ってジッタが小になる。
クＣＫｔｉは位相比較器２２へも入力し、こ＼で位相比
較される。通常は書込みクロックＣＫいから一定時間後
に続出しクロックＣＫえが入り、これで位相比較器出力
従ってＬＰＦ出力、■ＣＯ発振周波数は所定値にある（
メモリに書いたものを読出すのであるから、メモリにあ
る程度書込んだ後に続出しを開始し、平均的にはｇ込ん
で行く速度と続出して行く速度を同じにして、サイクリ
ックに使用されるこのメモリの二重書き従ってデータ消
去、二重読み従ってデータエラー、を回避する）が、ス
タッフパルス挿入で書込みクロックＣＫｗが欠落すると
ＣＫ、とＣＲＲとの位相が大幅に変化し、つれて位相比
較器出力、ＬＰＦ出力、ＶＣＯ発振周波数が変り、該位
相差を通常値に戻す修正動作が働く。従ってスタッフパ
ルスが多数であるとＰＬＬに大きな擾乱が加わることに
なるが、本発明ではこれを分割、分配してしまうので擾
乱は少なく、ひいてはＶＣＯ２６の出力周波数の変動従
ってジッタが小になる。
本発明は勿論５ＯＮＥＴ規格だけでなく、他の任意の複
数のスタッフパルス挿入、伝送、受信側でのスタッフパ
ルス除去、データビット周期の平滑化を行なう伝送方式
に適用できる。
数のスタッフパルス挿入、伝送、受信側でのスタッフパ
ルス除去、データビット周期の平滑化を行なう伝送方式
に適用できる。
〔発明の効果］
以上説明したように本発明では、ポインタアクションに
よるデータの移動量を分割するので、受は側のＰ Ｌ
Ｌでの平滑化を容易にすることができ、従ってジッタを
抑えることができ、装置性能の向−Ｌに寄与する所が大
きい。
よるデータの移動量を分割するので、受は側のＰ Ｌ
Ｌでの平滑化を容易にすることができ、従ってジッタを
抑えることができ、装置性能の向−Ｌに寄与する所が大
きい。
第１図は本発明の原理図、
第２図は本発明の実施例を示すブロック図、第３図はス
タッフパルスの説明図、 第４図は複数ビット型スタッフパルスの説明図である。
タッフパルスの説明図、 第４図は複数ビット型スタッフパルスの説明図である。
Claims (1)
- １、フレームのデータを一度に複数ビット移動し、その
空いた所へ複数のスタッフパルスを挿入して伝送し、受
信側で該スタッフパルスを除き、平滑化して一定のビッ
ト周期で並ぶデータ列にする伝送方式におけるジッタ低
減方式において、受信側で該複数のスタッフパルス（ａ
〜ｈ）を分割してその各区分（ａとｂ、ｃとｄ、……）
を、スタッフパルスの入っていたフレームとその後続の
スタッフパルスの入っていないフレームに挿入し、この
スタッフパルス再挿入フレームのデータにつき、スタッ
フパルス除去及び平滑化を行なうことを特徴とするジッ
タ低減方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31269389A JPH03173233A (ja) | 1989-12-01 | 1989-12-01 | ジッタ低減方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31269389A JPH03173233A (ja) | 1989-12-01 | 1989-12-01 | ジッタ低減方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03173233A true JPH03173233A (ja) | 1991-07-26 |
Family
ID=18032293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31269389A Pending JPH03173233A (ja) | 1989-12-01 | 1989-12-01 | ジッタ低減方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03173233A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04177932A (ja) * | 1990-11-13 | 1992-06-25 | Nec Corp | ディジタル同期網のデスタッフ回路 |
| JPH04177933A (ja) * | 1990-11-13 | 1992-06-25 | Nec Corp | デスタッフ回路 |
| JPH05153078A (ja) * | 1991-11-26 | 1993-06-18 | Nec Corp | デスタツフ回路 |
-
1989
- 1989-12-01 JP JP31269389A patent/JPH03173233A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04177932A (ja) * | 1990-11-13 | 1992-06-25 | Nec Corp | ディジタル同期網のデスタッフ回路 |
| JPH04177933A (ja) * | 1990-11-13 | 1992-06-25 | Nec Corp | デスタッフ回路 |
| JPH05153078A (ja) * | 1991-11-26 | 1993-06-18 | Nec Corp | デスタツフ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2088156C (en) | Method and means for transferring a data payload from a first sonet signal to a sonet signal of different frequency | |
| US4596026A (en) | Asynchronous data clock generator | |
| US4392234A (en) | PCM Signal interface apparatus | |
| JP2874889B2 (ja) | ポインタ変換によるフレーム位相同期方法およびその回路 | |
| US6188685B1 (en) | Synchronous digital transmission system | |
| US5471510A (en) | Asynchronous transfer mode digital telecommunication network terminal equipment synchronization device | |
| EP0308450B1 (en) | Jitter control in digital communications links | |
| EP0543327B1 (en) | A synchronous optical multiplexing system | |
| JPH03173233A (ja) | ジッタ低減方式 | |
| JPH05199199A (ja) | スタッフ同期制御方式 | |
| US7016344B1 (en) | Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock | |
| US5164940A (en) | Modular communication system with allocatable bandwidth | |
| US5781587A (en) | Clock extraction circuit | |
| JPH04286436A (ja) | 独立同期型マルチメディアｌａｎのノード装置 | |
| JP3428238B2 (ja) | データ処理装置 | |
| JP2834145B2 (ja) | パケット位相同期回路およびパケット位相同期方法 | |
| JP2952935B2 (ja) | 非同期データ伝送システム | |
| JP2963194B2 (ja) | ジッタ抑圧回路 | |
| KR950012590B1 (ko) | 티1(t1)전송로와 이1에이취(e1h)전송로와의 접속을 위한 속도변환장치의 가입자접속회로 | |
| JP3439428B2 (ja) | Ｓｄｈ伝送装置 | |
| JP2697629B2 (ja) | 速度変換装置 | |
| WO1995010897A1 (en) | A buffering method and a buffer | |
| JP3441890B2 (ja) | Ｓｄｈ伝送方式におけるオーバヘッド終端・ポインタ処理装置及びオーバヘッド終端処理装置 | |
| JPS63207229A (ja) | スタツフ同期多重変換方式 | |
| JPH01243740A (ja) | 多重変換装置 |