JP3441890B2 - Ｓｄｈ伝送方式におけるオーバヘッド終端・ポインタ処理装置及びオーバヘッド終端処理装置 - Google Patents

Ｓｄｈ伝送方式におけるオーバヘッド終端・ポインタ処理装置及びオーバヘッド終端処理装置

Info

Publication number
JP3441890B2
JP3441890B2 JP21171996A JP21171996A JP3441890B2 JP 3441890 B2 JP3441890 B2 JP 3441890B2 JP 21171996 A JP21171996 A JP 21171996A JP 21171996 A JP21171996 A JP 21171996A JP 3441890 B2 JP3441890 B2 JP 3441890B2
Authority
JP
Japan
Prior art keywords
pointer
processing
unit
order group
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21171996A
Other languages
English (en)
Other versions
JPH1056435A (ja
Inventor
秀典 木内
和久 嘉田
博 村川
久義 蔵屋
秀夫 江本
正延 枝澤
英明 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21171996A priority Critical patent/JP3441890B2/ja
Publication of JPH1056435A publication Critical patent/JPH1056435A/ja
Application granted granted Critical
Publication of JP3441890B2 publication Critical patent/JP3441890B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】
【０００１】（目次） 発明の属する技術分野 従来の技術 （Ａ）ＳＤＨ伝送方式の概要説明 （Ｂ）ＳＤＨ伝送網の説明（図４２〜図５４） 発明が解決しようとする課題 課題を解決するための手段（図１〜図５） 発明の実施の形態 （Ａ）オーバヘッド終端・ポインタ処理装置の全体説明
（図６〜図１１） （Ｂ）オーバヘッド終端処理部の詳細説明（図１２〜図
３１） （Ｃ）低次群ポインタ処理部の詳細説明（図３２〜図４
１） （Ｄ）その他 発明の効果
【０００２】
【発明の属する技術分野】本発明は、ＳＤＨ伝送方式に
おけるオーバヘッド終端・ポインタ処理装置及びオーバ
ヘッド終端処理装置に関する。
【０００３】
【従来の技術】
（Ａ）ＳＤＨ伝送方式の概要説明 周知のように、Ｂ−ＩＳＤＮの実現に向けて、ＩＴＵ−
Ｔでは、国際的に統一されたディジタルハイアラーキと
してＳＤＨ(Synchronous Digital Hierarchy)を標準化
している。このＳＤＨでは、いくつかの低次群レベルの
信号にオーバヘッドを付けては多重していくという多重
化方法を採用しており、このために各速度毎に豊富なオ
ーバヘッド情報を含んだフォーマットを有している。こ
こで、オーバヘッドには、伝送路用のセクションオーバ
ヘッド（ＳＯＨ）とパス用のパスオーバヘッド（ＰＯ
Ｈ）とがあり、一般には低次群側の信号にＰＯＨを付加
しながら多重化していき、最後にＳＯＨを付加するとい
う手法を採用している。
【０００４】また、ＳＤＨでは、各ディジタル信号のフ
レーム先頭位置を示す情報（ポインタ）を多重化フレー
ム内に表示する方式をとっており、このポインタの情報
はオーバヘッド内に組み込まれている。従って、ＩＴＵ
−Ｔに基づく同期端局網による情報伝達に際して、ＳＤ
Ｈ伝送方式に基づくオーバヘッド処理及びポインタ処理
が必要になる。
【０００５】（Ｂ）ＳＤＨ伝送網の説明 図４２はＳＤＨ伝送網の一例を示すブロック図で、この
図４２において、３０１は加入者端末、３０２は回線終
端装置（ＮＴ）、３０３，３０６はそれぞれ伝送端局装
置（ＬＴ）、３０４は交換装置（ＳＷ）、３０５は多重
化装置（ＭＵＸ）、３０７は中継伝送路である。
【０００６】そして、この図４２に示すＳＤＨ伝送網で
は、複数の加入者端末３０１からのデータは、多重化装
置３０５でＳＴＭ−ｎフレーム（ただし、ｎ＝１，４，
１６，６４など）に組み上げられ、伝送端局装置３０６
でオーバヘッド（ＳＯＨ，ＰＯＨ）の終端／付け替え処
理，ＡＵ／ＴＵポインタの終端／付け替え等の処理を施
されて、対向する加入者端末３０１側へ中継伝送路３０
７を通じて伝送されるようになっている。
【０００７】このため、上述の伝送端局装置３０６は、
オーバヘッド終端・ポインタ処理装置として、例えば図
４３に示すように、高次群信号レベルの多重信号〔例え
ば、ＶＣ４(Virtual Container level 4) など〕を扱う
高次群信号処理システム２０１と、高次群信号処理シス
テム２０１からの低次群信号レベルの多重信号（例え
ば、ＶＣ１２など）を扱う低次群信号処理システム２０
２とをそなえて構成される。なお、通常、上記の高次群
信号処理システム２０１及び低次群信号処理システム２
０２は、それぞれ、個別のＬＳＩ（大規模集積回路）と
して形成される。
【０００８】ここで、上記の高次群信号処理システム２
０１は、ＳＤＨ伝送方式で伝送されてくる高次群多重信
号（ＤＴＨ）に対して、伝送路（高次群）側フレームパ
ルス（ＦＰＨ），伝送路側クロック（ＣＬＫＨ）に基
き、高次群信号レベルでのオーバヘッド（ＳＯＨ）の終
端処理やポインタ（ＡＵ４ポインタ）処理などを行なう
ものである。
【０００９】また、低次群信号処理システム２０２は、
この高次群信号処理システム２０１において処理を施さ
れた後の低次群多重信号（ＤＴＬ）に対して、オーバヘ
ッド（ＰＯＨ）終端処理やポインタ（ＴＵポインタ）処
理などを行なうもので、ここでは、この図４３に示すよ
うに、オーバヘッド終端処理部２０３，クロック乗換部
２０４及び低次群ポインタ処理部２０５をそなえて構成
されている。
【００１０】そして、オーバヘッド終端処理部２０３
は、高次群信号処理システム２０１からの低次群多重信
号（ＤＴＬ）に対して、低次群側フレームパルス（ＦＰ
Ｌ），低次群側クロック（ＣＬＫＬ）に基づき、オーバ
ヘッド（ＰＯＨ）の終端処理を施して、後述するＡＩＳ
(Alarm Indication Signal) やＵＮＥＱ(Unequipped)な
どのアラーム情報を検出するものである。
【００１１】また、クロック乗換部２０４は、オーバヘ
ッド終端処理部２０３からのオーバヘッド終端後の多重
信号（多重データ）の速度を、後段の低次群ポインタ処
理が可能な速度に速度変換するためのもので、多重デー
タをオーバヘッド終端処理側のフレームパルス（Ｆ
Ｐ），クロック（ＣＬＫ）に従って順次記憶し、装置側
のクロック（ＣＬＫＳ）に従って順次出力することによ
り、速度変換（クロック乗り換え）処理が施されるよう
になっている。
【００１２】さらに、低次群ポインタ処理部２０５は、
このクロック乗換部２０４にてクロック乗り換え処理を
施されたオーバヘッド終端後の多重データに対して、ポ
インタ付け替えなどの処理を装置側のフレームパルス
（ＦＰＳ），クロック（ＣＬＫＳ）に従って施すもので
ある。このような構成により、上述のオーバヘッド終端
・ポインタ処理装置では、高次群多重信号に対するＳＯ
Ｈの終端処理やＡＵ４ポインタ処理などが高次群信号処
理システムにおいて施され、これにより得られた低次群
多重データに対するＰＯＨの終端処理がオーバヘッド終
端処理部２０３において施され、ＰＯＨ終端後の多重デ
ータに対するＴＵポインタの付け替え処理などが低次群
ポインタ処理部２０５において施される。
【００１３】なお、具体的に、上述の低次群ポインタ処
理部２０５では、例えば図４４に示すように、入力多重
データ（多重度ｎ：ｎは自然数）を分離部２０６にて各
チャンネル毎（１〜ｎチャンネル）に分離したのち、ｎ
系統の同一回路〔ポインタ処理回路２０８，フリップフ
ロップ（ＦＦ）回路２０９を有するポインタ処理部２０
７〕にて、ポインタ処理（ＴＵポインタの付け替えな
ど）を各チャンネルでパラレルに行ない、多重部２１０
にて各チャンネルデータをｎ多重して出力するようにな
っている。なお、多重データとしてＳＴＭ−１フレーム
を考えると、ＴＵ１２レベルのデータは最大で６３チャ
ンネル分多重される（つまり、多重度ｎ＝６３）ので、
上記のポインタ処理部２０７は６３チャンネル分必要に
なる。
【００１４】また、上述のオーバヘッド終端処理部２０
３は、例えば図４５に示すように、多重データ（主信
号）のＰＯＨに含まれるＣ２バイト（信号ラベル：ＶＣ
の構成表示用バイト）に対する終端処理を施すＣ２バイ
ト処理部２１１と、多重データ（パス）のＡＩＳ状態を
検出するＡＩＳ−Ｐ(Path AIS)検出部２１２とを有する
オーバヘッド終端部２１３を、入力信号の数（多重デー
タに多重されているチャンネルの数）だけそなえて構成
され、Ｃ２バイト処理部２１１において、入力主信号よ
りＣ２バイトを抽出して、ＶＣがペイロードを未収容で
ある旨を表すＵＮＥＱ−Ｐの検出を行なっている。
【００１５】また、ＡＩＳ−Ｐ検出部２１２では、別の
入力信号よりＡＩＳ−Ｐの検出を行なっており、その検
出情報（検出アラーム）をＳＤＨ伝送システムの保守・
運用のための情報として上位側の局に返送するようにな
っている。なお、このＡＩＳ−Ｐ検出部２１２は、検出
アラームをそのまま出力するようになっているので、返
送先にはアラーム発生（検出）期間中のみアラームが返
送されることになる。
【００１６】このため、具体的に、上述のＣ２バイト処
理部２１１は、例えば図４６に示すように、Ｃ２バイト
サンプリング部２１４，ＵＮＥＱ−Ｐ判定部２１５及び
保護部２１６をそなえて構成される。そして、このＣ２
バイト処理部２１１では、Ｃ２バイトサンプリング部２
１４において、入力主信号のＰＯＨに含まれるＣ２バイ
トを抽出し、抽出したＣ２バイトの値がＵＮＥＱ−Ｐの
検出条件に該当するかどうかをＵＮＥＱ−Ｐ判定部２１
５において判定して、ＵＮＥＱ−Ｐに該当するという判
定が規定回数以上連続したとき、保護部２１６において
ＵＮＥＱ−Ｐを検出する。
【００１７】なお、保護部２１６では、上記の判定結果
の連続性の監視を行なっており、保護段数をＮ（Ｎは自
然数）とすると、ＵＮＥＱ−Ｐに該当するという判定が
Ｎ回以上連続するとＵＮＥＱ−Ｐを検出する。また、具
体的に、上述のＣ２バイトサンプリング部２１４は、例
えば図４７に示すように、タイミング生成部２１７及び
ラッチ処理部２１８をそなえて構成されており、Ｃ２バ
イトが入力主信号の定位置に重畳され周期的に入力され
ることから、カウンタなどを用いて構成されたタイミン
グ生成部２１７において、主信号のフレームタイミング
に基づきＣ２バイトの重畳位置を示すタイミング（ラッ
チタイミング）信号〔図４８（ｃ）参照〕を生成しラッ
チ処理部２１８へ供給して、ラッチ処理部２１８がこの
ラッチタイミング信号に従って入力主信号をラッチ（サ
ンプリング）することにより、伝送路側のクロックタイ
ミング〔図４８（ａ）参照〕に従って入力される主信号
〔図４８（ｂ）参照〕よりＣ２バイトを図４８（ｄ）に
示すように抽出する。
【００１８】ところで、通常、上述のオーバヘッド終端
処理部２０３は、パスの導通確認のために、多重データ
からＪ１バイト（パストレースデータ）を抽出して、そ
のパストレースデータをマイクロコンピュータ（以下、
マイコン（μ−ＣＯＭ）という）などへ提供することが
可能になっている（この機能はパフォーマンスモニタ機
能と呼ばれる）。
【００１９】図４９はこのパフォーマンスモニタ機能に
着目したオーバヘッド終端処理部２０３の構成を示すブ
ロック図であるが、この図４９に示すように、オーバヘ
ッド終端処理部２０３は、Ｊ１バイト抽出部２３０，メ
モリ２３１，書き込み動作制御部２３２及び読み出し動
作制御部２３３をそなえて構成され、例えば、Ｊ１バイ
ト抽出部２３０により多重データ（主信号）から抽出さ
れた６４フレーム分のＪ１パストレースデータが、その
抽出タイミングに従って書き込み動作制御部２３２によ
りメモリ２３１に書き込まれる（蓄えられる）るように
なっている。
【００２０】一方、このメモリ２３１に蓄えられたＪ１
パストレースデータの読み出しは、この書き込みタイミ
ングとは関係なく、マイコンからの読み出し要求に応じ
て読み出し動作制御部２３３によって行なわれ、例えば
メモリ２３１に蓄えられた６４フレーム分のパストレー
スデータが、順次、読み出されるようになっている。ま
た、このため、６４フレーム分のパストレースデータの
読み出し時には、例えば次表１に示すように、Ｉ／Ｏ空
間領域にそれに対応する６４アドレスが割り当てられる
ようになっている。
【００２１】
【表１】
【００２２】なお、上述のメモリ２３１には、この場
合、上記のようにマイコンがメモリ２３１への書き込み
タイミングとは関係なく読み出し要求を行なうため、通
常は、書き込みと読み出しとが同時に行なえるフリップ
フロップ回路あるいはデュアルポートＲＡＭなどが用い
られる。次に、上述の低次群ポインタ処理部２０５で
は、通常、ポインタ付け替え処理時のスタッフ制御（Ｖ
Ｃに収容されるフレームの先頭位置表示の調整）をエラ
スティック（ＥＳ）メモリなどを用いて行なうようにな
っている。図５０はこのクロック乗り換え機能に着目し
た低次群ポインタ処理部２０５の構成を示すブロック図
であるが、この図５０に示すように、低次群ポインタ処
理部２０５は、例えばＥＳメモリ２１９，書き込みウィ
ンドウ発生部２２０，読み出しウィンドウ発生部２２１
及びスタッフ検出部２２２をそなえて構成されている。
なお、これらの各部２１９〜２２１は、通常、多重デー
タに多重されているチャンネル数分設けられ、各チャン
ネル毎にパラレル処理を行なうようになっている。
【００２３】ここで、ＥＳメモリ２１９は、入力信号
（ＤＴｉｎ）を書き込みウィンドウ発生部２２０から供
給される書き込みタイミング信号（書き込みウィンド
ウ）に従って保持するとともに、読み出しウィンドウ発
生部２２１から供給される読み出しタイミング信号（読
み出しウィンドウ）に従って保持した入力信号を出力す
るものである。
【００２４】また、書き込みウィンドウ発生部２２０
は、受信側フレームタイミング信号に基づいて、上記の
ＥＳメモリ２１９用の書き込みウィンドウを発生（生
成）するものであり、読み出しウィンドウ発生部２２１
は、上記のＥＳメモリ２１９用の読み出しウィンドウを
発生するものであり、スタッフ検出部２２２は、上記の
書き込みウィンドウと読み出しウィンドウとの交差具合
に基づいて、ポジティブスタッフ／ネガティブスタッフ
要求を生成・出力するものである。
【００２５】このような構成により、上述の低次群ポイ
ンタ処理部２０５では、ポインタ受信処理側のフレーム
タイミングに基づいて、例えば図５１（ａ）に示すよう
な書き込みウィンドウが書き込みウィンドウ発生部２２
０において生成され、この書き込みウィンドウに従っ
て、入力信号がＥＳメモリ２１９に書き込まれる。そし
て、上述のごとく書き込まれた入力信号は、ポインタ送
信処理側のフレームタイミングに基づいて読み出しウィ
ンドウ発生部２２１において生成された読み出しウィン
ドウに従って、順次、ＥＳメモリ２１９から読み出され
るが、このとき、各ウィンドウの交差具合に基づいてス
タッフ検出部２２２においてスタッフの検出が行なわれ
る。
【００２６】例えば、図５１（ａ）に示す書き込みウィ
ンドウの立ち下がり部分（α部分）に、図５１（ｃ）に
示すように読み出しウィンドウが掛かると、スタッフ検
出部２２２では、ポジティブスタッフを検出し、逆に、
図５１（ａ）に示す書き込みウィンドウの立ち上がり部
分（β部分）に、図５１（ｄ）に示すように読み出しウ
ィンドウが掛かると、スタッフ検出部２２２では、ネガ
ティブスタッフを検出するようになっている。なお、図
５１（ｂ）に示すように、読み出しウィンドウが上記α
部分からβ部分の間にある場合は、スタッフ検出部２２
２でのスタッフ検出は行なわれない。
【００２７】次に、図５２は上述のポインタ送信処理機
能に着目した低次群ポインタ処理部２０５の構成を示す
ブロック図で、この図５２に示すように、この場合、低
次群ポインタ処理部２０５は、カウンタ２２３，ラッチ
部２２４，前送信ポインタ値保持部２２５，比較部２２
６及び選択部２２７をそなえて構成されている。なお、
通常、これらの各部も、多重データの多重度に応じたチ
ャンネル数分設けられ、パラレル処理を行なうようにな
っている。
【００２８】ここで、カウンタ２２３は、多重データの
ＰＯＨに含まれるＶ２バイトの先頭位置タイミング毎に
カウント値をカウントアップし、そのカウント値を送信
ポインタ値の候補として出力するものであり、ラッチ部
２２４は、上述したＥＳメモリ２１９から供給されるＶ
５バイトタイミング情報でカウンタ２２３のカウント値
をラッチするものであり、前送信ポインタ値保持部２２
５は、このラッチ部２２４からのカウント値を１周期前
の送信ポインタ値として保持するものである。
【００２９】また、比較部２２６は、ラッチ部２２４か
らのカウント値と前送信ポインタ値保持部２２５に保持
されたカウント値とを比較するものであり、選択部２２
７は、この比較部２２６での比較結果に応じて、ラッチ
部２２４からのカウント値と前送信ポインタ値保持部２
２５に保持されたカウント値とを選択して現フレームの
送信ポインタ値として出力するものである。
【００３０】このような構成により、上述の低次群ポイ
ンタ処理部２０５では、多重データ内のＶ２バイトの次
から各チャンネル毎にカウンタ２３３がカウントアップ
し〔図５３（ａ），図５３（ｂ）参照〕、ＥＳメモリ２
１９より読み出されたＶ５バイトタイミング〔図５３
（ｃ）参照〕の時のカウンタ２３３のカウント値を送信
ポインタ値とする。
【００３１】なお、このとき、比較部２２６において、
現フレームのカウント値〔図５３（ｅ）参照〕と前フレ
ームのカウント値〔図５３（ｄ）参照〕とが異なってい
ると判定された場合はＮＤＦ検出〔図５３（ｆ）参照〕
とする。ところで、上述した低次群ポインタ処理部２０
５は、オーバヘッド終端処理部２０３と同様に、多重デ
ータのＰＯＨから各種のアラームを検出できるようにな
っている。図５４はこのようなアラーム検出機能に着目
した低次群ポインタ処理部２０５の構成を示すブロック
図であるが、この図５４に示すように、低次群ポインタ
処理部２０５は、ポインタ処理対象の多重データに含ま
れるＰＯＨについて検出されうるアラーム情報の種別
（アラーム１〜アラームｎ：ｎは自然数）毎に、それぞ
れ、アラーム検出部２２８及びアラーム保持部２２９を
そなえて構成され、アラーム検出部２２８において検出
され、アラーム保持部２２９において保持されたアラー
ム情報に基づいて、発生したアラームの総合判定を行な
うようになっている。
【００３２】
【発明が解決しようとする課題】しかしながら、上述の
ようなＳＤＨ伝送方式におけるオーバヘッド終端・ポイ
ンタ処理装置では、必ず、高次群信号処理システム２０
１において高次群信号レベルでの処理を行なった後、低
次群信号処理システム２０２において低次群信号レベル
での処理を行なうようになっているので、例えば、外部
において生成され高次群信号レベルでの処理が不要な低
次群多重信号については、そのまま低次群信号処理シス
テム２０２へ入力することができず、一旦、高次群多重
信号に組み上げてから高次群信号処理システム２０１に
入力し直すという手順を踏まなければならなくなってい
る。
【００３３】また、通常、上記の高次群信号処理システ
ム２０１及び低次群信号処理システム２０２は、それぞ
れ、個別のＬＳＩにより形成されるが、大容量の情報伝
送が必要となってきた今日においては、それぞれのＬＳ
Ｉによる処理能力が限界に達してきているため、大容量
伝送を実現するには、複数のＬＳＩを使用しなければな
らず、装置規模，消費電力の増大を招いてしまう。
【００３４】さらに、図４４により前述したように、通
常の低次群ポインタ処理では、ポインタ処理を各チャン
ネル毎にパラレルで行なっているので、同一構成のポイ
ンタ処理部２０７をそれぞれ多重信号に多重されている
チャンネル数分そなえる必要があり、装置規模，消費電
力が増大してしまっている。また、上述のオーバヘッド
終端・ポインタ処理装置では、以下のような課題も生じ
てしまう。
【００３５】図４５，図４６により前述したように、
通常のオーバヘッド終端処理では、上位側の局への返送
対象アラーム情報として、ＡＩＳ−Ｐの１種のみに対応
しており、返送対象アラームが複数になると対応できな
い。 図４７，図４８により前述したように、通常のオーバ
ヘッド終端処理では、Ｃ２バイトが非同期となったとき
にの正常なサンプリングを行なうことができず、Ｃ２バ
イトの内容を正確に取り込むことができない可能性があ
る。
【００３６】図４５，図４６により前述したように、
通常のオーバヘッド終端処理では、アラーム発生中のみ
返送情報を出力しているため、アラーム発生時間が短い
場合には、返送情報が上流局側で検知できなくなる可能
性がある。 図４９により前述したように、複数チャンネルのパス
導通監視を行なう上で、Ｊ１パストレースデータをマイ
コンへ通知するためのＩ／Ｏ空間領域が複数チャンネル
分必要になるので、マイコンへの配線数等が大幅に増加
してしまう。
【００３７】図５０，図５１により前述したように、
ポインタ付け替え処理時のスタッフ制御を、スタッフ制
御用の回路を複数チャンネル分そなえて、各チャンネル
毎にパラレルで行なうので、装置規模，消費電力が大幅
に増大してしまう。 図５２，図５３により前述したように、ポインタ送信
処理時の送信ポインタ値の決定，ＮＤＦの検出処理も各
チャンネル毎にパラレル処理で行なうので、この場合
も、装置規模，消費電力が大幅に増大してしまう。
【００３８】図５４により前述したように、ポインタ
処理時に検出されうるアラーム情報の種別毎に、アラー
ム検出，アラーム保持を行なうので、この場合も、装置
規模，消費電力が大幅に増大してしまう。 本発明は、このような課題に鑑み創案されたもので、Ｓ
ＤＨ伝送方式におけるオーバヘッド終端・ポインタ処理
において、高次群信号レベルから低次群信号までの信号
処理を高集積化して１つの装置（システム）で行なえる
ようにすることを目的とする。
【００３９】また、本発明は、ＳＤＨ伝送方式における
オーバヘッド終端・ポインタ処理において、高次群信号
レベルから低次群信号までの信号処理を高集積化して１
つの装置（システム）で行なえるようにするとともに、
複数のチャンネルについての低次群ポインタ処理をシリ
アルで行なうことにより、小規模の回路でより高速に低
次群ポインタ処理を行なえるようにすることも目的とす
る。
【００４０】さらに、本発明は、ＳＤＨ伝送方式におけ
るオーバヘッド終端処理において、複数種類のアラーム
情報を上位側へ返送できるようにすることも目的とす
る。
【００４１】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１に示すように、本発明のＳＤＨ伝送
方式におけるオーバヘッド終端・ポインタ処理装置は、
高次群ポインタ処理部１Ａ，オーバヘッド終端処理部２
Ａ及び低次群ポインタ処理部３Ａをそなえて構成されて
いる。
【００４２】ここで、高次群ポインタ処理部１Ａは、Ｓ
ＤＨ伝送方式で伝送されてくる複数のチャンネル情報が
多重された多重信号に対して高次群信号レベルでのポイ
ンタ処理を施すものであり、オーバヘッド終端処理部２
Ａは、上記の多重信号に対する高次群ポインタ処理後の
低次群多重信号についてオーバヘッド終端処理を施すも
のであり、低次群ポインタ処理部３Ａは、上記の多重信
号に対するオーバヘッド終端処理後の低次群多重信号に
ついて低次群信号レベルでのポインタ処理を施すもので
ある。
【００４３】そして、この図１に示すように、上記のオ
ーバヘッド終端処理部２Ａは、外部において生成され高
次群信号レベルでのポインタ処理が不要な低次群多重信
号を受けうるように構成されており、高次群ポインタ処
理部１Ａからの上記低次群多重信号または外部から受け
る上記ポインタ処理の不要な低次群多重信号に対して上
記オーバヘッド終端処理を施すようになっている。
【００４４】また、上記の低次群ポインタ処理部３Ａ
は、外部において生成されオーバヘッド終端処理の不要
な低次群多重信号を受けうるように構成されており、オ
ーバヘッド終端処理部２Ａからの上記低次群多重信号ま
たは外部から受ける上記オーバヘッド終端処理の不要な
低次群多重信号に対して上記ポインタ処理を施すように
なっている。
【００４５】上述のごとく構成された本発明の装置で
は、外部において生成された低次群多重信号（高次群信
号レベルでのポインタ処理の不要な低次群多重信号，オ
ーバヘッド終端処理の不要な低次群多重信号）を、高次
群信号レベルに変換してから高次群ポインタ処理部１Ａ
で受けなくとも、直接、オーバヘッド終端処理部２Ａ，
低次群ポインタ処理部３Ａで受けて、その低次群多重信
号に対する処理を行なうことができるので、本装置１つ
で高次群多重信号から低次群多重信号まで幅広く対応す
ることができる（以上、請求項１）。
【００４６】このため、具体的に、上述の装置は、高次
群ポインタ処理部１Ａからの上記低次群多重信号と外部
から受ける上記ポインタ処理の不要な低次群多重信号と
を選択的に出力するオーバヘッド終端処理用選択部をそ
なえ、オーバヘッド終端処理部２Ａが、このオーバヘッ
ド終端処理用選択部により選択された低次群多重信号に
含まれるオーバヘッド情報に対してオーバヘッド終端処
理を施すように構成される。
【００４７】これにより、オーバヘッド終端処理部２Ａ
では、高次群ポインタ処理部１Ａからの上記低次群多重
信号ばかりでなく、外部から受ける上記ポインタ処理の
不要な低次群多重信号に対してもオーバヘッド終端処理
を施すことが可能になる（以上、請求項２）。また、上
述の装置は、オーバヘッド終端処理部２Ａからの上記低
次群多重信号と外部から受ける上記オーバヘッド終端処
理の不要な低次群多重信号とを選択的に出力するポイン
タ処理用選択部をそなえ、低次群ポインタ処理部３Ａ
が、このポインタ処理用選択部により選択された低次群
多重信号に対して上記ポインタ処理を施すように構成し
てもよい。
【００４８】これにより、低次群ポインタ処理部３Ａで
は、オーバヘッド終端処理部２Ａからの上記低次群多重
信号ばかりでなく、外部から受ける上記オーバヘッド終
端処理の不要な低次群多重信号に対しても低次群信号レ
ベルでのポインタ処理を施すことが可能になる（以上、
請求項３）。さらに、上述の低次群ポインタ処理部３Ａ
は、外部から受ける上記オーバヘッド終端処理の不要な
低次群多重信号に対しては、ポインタ受信処理のみを行
なうように構成される。
【００４９】これにより、低次群ポインタ処理部３Ａで
は、ポインタ受信処理以外の処理の必要のない上記終端
処理の不要な低次群多重信号については、ポインタ受信
処理後、スルー出力することができる（以上、請求項
４）。具体的に、この場合、上記の低次群ポインタ処理
部３Ａは、下記〜に示すような各部を有して構成さ
れる。
【００５０】オーバヘッド終端処理部２Ａからの上記
低次群多重信号または外部から受ける上記オーバヘッド
終端処理の不要な低次群多重信号に対してポインタ受信
処理を施すポインタ受信処理部 このポインタ受信処理部でのポインタ受信処理後の低
次群多重信号のフレームタイミングを、ポインタ受信処
理側のフレームタイミングからポインタ送信処理側のフ
レームタイミングへ乗り換えさせるためのフレームタイ
ミング乗換部 このフレームタイミング乗換部において乗り換え処理
を施された低次群多重信号に基づいてポインタ送信処理
を行なうポインタ送信処理部 上記のポインタ受信処理部においてポインタ受信処理
を施された後の上記オーバヘッド終端処理の不要な低次
群多重信号と、上記のポインタ送信処理部からの低次群
多重信号とを選択的に出力する多重信号選択部上述の構
成により、この低次群ポインタ処理部３Ａでは、外部か
ら受けるオーバヘッド終端処理の不要な低次群多重信号
については、ポインタ受信処理部でのポインタ受信処理
を行なったのち、上記のフレームタイミング乗換部，ポ
インタ送信処理部を介さずに、多重信号選択部を通じて
その低次群多重信号をスルー出力することが可能になる
（以上、請求項５）。
【００５１】なお、上述の低次群ポインタ処理部３Ａ
は、上記の低次群信号レベルでのポインタ処理を各チャ
ンネル共通でシリアルに施すように構成してもよく、こ
の場合は、低次群多重信号を各チャンネル毎に分離する
ことなく、低次群多重信号に対して低次群信号レベルで
のポインタ処理をシリアルで施すことができるので、ポ
インタ処理用の回路を各チャンネル分そなえる必要がな
い（請求項６）。
【００５２】次に、図２も本発明の原理ブロック図であ
るが、この図２に示すＳＤＨ伝送方式におけるオーバヘ
ッド終端・ポインタ処理装置は、高次群ポインタ処理部
１Ｂと低次群オーバヘッド終端・ポインタ処理部２Ｂと
をそなえて構成されている。ここで、高次群ポインタ処
理部１Ｂは、図１に示す高次群ポインタ処理部１Ａと同
様に、ＳＤＨ伝送方式で伝送されてくる複数のチャンネ
ル情報が多重された多重信号に対して高次群信号レベル
でのポインタ処理を施すものであり、低次群オーバヘッ
ド終端・ポインタ処理部２Ｂは、上記の多重信号に対す
る高次群ポインタ処理後の低次群多重信号について、オ
ーバヘッド終端処理を施すとともに、低次群信号レベル
でのポインタ処理を施すもので、この図２に示すよう
に、本発明では、外部において生成され高次群信号レベ
ルでの処理が不要な低次群多重信号を受けうるように構
成されている。
【００５３】上述のごとく構成された本発明の装置で
は、外部において生成された上記低次群多重信号を、高
次群信号レベルに変換してから高次群ポインタ処理部１
Ｂで受けなくとも、直接、低次群オーバヘッド終端・ポ
インタ処理部２Ｂで受けて、その低次群多重信号に対す
る処理を行なうことができるので、本装置１つで高次群
多重信号から低次群多重信号まで幅広く対応することが
できる（以上、請求項７）。
【００５４】具体的に、この低次群オーバヘッド終端・
ポインタ処理部２Ｂは、外部において生成され高次群信
号レベルでのポインタ処理が不要な低次群多重信号，外
部において生成されオーバヘッド終端処理の不要な低次
群多重信号のいずれかもしくは両方を受けて処理を行な
えるように構成されるので、高次群ポインタ処理部１Ｂ
からの低次群多重信号ばかりでなく、外部において生成
され高次群ポインタ処理，オーバヘッド終端処理の不要
な低次群多重信号をも扱うことが可能になる（請求項８
〜１０）。
【００５５】次に、図３も本発明の原理ブロック図であ
るが、この図３に示す本発明のＳＤＨ伝送方式における
オーバヘッド終端・ポインタ処理装置は、高次群ポイン
タ処理部１Ｃ，オーバヘッド終端処理部２Ｃ及び低次群
シリアルポインタ処理部３Ｃをそなえて構成されてい
る。ここで、高次群ポインタ処理部１Ｃは、ＳＤＨ伝送
方式で伝送されてくる複数のチャンネル情報が多重され
た多重信号に対して高次群信号レベルでのポインタ処理
を施すものであり、オーバヘッド終端処理部２Ｃは、こ
の高次群ポインタ処理部１Ｃにおいて上記高次群信号レ
ベルでのポインタ処理を施された後の低次群多重信号、
または外部において生成され高次群信号レベルでのポイ
ンタ処理が不要な低次群多重信号についてオーバヘッド
終端処理を施すものである。
【００５６】また、低次群シリアルポインタ処理部３Ｃ
は、このオーバヘッド終端処理部２Ｃにおいてオーバヘ
ッド終端処理を施された後の低次群多重信号、または外
部において生成されオーバヘッド終端処理の不要な低次
群多重信号について低次群信号レベルでのポインタ処理
を各チャンネル共通でシリアルに施すものである。上述
のごとく構成された本発明の装置では、図１，図２によ
り上述した装置と同様に、高次群多重信号から低次群多
重信号まで幅広く対応することができるとともに、低次
群シリアルポインタ処理部３Ｃにおいて、低次群多重信
号に対する低次群信号レベルでのポインタ処理をシリア
ルで行なうことができるので、低次群信号レベルでのポ
インタ処理用の回路を各チャンネル分そなえる必要がな
い（以上、請求項１１）。
【００５７】具体的に、上述の低次群シリアルポインタ
処理部３Ｃは、下記〜に示す各部をそなえて構成さ
れる。 入力低次群多重信号に対してポインタ受信処理を各チ
ャンネル共通でシリアルに施すポインタ受信処理部 このポインタ受信処理部でのポインタ受信処理後の低
次群多重信号のフレームタイミングを、ポインタ受信処
理側のフレームタイミングからポインタ送信処理側のフ
レームタイミングへ乗り換えさせるためのフレームタイ
ミング乗換部 このフレームタイミング乗換部において乗り換え処理
を施された低次群多重信号に基づいてポインタ送信処理
を各チャンネル共通でシリアルに行なうポインタ送信処
理部 上述の構成により、この低次群シリアルポインタ処理部
３Ｃでは、入力低次群多重信号を各チャンネル毎に分離
することなく、低次群多重信号に対してポインタ受信処
理，クロック乗り換え処理，ポインタ送信処理をシリア
ルで施すことができるので、上記ポインタ受信処理部，
フレームタイミング乗換部，ポインタ送信処理部を、そ
れぞれ、低次群多重信号に含まれるチャンネル数分そな
える必要がない（以上、請求項１２）。
【００５８】ところで、この低次群シリアルポインタ処
理部３Ｃは、上記のフレームタイミング乗換部での乗り
換え処理時に生じるスタッフの検出を、ポインタ受信処
理側のウィンドウの位相とポインタ送信処理側のウィン
ドウの位相との位相差を用いて行なうように構成しても
よい。これにより、低次群シリアルポインタ処理部３Ｃ
では、低次群多重信号のフレームタイミング乗り換え時
に生じるスタッフの検出を、ポインタ送信処理側のウィ
ンドウとポインタ受信処理側のウィンドウとの交差具合
を用いて行なうのではなく、各ウィンドウの位相差を用
いて行なうので、各チャンネルに共通の低次群シリアル
ポインタ処理部３Ｃで、各チャンネルについてのフレー
ムタイミング乗り換え時のスタッフ検出をシリアルで行
なうことができる（以上、請求項１３）。
【００５９】さらに、上述のポインタ送信処理部は、下
記，に示すような各部をそなえて構成してもよい。 各チャンネルに共通の基準ポインタ値を生成する基準
ポインタ値生成部 上記のフレームタイミング乗換部からの低次群多重信
号とこの基準ポインタ値生成部からの基準ポインタ値と
に基づいて、シリアルに各チャンネル用の送信ポインタ
値を決定する送信ポインタ値決定部 上述の構成により、このポインタ送信処理部では、各チ
ャンネルに共通の基準ポインタ値から各チャンネル用の
送信ポインタ値をシリアルで決定することができるの
で、基準ポインタ値生成用の回路を各チャンネル毎にそ
なえる必要がない（以上、請求項１４）。
【００６０】このため、具体的に、上記の送信ポインタ
値決定部は、上記のフレームタイミング乗換部からＶ５
バイトタイミング信号を受けたときに上記の基準ポイン
タ値生成部において生成された基準ポインタ値を、送信
ポインタ値として決定するように構成される。これによ
り、常に最適なタイミングで、各チャンネル用の送信ポ
インタ値をシリアルで決定（更新）してゆくことができ
る（請求項１５）。
【００６１】なお、このとき、上述の送信ポインタ値決
定部を、上記のフレームタイミング乗換部からＶ５バイ
トタイミング信号を受けたときに基準ポインタ値生成部
において生成された基準ポインタ値が、前フレームの基
準ポインタと異なる場合に、ＮＤＦ検出を行なうように
構成すれば、各チャンネルについてのＮＤＦ検出もシリ
アルで行なうことができる（請求項１６）。
【００６２】さらに、上述の低次群シリアルポインタ処
理部３Ｃは、下記，に示す各部をそなえて構成して
もよい。 低次群多重信号に含まれるオーバヘッド情報について
のアラーム情報のうち、同時に発生しないアラーム情報
の検出を各チャンネル共通でシリアルに行なうアラーム
シリアル検出部 アラームシリアル検出部で検出されたアラーム情報を
そのアラーム情報の種別毎に保持するアラーム保持部 上述の構成により、この低次群シリアルポインタ処理部
３Ｃでは、同時には発生することのない複数種類のアラ
ーム情報を、各チャンネル共通でシリアルに検出してア
ラーム種別毎に保持することができるので、アラーム情
報検出用の回路，アラーム情報保持用の回路を各チャン
ネル毎にそなえる必要がない（以上、請求項１７）。
【００６３】また、上述のオーバヘッド終端処理部２Ｃ
は、下記〜に示す各部をそなえて構成してもよい。 低次群多重信号に含まれるオーバヘッド情報の先頭バ
イト情報を抽出する先頭バイト情報抽出部 この先頭バイト情報抽出部により抽出された先頭バイ
ト情報を低次群多重信号のフレーム毎に該当するアドレ
スに記憶する記憶部 この記憶部に対する先頭バイト情報の書き込みと読み
出しとを制御する書き込み／読み出し制御部 上述の構成により、このオーバヘッド終端処理部２Ｃで
は、書き込み／読み出し制御部により、先頭バイト情報
の記憶部への書き込み，読み出しの両方を制御すること
ができるので、書き込み制御用の回路，読み出し制御用
の回路を個別にそなえる必要がない（以上、請求項１
８）。
【００６４】このため、具体的に、上述の書き込み／読
み出し制御部は、記憶部に対する先頭バイト情報の書き
込み制御を行なっている間は、先頭バイト情報の書き込
み制御中である旨を示す書き込みビジー信号を生成し
て、先頭バイト情報の記憶部からの読み出しを禁止する
一方、この書き込みビジー信号の生成を停止すると、先
頭バイト情報の該記憶部からの読み出しを許可するよう
に構成される。
【００６５】これにより、上述の書き込み／読み出し制
御部は、記憶部に対する書き込み制御と読み出し制御と
が競合しないよう各制御が切り分けられて動作するの
で、上記先頭バイト情報を損失することなく確実に記憶
部に記憶させることができる。また、各制御が切り分け
られるので、記憶部には書き込み制御と読み出し制御と
の同時制御に対応できるものを用いる必要がない（以
上、請求項１９）。
【００６６】さらに、具体的に、この書き込み／読み出
し制御部は、読み出しリクエスト信号に基づいて、記憶
部から読み出すべき先頭バイト情報のアドレスを各フレ
ームに共通のアドレス指定用信号により指定したのち、
このアドレス指定用信号により指定されたアドレスに対
応する先頭バイト情報を記憶部から読み出すようにすれ
ば、記憶部から読み出すべき先頭バイト情報のアドレス
を各フレーム毎に指定する必要がなくなる（請求項２
０）。
【００６７】次に、図４も本発明の原理ブロック図であ
るが、この図４に示すように、本発明のオーバヘッド終
端処理装置は、オーバヘッド終端・アラーム処理部１Ｄ
とコード変換部２Ｄとをそなえて構成されている。ここ
で、オーバヘッド終端・アラーム処理部１Ｄは、ＳＤＨ
伝送方式で伝送されてくる複数のチャンネル情報が多重
された（入力主信号としての）多重信号に対するオーバ
ヘッド終端処理を施す際、その多重信号（一入力主信
号）について複数種類のアラーム情報を検出しうるもの
であり、コード変換部２Ｄは、（前記複数種類のアラー
ム情報に共用であって、）このオーバヘッド終端・アラ
ーム処理部１Ｄで検出されたアラーム情報を対応する所
定のコードに変換して上位側へ返送するものである。
【００６８】上述のごとく構成された本発明のオーバヘ
ッド終端処理装置では、コード変換部２Ｄにおいて、オ
ーバヘッド終端・アラーム処理部１Ｄで検出されたアラ
ーム情報を対応する所定のコードに変換するので、オー
バヘッド終端・アラーム処理部１Ｄで検出されるアラー
ム情報の種類が増加しても容易に対応することができ
る。また、これに伴う上位側へ返送すべきアラーム情報
の種類の増加にも対応することができる（以上、請求項
２１，２２）。
【００６９】具体的に、上述のオーバヘッド終端・アラ
ーム処理部１Ｄは、多重信号に含まれるＣ２バイトに対
する終端処理を施すことによって、Ｃ２バイトから複数
種類のＣ２バイトアラーム情報を検出しうるＣ２バイト
処理部と、多重信号のＡＩＳ状態を検出するＡＩＳ検出
部と、多重信号のＴＩＭ状態を検出するＴＩＭ検出部と
をそなえ、アラーム情報として、Ｃ２バイトアラーム情
報，ＡＩＳ状態情報，ＴＩＭ状態情報を検出しうるよう
に構成される。
【００７０】これにより、オーバヘッド終端・アラーム
処理部１Ｄでは、ＡＩＳ状態情報に加えて、Ｃ２バイト
アラーム情報，ＴＩＭ状態情報を検出することができる
とともに、これらの情報を上位側へ返送することができ
る（以上、請求項２１）。さらに、具体的に、上述のＣ
２バイト処理部は、下記〜に示す各部をそなえて構
成される。
【００７１】多重信号に含まれるＣ２バイトを抽出す
るＣ２バイト抽出部 このＣ２バイト抽出部により抽出されたＣ２バイトが
いずれの種別のアラーム状態となっているかを判定する
アラーム状態種別判定部 このアラーム状態種別判定部での判定結果を上記アラ
ーム状態の種別に応じた所定のコードに変換する判定結
果コード変換部 この判定結果コード変換部から同一コードを所定回数
受けるとそのコードに対応するＣ２バイトアラーム情報
を出力するコード保護段数部 上述の構成により、このＣ２バイト処理部では、Ｃ２バ
イトから検出されるアラーム情報をその種別に応じたコ
ードに変換し、そのコードが所定回数連続して生成され
ると、そのコードに対応するアラーム情報を出力するの
で、アラーム情報の種類が増加しても、各アラーム種別
に共通のコード保護段数部において各種のアラーム情報
を生成することが可能になる（以上、請求項２３）。
【００７２】ところで、上述のＣ２バイト抽出部は、具
体的に、下記〜に示す各部をそなえて構成される。 多重信号のフレームタイミングに基づいてＣ２バイト
を抽出するためのＣ２タイミング信号を生成するＣ２タ
イミング信号生成部 Ｃ２タイミング生成部からのＣ２タイミング信号に従
って多重信号をラッチすることによりＣ２バイトを抽出
するラッチ部 上記ラッチ部でラッチされたＣ２バイトを装置側クロ
ックに基づく微小時間差をもった異なるタイミングでサ
ンプリングし、各サンプリング結果が一致する場合は該
サンプリング結果を出力する一方、各サンプリング結果
が一致しない場合はさらにそのＣ２バイトを微小時間差
をおいてサンプリングするサンプリング処理部 上述の構成により、このＣ２バイト抽出部では、Ｃ２バ
イト処理部において、Ｃ２バイトを異なる微小時間差を
もったタイミングでサンプリングして、各サンプリング
結果を比較し、一致した場合に、そのサンプリング結果
を正しいＣ２バイトとして出力し、一致しない場合で
も、さらにそのＣ２バイトを微小時間差をおいてサンプ
リングすることにより、常に正確なＣ２バイトデータを
取り込むことが可能になる（以上、請求項２４）。
【００７３】このため、上述のサンプリング処理部は、
下記〜に示す各部をそなえて構成される。 装置側クロックに基づいてラッチ部でラッチされたＣ
２バイトを３つの異なる微小時間差をもったタイミング
でサンプリングするために、第１〜第３サンプリングタ
イミング信号を生成するサンプリングタイミング信号生
成部 上記サンプリングタイミング信号生成部からの第１サ
ンプリングタイミング信号に従って、ラッチ部からのＣ
２バイトをサンプリングする第１サンプリング部 上記サンプリングタイミング信号生成部からの第２サ
ンプリングタイミング信号に従って、ラッチ部からのＣ
２バイトをサンプリングする第２サンプリング部 上記サンプリングタイミング信号生成部からの第３サ
ンプリングタイミング信号に従って、ラッチ部からのＣ
２バイトをサンプリングする第３サンプリング部 上記の第１，第２サンプリング部による各サンプリン
グ結果を比較する比較部 上記比較部での比較結果に応じて、第１サンプリング
部のサンプリング結果と第３サンプリング部のサンプリ
ング結果とを選択的に出力する選択部 そして、この場合、上記のサンプリング処理部は、上記
比較部での比較結果が一致する場合は選択部を通じて第
１サンプリング部のサンプリング結果を出力し、比較部
での比較結果が一致しない場合は選択部を通じて第３サ
ンプリング部のサンプリング結果を出力するように構成
される。
【００７４】上述の構成により、このサンプリング処理
部では、まず第１，第２サンプリング部においてＣ２バ
イトをサンプリングし、各サンプリング結果を比較部に
おいて比較して、比較結果が一致する場合は第１サンプ
リング部でのサンプリング結果が正しいものとし、比較
結果が一致しない場合は残りの第３サンプリング部での
サンプリング結果が正しいものとするので、常に正確な
Ｃ２バイトデータを取り込むことができる。
【００７５】次に、上述のコード変換部２Ｄは、オーバ
ヘッド終端・アラーム処理部１Ｄで検出された上記アラ
ーム情報の出力時間を所定時間引き延ばしうるように構
成してもよく、この場合は、発生時間の短いアラーム情
報でもその出力時間を自動的にある時間だけ引き延ばす
ことができるので、確実に、そのアラーム情報を上位側
へ通知することができる（請求項２６）。
【００７６】なお、このコード変換部２Ｄは、オーバヘ
ッド終端・アラーム処理部１Ｄで検出された多重信号に
ついての複数種類のアラーム情報に、優先して上位側へ
返送すべきアラーム情報が含まれていない場合は、オー
バヘッド終端・アラーム処理部１Ｄでの検出順でアラー
ム情報をコード変換するようになっているので、アラー
ム情報の発生順でアラーム発生の旨を上位側へ通知する
ことができる（請求項２７）。
【００７７】また、このコード変換部２Ｄは、オーバヘ
ッド終端・アラーム処理部１Ｄで検出された多重信号に
ついての複数種類のアラーム情報に、優先して上位側へ
返送すべきアラーム情報が含まれている場合は、そのア
ラーム情報を優先してコード変換するようになっている
ので、緊急度の高いアラーム情報については、即時に、
上位側へ通知することができる（請求項２８）。
【００７８】具体的に、上記の優先して上位側へ返送す
べきアラーム情報は、多重信号のＡＩＳ状態を示すＡＩ
Ｓ状態情報であるので、少なくとも多重信号がＡＩＳ状
態となっていることは、他のアラーム情報の発生に関わ
らず、即座に、上位側へ通知することができる（請求項
２９）。ところで、図４に示す本発明のオーバヘッド終
端処理装置は、オーバヘッド終端・アラーム処理部１Ｄ
を複数チャンネル分そなえて、コード変換部２Ｄを、各
オーバヘッド終端・アラーム処理部１Ｄからのアラーム
情報をそれぞれ所定のコードに変換したのち、各コード
を時分割多重して出力するように構成すれば、各チャン
ネルについてのアラーム情報を１本のシリアルデータと
して出力することができる（請求項３０）。
【００７９】次に、図５も本発明の原理ブロック図で、
この図５に示すように、本発明のオーバヘッド終端・ポ
インタ処理装置は、高次群ポインタ処理部１Ｅ，オーバ
ヘッド終端処理部２Ｅ及び低次群シリアルポインタ処理
部３Ｅをそなえ、さらに、オーバヘッド終端処理部２Ｅ
が、オーバヘッド終端・アラーム処理部２Ｅ−１とコー
ド変換部２Ｅ−２とをそなえて構成されている。
【００８０】ここで、高次群ポインタ処理部１Ｅは、Ｓ
ＤＨ伝送方式で伝送されてくる複数のチャンネル情報が
多重された多重信号に対して高次群信号レベルでのポイ
ンタ処理を施すものであり、オーバヘッド終端処理部２
Ｅは、この高次群ポインタ処理部１Ｅにおいて高次群信
号レベルでのポインタ処理を施された後の低次群多重信
号、または外部において生成され高次群信号レベルでの
ポインタ処理が不要な低次群多重信号についてオーバヘ
ッド終端処理を施すものである。
【００８１】また、低次群シリアルポインタ処理部３Ｅ
は、このオーバヘッド終端処理部２Ｅにおいてオーバヘ
ッド終端処理を施された後の低次群多重信号、または外
部において生成されオーバヘッド終端処理の不要な低次
群多重信号について低次群信号レベルでのポインタ処理
を各チャンネル共通でシリアルに施すものである。さら
に、オーバヘッド終端処理部２Ｅにおいて、オーバヘッ
ド終端・アラーム処理部２Ｅ−１は、多重信号に対する
オーバヘッド終端処理を施す際、多重信号について複数
種類のアラーム情報を検出しうるものであり、コード変
換部２Ｅ−２は、このオーバヘッド終端・アラーム処理
部２Ｅ−１で検出されたアラーム情報を対応する所定の
コードに変換して上位側へ返送するものである。
【００８２】つまり、この図５に示す装置は、図３に示
す装置のオーバヘッド終端処理部２Ｃとして、図４に示
すオーバヘッド終端装置を適用した形となっている。上
述の構成により、この図５に示す装置では、高次群多重
信号から低次群多重信号まで幅広く対応することができ
るとともに、低次群多重信号に対する低次群信号レベル
でのポインタ処理をシリアルで行なうことができるほ
か、コード変換部２Ｄにおいて、アラーム情報を対応す
る所定のコードに変換して上位側へ返送することができ
るので、検出されるアラーム情報の種類が増加しても容
易に対応することができる。また、これに伴う上位側へ
返送すべきアラーム情報の種類の増加にも対応すること
ができる（以上、請求項３１）。
【００８３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 （Ａ）オーバヘッド終端・ポインタ処理装置の全体説明 図６は本発明の一実施形態としてのオーバヘッド終端・
ポインタ処理装置の構成を示すブロック図であるが、こ
の図６に示すオーバヘッド終端・ポインタ処理装置も図
４３に示す装置と同様に、図４２における伝送端局装置
（ＬＴ）３０６（又は３０３）に適用されるもので、高
次群ポインタ処理部１，選択部２，５，オーバヘッド終
端処理部３，クロック乗換部４及び低次群ポインタ処理
部６をそなえて構成されている。
【００８４】ここで、高次群ポインタ処理部１は、ＳＤ
Ｈ伝送方式で伝送されてくる複数のチャンネル情報が多
重された高次群の多重信号〔ＳＴＭ信号（ＳＯＮＥＴで
はＳＴＳ信号）：ＤＴＨ〕に対して、伝送路側のフレー
ムパルス（ＦＰＨ），クロック（ＣＫＨ）に基づき、高
次群信号レベルでのポインタ処理を施し、低次群多重信
号（低次群レベル信号）に変換して出力するものであ
る。なお、この高次群ポインタ処理部１は、本実施形態
では、ＳＴＭ−１レベルの信号を３系統（ＳＴＭ−１＃
１〜＃３）一度に処理することができるようになってい
る。
【００８５】このため、上記高次群ポインタ処理部１
は、例えば図８に示すように、ＳＴＭ−１＃１〜＃３の
３系統の高次群レベル信号（ＤＴＨ１〜３，ＦＰＨ１〜
３，ＣＫＨ１〜３）に対応して、ＳＴＭポインタ処理部
１１〜１３をそなえて構成され、各ＳＴＭポインタ処理
部１１〜１３において、フレーム同期パターンを示すＡ
１バイトタイミング信号（ＦＰＨ），受信クロック（Ｃ
ＫＨ）に基づき、ＳＴＭ受信データ（ＤＴＨ）のＡＵ４
ポインタ（Ｈ１，Ｈ２バイト）に対するポインタ処理を
行ない、多重信号中に重畳されているＪ１バイト位置を
示す信号（Ｊ１ＦＰ）を作成するようになっている。
【００８６】また、選択部（オーバヘッド終端処理用選
択部）２は、この高次群ポインタ処理部１からの低次群
レベル信号（ＤＡＴＡ，Ｊ１ＦＰ，ＣＫ）と、外部から
受ける高次群ポインタ処理部１の出力と同レベルの低次
群レベル信号〔高次群信号レベルでのポインタ処理の不
要な低次群レベル信号：受信データ（ＤＴＬ），Ｊ１バ
イトタイミング信号（ＦＰＬ），受信クロック（ＣＫ
Ｌ）〕とを外部設定により選択的に出力するもので、本
実施形態では、図８に示すように、各ＳＴＭポインタ処
理部１１〜１３に対応して、選択回路２１〜２３を用い
て構成されている。
【００８７】さらに、オーバヘッド終端処理部３は、こ
の選択部２により選択された低次群レベル信号について
オーバヘッド終端処理を施すことにより各種アラームの
検出・モニタを行なうもので、図８に示すように、各Ｓ
ＴＭポインタ処理部１１〜１３に対応して、低次群レベ
ル信号のＰＯＨに対する終端処理を施すＰＯＨ終端処理
部３１〜３３をそなえて構成されており、各ＰＯＨ終端
処理部３１〜３３において、Ｊ１バイトタイミング信号
（Ｊ１ＦＰ）に基づき、各ＰＯＨの位置が検索され、ア
ラーム検出等の終端処理が行なわれるようになってい
る。
【００８８】つまり、このオーバヘッド終端処理部３
は、外部において生成され高次群信号レベルでのポイン
タ処理が不要な低次群レベル信号を受けうるように構成
されるとともに、高次群ポインタ処理部１からの上記低
次群レベル信号または外部から受ける上記ポインタ処理
の不要な低次群レベル信号に対してオーバヘッド終端処
理を施すようになっている。
【００８９】なお、このオーバヘッド終端処理部３は、
本実施形態では、後述するように低次群レベル信号のＰ
ＯＨに含まれるＣ２バイトからＵＮＥＱ，ＰＬＭなどの
複数のアラーム情報を検出し、既存の検出アラーム（Ａ
ＩＳ）と同様に、上位側の局へそのアラーム情報を返送
できるようになっている。また、クロック乗換部４は、
オーバヘッド終端処理部３の出力信号の基本クロックを
オーバヘッド終端処理側のクロック（ＣＫＨ又はＣＫ
Ｌ）から低次群ポインタ処理部側のシステムクロック
（ＣＫＳ）へ乗り換えさせるためのもので、図８に示す
ように、クロック乗換回路４１〜４３をそなえて構成さ
れ、各クロック乗換回路４１〜４３において、受信クロ
ックＣＫＨ又はＣＫＬに同期したポインタ処理後の受信
データ（ＤＡＴＡ），Ｊ１タイミング信号（Ｊ１ＦＰ）
がシステムクロック（ＣＫＳ）に同期したＤＡＴＡ′，
Ｊ１ＦＰ′〔図９（ａ）〜図９（ｃ）参照〕に乗り換え
られるようになっている。
【００９０】なお、各クロック乗換回路４１〜４３によ
りクロック乗り換え処理を施された上記＃１〜＃３に対
応する各データは、多重部８において、ダミー信号発生
部７から出力されるダミー信号（ＤＤＡＴＡ，ＤＦＰ）
と時分割多重されて、シリアル信号〔ＳＤＡＴＡ，ＳＪ
１ＦＰ：図９（ｄ）参照〕として選択部５へ出力され
る。
【００９１】さらに、選択部（ポインタ処理用選択部）
５は、クロック乗換部４においてクロック乗り換え処理
を施されたオーバヘッド終端処理後の低次群レベル信号
と、外部から受ける同レベルの低次群レベル信号〔ＭＤ
Ｍ１レベル信号（ＤＴＭ）：オーバヘッド終端処理の不
要な低次群多重信号〕とを外部設定により選択的に出力
するものである。
【００９２】具体的に、この選択部５では、例えば図８
に示すように、多重部８においてシステムフレームタイ
ミング（ＦＰＳ）に基づいて作成されるＪ１バイトタイ
ミング信号（ＦＰＭ）に同期した受信ＭＤＭ１データ
（ＤＴＭ１〜３）と、上記のシリアル信号ＳＤＡＴＡ，
ＳＪ１ＦＰとを選択信号により選択出力するようになっ
ている〔図９（ｅ）〜図９（ｈ）参照〕。
【００９３】また、低次群ポインタ処理部６は、この選
択部５により選択された低次群レベル信号からポインタ
（ＴＵポインタ）を検出し、ポインタ付け替えなどのポ
インタ処理を行なうものである。つまり、この低次群ポ
インタ処理部６は、外部において生成されオーバヘッド
終端処理の不要な低次群レベル信号（ＭＤＭ１レベル信
号）を受けうるように構成されるとともに、オーバヘッ
ド終端処理部３からの低次群レベル信号または外部から
受ける上記ＭＤＭ１レベル信号に対してポインタ処理を
施すようになっている。
【００９４】なお、この低次群ポインタ処理部６は、本
実施形態では、選択部５によりＭＤＭ１信号が選択され
ている場合、このＭＤＭ１信号に対しては、ポインタ受
信処理のみを行なうようになっており、オーバヘッド終
端処理部３からの低次群レベル信号に対してはポインタ
送受信処理をシリアルで行なうようになっている。この
ため、上記低次群ポインタ処理部６は、例えば図７及び
図８に示すように、ポインタ受信処理部６１，エラステ
ィックメモリ部（ＥＳ部）６２，ポインタ送信処理部６
３及び選択部６４をそなえて構成されている。
【００９５】ここで、ポインタ受信処理部６１は、シリ
アルに入力される低次群レベル信号（オーバヘッド終端
処理部３からの低次群レベル信号または外部から受ける
ＭＤＭ１レベル信号）に対して、ポインタ受信処理を各
チャンネル共通でシリアルに施すもので、具体的には、
ポインタ受信処理後のシリアル信号（ＶＤＴ，ＶＦＰ）
に対して全チャンネルのＴＵポインタ（Ｖ１，Ｖ２バイ
ト）に対するポインタ処理を行ない、低次群ＰＯＨの先
頭位置を示すＶ５バイトタイミング信号（Ｖ５ＦＰ），
後述する各種アラーム情報を検出するようになってい
る。
【００９６】また、ＥＳ部（フレームタイミング乗換
部）６２は、このポインタ受信処理部６１からのポイン
タ受信処理後のシリアル信号（ＶＤＴ）とＶ５バイトタ
イミング信号（Ｖ５ＦＰ）のフレームタイミングを、ポ
インタ受信処理側のフレームタイミングからポインタ送
信処理側のフレームタイミングへ乗せ換えるためのもの
であり、ポインタ送信処理部６３は、上記フレームタイ
ミング乗り換え後のＶ５バイトタイミング信号（Ｖ５Ｆ
Ｐ）を基に送信ポインタ値を作成し、このＥＳ部６２に
おいて乗り換え処理を施された低次群レベル信号に対し
てポインタ送信処理（作成した送信ポインタ値の挿入な
ど）をシリアルに行なうものである。
【００９７】さらに、選択部（多重信号選択部）６４
は、上述のポインタ受信処理部６１においてポインタ受
信処理を施された後の低次群レベル信号（シリアル信
号）と、ポインタ送信処理部６３からのシリアル信号と
を選択的に出力するものである。これにより、選択部５
においてＤＴＭ１〜３のいずれかが選択出力されたシリ
アル信号〔ＶＤＴ，ＶＦＰ：図９（ｈ）参照〕の該当チ
ャンネルに関しては、ポインタ受信処理部６１において
ポインタ受信処理のみが行なわれ、選択部６４を通じて
スルー出力されるようになる。
【００９８】なお、上述の低次群ポインタ処理部６によ
るシリアルポインタ処理機能は、例えば図１０に示すよ
うに、入力低次群レベル信号に対するポインタ処理を施
すポインタ処理部６５Ａと、このポインタ処理部６５Ａ
にて得られる情報群を各チャンネル毎に記憶する記憶部
６５Ｂ〔図１０ではフリップフロップ（ＦＦ）回路を用
いて構成されている〕と、この記憶部６５Ｂに対する書
き込み／読み出しの一連の動作を制御する記憶部制御部
６５Ｃとをそなえ、ポインタ処理部６５Ａにおいて１フ
レーム前のポインタ処理結果を記憶部６５Ｂから順次読
み出しながら現フレームに対するポインタ処理を行なう
ことにより実現される。
【００９９】具体的に、上記の記憶部６５Ｂとしては、
例えば図１１に示すように、ランダムアクセスメモリ
（ＲＡＭ）６５Ｂ′を用いることが考えられ、この場合
は、上記の記憶部制御部６５Ｃとして、入力低次群レベ
ル信号の各チャンネルにアドレスを割り付けるためのア
ドレス発生部６５Ｃ′を用いることで、ポインタ処理部
６５の処理結果を各チャンネル毎にＲＡＭ６５Ｂ′の該
当するアドレス領域に保持させるとともに読み出してゆ
くことができる。
【０１００】以下、上述のごとく構成された本実施形態
のオーバヘッド終端・ポインタ処理装置の全体動作につ
いて説明する。まず、伝送路側から入力された高次群レ
ベル信号（ＳＴＭ−１＃１〜＃３）は、高次群ポインタ
処理部１において、対応するＳＴＭポインタ処理部１１
〜１３により、高次群信号レベルでのポインタ処理（Ａ
Ｕ４ポインタ処理）が施されたのち低次群レベル信号
（ＤＡＴＡ，Ｊ１ＦＰ，ＣＫ）に変換される。そして、
この高次群ポインタ処理部１からの低次群レベル信号
は、選択部２（選択回路２１〜２３）を通じて、外部か
ら受ける低次群レベル信号（ＤＴＬ，ＦＰＬ，ＣＫＬ）
と選択的に出力され、オーバヘッド終端処理部３へ供給
される。
【０１０１】オーバヘッド終端処理部３では、各ＰＯＨ
終端処理部３１〜３３により、それぞれ対応する選択回
路２１〜２３により選択された低次群レベル信号に対し
てＰＯＨの終端処理を行なうことで、各種アラームの検
出・モニタを行ない、ＰＯＨ終端処理後の低次群レベル
信号（ＤＡＴＡ，Ｊ１ＦＰ，ＣＫ）をクロック乗換部４
へ供給する。
【０１０２】さらに、クロック乗換部４では、上記ＰＯ
Ｈ終端処理後の低次群レベル信号（ＤＡＴＡ，Ｊ１Ｆ
Ｐ，ＣＫ）の基本クロックを、入力側のクロック（ＣＫ
Ｈ又はＣＫＬ）からシステム側のクロック（ＣＬＫＳ）
に乗り換えさせることで、各クロック間の位相ずれを吸
収する。そして、システム側のクロック（ＣＬＫＳ）に
乗せ換えられた低次群レベル信号（ＤＡＴＡ′，Ｊ１Ｆ
Ｐ′）は、多重部８において時分割多重されシリアル信
号（ＳＤＡＴＡ，ＳＪ１ＦＰ）として選択部５へ出力さ
れる。
【０１０３】選択部５では、このシリアル信号（ＳＤＡ
ＴＡ，ＳＪ１ＦＰ）と、他のシステムから送られてくる
ＭＤＭ１レベル信号とを、外部からの切り替え信号（選
択信号）により選択的に低次群ポインタ処理部６へ出力
する。そして、低次群ポインタ処理部６では、ポインタ
受信処理部６１により、低次群ポインタ（ＴＵポイン
タ）からＰＯＨ（Ｖ５タイミング信号：Ｖ５ＦＰ）及び
後述する各種アラーム情報が検出される。
【０１０４】さらに、ポインタ受信処理後の低次群レベ
ル信号（ＶＤＴ）は、上記のＶ５タイミング信号ととも
に、ＥＳ部６２において送信側フレームタイミング（Ｆ
ＰＳ）に同期した信号への乗り換え処理が行なわれ、こ
れらの各信号に基づいて、ポインタ送信処理部６３にお
いて、送信側フレームタイミング（ＦＰＳ）に同期した
ポインタ値及びデータが生成される。
【０１０５】そして、この低次群ポインタ処理部６で
は、選択部６４により、クロック乗換部４（クロック乗
換回路４１〜４３）からのＰＯＨ終端処理後の低次群レ
ベル信号は上述のポインタ受信処理部６１，ＥＳ部６
２，ポインタ送信処理部６３を通過させ、選択部５を通
じて外部から受けるＭＤＭ１レベル信号はポインタ受信
処理部６１のみを通過させて出力する。
【０１０６】このように、上述のオーバヘッド終端・ポ
インタ処理装置によれば、外部において生成された低次
群レベル信号（高次群ポインタ処理の不要な低次群レベ
ル信号，ＭＤＭ１レベル信号）を、高次群レベル信号に
変換することなく直接受けて、その信号に対する処理を
行なうことができるので、本装置１つで高次群レベル信
号から低次群レベル信号まで幅広く対応することがで
き、処理能力の大幅向上，ＳＤＨ伝送システム構築上の
柔軟性に大いに寄与する。
【０１０７】具体的に、本装置では、外部から受ける高
次群ポインタ処理の不要な低次群レベル信号，ＭＤＭ１
レベル信号に対しても処理を施すことができるので、同
じ低次群レベル信号でも各種レベルの信号に対応するこ
とができ、さらに、処理能力の大幅向上，システム構築
上の柔軟性に大いに寄与する。また、上述したように低
次群ポインタ処理部６では、外部から受けるＭＤＭ１レ
ベル信号（ポインタ受信処理以外の処理が必要のない低
次群レベル信号）については、ポインタ受信処理部６１
によるポインタ受信処理のみを行なうようになっている
ので、高速処理が可能になる。
【０１０８】さらに、低次群ポインタ処理部６では、図
１０，図１１により前述したように、入力低次群レベル
信号を各チャンネル毎に分離することなく、その入力低
次群レベル信号に対するポインタ処理を各チャンネル共
通でシリアルに施すことができるので、ポインタ処理用
の回路を各チャンネル分そなえる必要がなく、本装置の
装置規模，消費電力の大幅削減に大いに寄与する。
【０１０９】（Ｂ）オーバヘッド終端処理部３の詳細説
明 次に、以下では、上述のオーバヘッド終端処理部３（Ｐ
ＯＨ終端処理部３１〜３３）についての詳細を説明す
る。図１２はアラーム検出機能に着目したオーバヘッド
終端処理部３の構成を示すブロック図で、この図１２に
示すように、本オーバヘッド終端処理部（オーバヘッド
終端処理装置）３は、ここでは、各ＰＯＨ終端処理部３
１〜３３が、それぞれ、Ｃ２バイト処理部３４，ＡＩＳ
−Ｐ検出部３５，ＴＩＭ−Ｐ検出部３６，コード変換部
３７をそなえるとともに、多重処理部３８をそなえて構
成されている。
【０１１０】ここで、Ｃ２バイト処理部３４は、入力主
信号（低次群レベル信号）からＣ２バイトを抽出し、そ
のＣ２バイトの値に基づき、入力主信号がペイロードを
未収容であることを示すＵＮＥＱ−Ｐ以外に、ペイロー
ドのマッピング構造を示す信号ラベルが受信期待値と異
なることを表すＰＬＭ(Payload Label Mismatch)−Ｐ，
ペイロード内に収容されているチャンネル情報のうちい
くつのチャンネルが異常状態となっているかを表示する
ＰＤＩ(Payload Defect Indication) −Ｐといった複数
種類のアラーム情報を検出しうるものである。なお、本
実施形態では、これらの検出アラーム情報のうち、上記
のＵＮＥＱ−Ｐ及びＰＬＭ−Ｐを上位側の局へ返送すべ
き返送対象アラームとしている。
【０１１１】また、ＡＩＳ−Ｐ検出部３５は、別の外部
入力信号（ＡＩＳ−Ｐ検出用信号）を基に、入力主信号
（パス）のＡＩＳ状態を検出するものであり、ＴＩＭ−
Ｐ検出部３６は、また別の外部入力信号（ＴＩＭ−Ｐ検
出用信号）を基に、入力主信号のＴＩＭ（Trace Indica
tor Mismatch) 状態を示すミスマッチアラーム情報〔Ｔ
ＩＭ−Ｐ（Path TIM) 〕を検出するものである。
【０１１２】なお、上記のＴＩＭ−Ｐは、主信号中に含
まれるＪ１バイト（パストレース信号：パス導通確認用
バイト）をモニタすることで検出されるアラーム情報
で、Ｊ１バイトの受信値（受信パスの名称）と受信期待
値（受信されるべきパスの名称）とが一致していない場
合に発生し、パスが正常に接続されていない旨を表すよ
うになっている。
【０１１３】さらに、コード変換部３７は、上述のＣ２
バイト処理部３４，ＡＩＳ−Ｐ検出部３５，ＴＩＭ−Ｐ
検出部３６において検出された各種アラーム情報を対応
する所定のコードに変換するものであり、多重処理部３
８は、各ＰＯＨ終端処理部３１〜３３のコード変換部３
８の出力コードを時分割多重してシリアルに上位側の局
（上流側）へ返送するものである。なお、このコード変
換部３７は、後述するように各種アラーム情報の発生時
間が短い場合はそのアラーム情報の出力時間を所定時間
引き延ばすようになっている。
【０１１４】つまり、本実施形態のオーバヘッド終端処
理部３は、入力主信号に対するオーバヘッド終端処理を
施す際、その主信号について複数種類のアラーム情報を
検出しうるオーバヘッド終端・アラーム処理部として、
Ｃ２バイト処理部３４，ＡＩＳ−Ｐ検出部３５及びＴＩ
Ｍ−Ｐ検出部３６をそなえ、上記複数種類のアラーム情
報として、Ｃ２バイトアラーム情報（ＵＮＥＱ−Ｐ，Ｐ
ＬＭ−Ｐ，ＰＤＩ−Ｐ），ＡＩＳ−Ｐ（ＡＩＳ状態情
報），ＴＩＭ−Ｐ（ＴＩＭ状態情報）を検出しうるよう
になっているのである。
【０１１５】上述の構成により、本実施形態のオーバヘ
ッド終端処理部３では、Ｃ２バイト処理部３４，ＡＩＳ
−Ｐ検出部３５及びＴＩＭ−Ｐ検出部３６により、ＡＩ
Ｓ−Ｐに加えて、Ｃ２バイトアラーム情報，ＴＩＭ−Ｐ
を検出することができるとともに、これらの情報を上位
側へ返送することができる。従って、上位側では、より
緻密にアラームの状態を把握することができる。
【０１１６】また、オーバヘッド終端処理部３では、コ
ード変換部３７において、Ｃ２バイト処理部３４，ＡＩ
Ｓ−Ｐ検出部３５及びＴＩＭ−Ｐ検出部３６で検出され
たアラーム情報を対応する所定のコードに変換するの
で、特に、Ｃ２バイト処理部３４で検出されるアラーム
情報の種類が増加しても容易に対応することができる。
また、これに伴う上位側へ返送すべきアラーム情報の種
類の増加にも対応することができる。
【０１１７】従って、上位側で監視したいアラーム情報
の種類の増減等の要望に対して極めて柔軟に対応して、
返送可能な障害情報を多様化することができ、ＳＤＨ伝
送網の信頼性，保守性の向上に大いに寄与する。次に、
図１３は上述のＣ２バイト処理部３４の構成を示すブロ
ック図で、この図１３に示すように、本実施形態のＣ２
バイト処理部３４は、上述のごとくＣ２バイトからＵＮ
ＥＱ−Ｐ，ＰＤＩ−Ｐ，ＰＬＭ−Ｐを検出すべく、Ｃ２
バイトサンプリング部３４−１，ＵＮＥＱ−Ｐ判定部３
４−２，ＰＤＩ−Ｐ判定部３４−３，ＰＬＭ−Ｐ判定部
３４−４，コード変換部３４−５，前コード保持部３４
−６及び保護部３４−７をそなえて構成されている。
【０１１８】ここで、Ｃ２バイトサンプリング部（Ｃ２
バイト抽出部）３４−１は、入力主信号をフレームタイ
ミング信号に基づいて生成されるＣ２バイトタイミング
信号に従ってラッチすることにより、主信号からＣ２バ
イトを抽出するものである。なお、このＣ２バイトサン
プリング部３４−１は、後述するように、ラッチしたＣ
２バイトデータを３種の異なるタイミングでサンプリン
グすることにより、正確なデータを取り込むようにして
いる。
【０１１９】また、ＵＮＥＱ−Ｐ判定部３４−２は、こ
のＣ２バイトサンプリング部３４−１によりサンプリン
グされたＣ２バイトデータがＵＮＥＱ−Ｐ表示となって
いるかを判定するものであり、同様に、ＰＤＩ−Ｐ判定
部３４−３は、Ｃ２バイトデータがＰＤＩ−Ｐ表示とな
っているかを判定するものであり、ＰＬＭ−Ｐ判定部３
４−４は、Ｃ２バイトデータがＰＬＭ−Ｐ表示となって
いるかを判定するものである。つまり、上記の各判定部
３４−２〜３４−４は、Ｃ２バイトサンプリング部３４
−１により抽出されたＣ２バイトがいずれの種別のアラ
ーム状態となっているかを判定するアラーム状態種別判
定部として構成されている。
【０１２０】さらに、コード変換部（判定結果コード変
換部）３４−５は、上記の各判定部３４−２〜３４−４
での判定結果（アラーム情報）をその種別に応じた所定
のコードに変換するものであり、前コード保持部３４−
６及び保護部３４−７は、このコード変換部３４−５か
ら同一コードを所定回数受けると当該種別に対応するＣ
２バイトアラーム情報を出力するコード保護段数部とし
ての機能を有し、前コード保持部３４−６においてコー
ド変換部３４−５で前回変換されたコードを保持してお
き、保護部３４−７において前コード保持部３４−６か
らの出力コードの連続性を監視し、この連続性が所定回
数（例えば、５回）保たれたことを確認すると、アラー
ムが出力されるようになっている。
【０１２１】上述の構成により、このＣ２バイト処理部
３４では、Ｃ２バイトサンプリング部３４−１によって
抽出されたＣ２バイトデータの値に基づき、各判定部３
４−２〜３４−４によって、このＣ２バイトデータがど
のアラームの検出対象になるかを判定し、その判定結果
がコード変換部３４−５においてアラーム種別毎に割り
当てられた所定のコードに変換される。
【０１２２】そして、このとき、前コード保持部３４−
６には、前回、コード変換部３４−５で変換されたコー
ドが保持されており、保護部３４−７によりコード変換
部３４−５の出力（現フレームについての出力コード）
と前コード保持部３４−６の出力（前フレームについて
の出力コード）とを比較し、一致していれば保護段数を
カウント（＋１）し、この保護段数が規定段数に達した
ら、そのコードに対応するアラーム情報が出力される。
【０１２３】このように、上述のＣ２バイト処理部３４
では、通常は、検出されるアラーム情報が複数種類にな
ると、保護部３４−７がその種類毎に保護段数分のフリ
ップフロップを要するために回路規模が増大してしまう
ところを、複数種類のアラーム情報を所定のコードに変
換して、同一コードの連続性を監視するようにすること
で、Ｃ２バイトサンプリング部３４−１や保護部３４−
７をアラームの種類毎にそなえずに共用でき、回路規模
の縮小が実現できる。
【０１２４】このため、上述のＣ２バイト処理部３４
は、より具体的には、例えば図１４に示すように構成さ
れる。すなわち、上記のＵＮＥＱ−Ｐ判定部３４−２
は、デコーダ３４１をそなえて構成され、上記のＰＤＩ
−Ｐ判定部３４−３は、デコーダ３４２〜３４６，３４
４′，ＯＲ（論理和）ゲート３４７，反転ゲート３４８
〜３５０，３４８′及びＡＮＤ（論理積）ゲート３５１
をそなえて構成され、上記のＰＬＭ−Ｐ判定部３４−４
は、デコーダ３５２〜３５４，ＯＲゲート３５５及びＮ
ＯＲ（否定論理和）ゲート３５６をそなえて構成されて
いる。
【０１２５】また、上記のコード変換部３４−５は、こ
の図１４に示すように、ＮＯＲゲート３５７及びセレク
タ３５８をそなえ構成され、上記の前コード保持部３４
−６は、ＦＦ回路３５９を用いて構成され、保護部３４
−７は、デコーダ３６０，Ｅ−ＯＲ（排他的論理和）ゲ
ート３６１，５進カウンタ３６２及びＦＦ回路３６３〜
３６５をそなえて構成されている。
【０１２６】ここで、ＵＮＥＱ−Ｐ判定部３４−２にお
いて、デコーダ３４１は、“００HE X ”をデコードする
ことにより、そのときのＣ２バイトサンプリング部３４
−１により抽出されたＣ２バイトデータ（受信Ｃ２バイ
ト）の値が“００HEX ”であることを検出するものであ
る。また、ＰＤＩ−Ｐ判定部３４−３において、デコー
ダ３４２は、“Ｅ＊HEX ”（ただし、“＊”はDon't ca
reを表す）をデコードすることにより、そのときの受信
Ｃ２バイトの値が“Ｅ＊HEX ”であることを検出するも
のであり、同様に、デコーダ３４３は、受信Ｃ２バイト
の値が“Ｆ＊HEX ”であることを検出するものである。
【０１２７】さらに、デコーダ３４４′は、受信Ｃ２バ
イトの値が“Ｅ０HEX ”であることを検出するものであ
り、デコーダ３４４は、受信Ｃ２バイトの値が“ＦＤ
HEX ”であることを検出するものであり、デコーダ３４
５は、受信Ｃ２バイトの値が“ＦＥHEX ”であることを
検出するものであり、デコーダ３４６は、受信Ｃ２バイ
トの値が“ＦＦHEX ”であることを検出するものであ
る。
【０１２８】また、ＯＲゲート３４７は、上記のデコー
ダ３４２，３４３のいずれかにおいて、Ｃ２バイトの値
が“Ｅ＊HEX ”又は“Ｆ＊HEX ”であることが検出され
ると、“１”（Ｈレベル信号）を出力するものであり、
各反転ゲート３４８〜３５０，３４８′は、それぞれ、
対応するデコーダ３４４〜３４６，３４４′において該
当する値が検出されると“０”を出力するものであり、
ＡＮＤゲート３５１は、上記のＯＲゲート３４７，反転
ゲート３４８〜３５０，３４８′の各出力の全てが
“１”となると“１”を出力するものである。
【０１２９】さらに、ＰＬＭ−Ｐ判定部３４−４におい
て、デコーダ３５２は、受信Ｃ２バイトの値が“０１
HEX ”であることを検出するものであり、デコーダ３５
３は、受信Ｃ２バイトの値が“０２HEX ”であることを
検出するものである。なお、本実施形態では、この“０
２HEX ”がＣ２バイトの受信期待値として設定されてい
る。
【０１３０】また、デコーダ３５４は、受信Ｃ２バイト
の値が“ＦＦHEX ”であることを検出するものであり、
ＯＲゲート３５５は、これらの各デコーダ３５２〜３５
４のいずれかにおいて該当するＣ２バイトの値が検出さ
れると“１”を出力するものであり、ＮＯＲゲート３５
６は、このＯＲゲート３５５，上記ＵＮＥＱ−Ｐ判定部
３４−２のデコーダ３４１及び上記ＰＤＩ−Ｐ判定部３
４−３のＡＮＤゲート３５１の各出力のいずれかが
“１”となると“０”を出力するものである。
【０１３１】さらに、コード変換部３４−５において、
ＮＯＲゲート３５７は、各判定部３４−２〜３４−４の
各出力が全て“０”（アラームが検出されていない状
態）のときに“１”を出力するものであり、セレクタ３
５８は、下段の４入力のいずれかが“１”となったとき
に、予め上段にアラーム種別毎に設定されているコード
“０”〜“３”のうち該当するコードを出力するもので
あり、前コード保持部３４−６において、ＦＦ回路３５
９は、コード変換部３４−５の出力コードを保持するも
のである。
【０１３２】また、保護部３４−７において、デコーダ
３６０は、コード変換部３４−５の出力コードをデコー
ドするものであり、Ｅ−ＯＲゲート３６１は、コード変
換部３４−５の出力コードと前コード保持部３４−６に
保持された前回のコードとを比較するものであり、５進
カウンタ３６２は、“１”〜“５”のカウンタ値を繰り
返しカウントするものであり、各ＦＦ回路３６３〜３６
５は、それぞれ、デコーダ３６０からのデコード値（ア
ラーム情報）を保持し、５進カウンタ３６２のカウンタ
値が“５”になったときにキャリーアウト（ＣＯ）から
の“Ｈ”出力を受けて、保持したアラーム情報を出力す
るものである。
【０１３３】上述の構成により、このＣ２バイト処理部
３４では、実際に受信したＣ２バイトの値が受信期待値
（“０２HEX ”）と等しいか、その受信期待値と関係な
い特定値（ここでは、“０１HEX ”又は“ＦＦHEX ”）
であれば、そのＣ２バイトは正常値と判定し、そうでな
ればその受信Ｃ２バイトの値に応じて、ＵＮＥＱ−Ｐ，
ＰＬＭ−Ｐ，ＰＤＩ−Ｐのいずれかのアラームが検出さ
れる。
【０１３４】例えば、今、受信期待値が“０２HEX ”で
あるので、受信Ｃ２バイトの値が“０１HEX ”，“０２
HEX ”，“ＦＦHEX ”のいずれかであれば、その受信Ｃ
２バイトは正常と判断されるが、例えば、受信Ｃ２バイ
トの値が“００HEX ”ならばＵＮＥＱ−Ｐ判定部３４−
２のデコーダ３４１においてこの値が検出されるので、
このときの受信Ｃ２バイトはＵＮＥＱ−Ｐの検出対象と
なる。
【０１３５】また、受信Ｃ２バイトの値が“Ｅ１HEX ”
〜“ＦＣHEX ”ならばＰＤＩ−Ｐ判定部３４−３のデコ
ーダ３４２，３４３のいずれかでこの値が検出される
（このとき、デコーダ３４４′，３４４〜３４６では該
当する値が検出されないので、反転ゲート３４８′，３
４８〜３５０の出力はいずれも“１”となっている）の
で、このときの受信Ｃ２バイトはＰＤＩ−Ｐの検出対象
となる。
【０１３６】さらに、受信Ｃ２バイトの値が上記以外な
らばＰＬＭ−Ｐ判定部３４−４のＮＯＲゲートの出力が
“１”となるので、このときの受信Ｃ２バイトはＰＬＭ
−Ｐの検出対象となる。そして、本実施形態では、上記
の条件が５回連続すると、保護部３４−７において各ア
ラームが検出される。つまり、このＣ２バイト処理部３
４では、上記の各判定部３４−２〜３４−４において、
Ｃ２バイトサンプリング部３４−１でサンプリングされ
たＣ２バイトの値が、上記に示した条件を満たしている
かを各アラーム毎に判定しており、各条件が独立してい
ることから、条件が当てはまれば各判定部３４−２〜３
４−４の各出力のいずれかが“Ｈ”になり、正常値であ
れば全て“Ｌ”になるようになっている（これにより、
コード変換部３４−５のＮＯＲゲート３５７の出力が
“Ｈ”になる）。
【０１３７】この結果、コード変換部５のセレクタ３５
８には下段の４本の入力のうちのいずれかが“Ｈ”にな
り、上段に予めアラーム種別毎に設定されているコード
“０”〜“３”のいずれかが出力される。なお、ここで
は、“０”がＵＮＥＱ−Ｐ、“１”がＰＤＩ−Ｐ、
“２”がＰＬＭ−Ｐ、“３”が正常をそれぞれ示すもの
としている。
【０１３８】そして、保護部３４−７では、このコード
と、前コード保持部３４−６で保持されている前回のコ
ードとを比較して、等しければ５進カウンタ３６２のカ
ウント値がカウントアップされ、異なれば“１”が５進
カウンタ３６２にロードされて初期化される。その後、
上記の処理において、カウンタ３６２のカウント値が
“５”に達すると、そのときのコード変換部３４−５か
らの値がデコーダ３６０においてデコードされ、該当す
るアラーム（ＵＮＥＱ−Ｐ，ＰＤＩ−Ｐ，ＰＬＭ−Ｐ）
が発生する。
【０１３９】なお、Ｃ２バイトサンプリング部３４−１
において“００”が５回連続でサンプリングされＵＮＥ
Ｑ−Ｐをアラームとして検出した場合の本Ｃ２バイト処
理部３４の動作例を図１５（ａ）〜図１５（ｇ）に示
す。このように、上述のＣ２バイト処理部によれば、Ｃ
２バイトから検出されるアラーム情報をコード変換部３
４−５においてその種別に応じたコードに変換し、その
コードが所定回数連続して生成されると、保護部３４−
７においてそのコードに対応するアラーム情報を出力す
るので、アラーム情報の種類が増加しても、各アラーム
種別に共通の前コード保持部３４−６，保護部３４−７
において各種のアラーム情報を生成することが可能にな
る。
【０１４０】従って、アラーム情報を保持するＦＦ回路
３５９，同一アラーム情報の連続受信回数をカウントす
るカウンタ３４−７等を、アラーム情報の種別毎にそな
える必要がなく、さらに本装置の装置規模，消費電力を
大幅に削減することができる。次に、図１６は上述のＣ
２バイトサンプリング部３４−１の構成を示すブロック
図で、この図１６に示すように、本実施形態のＣ２バイ
トサンプリング部３４−１は、Ｃ２タイミング信号生成
部３４Ａ，ラッチ処理部３４Ｂ，サンプリングタイミン
グ信号生成部３４Ｃ，サンプリング部３４Ｄ〜３４Ｆ，
比較部３４Ｇ及び選択部３４Ｈをそなえて構成されてい
る。
【０１４１】ここで、Ｃ２タイミング信号生成部３４Ａ
は、入力主信号（多重信号）のフレームタイミングに基
づいて、入力主信号に同期したタイミングでＣ２バイト
を抽出するためのタイミングパルスを生成するもので、
ここでは、例えば図１７に示すように、カウンタ３４ａ
及びデコーダ３４ｂを用いてその機能が実現されてい
る。
【０１４２】また、ラッチ処理部３４Ｂは、このＣ２タ
イミング信号生成部３４Ａからのタイミングパルスに従
って入力主信号をラッチすることによりＣ２バイトを抽
出するもので、ここでは、図１７に示すように、イネー
ブル端子（Ｅ）付きのＦＦ回路３４ｃを用いてその機能
が実現されている。さらに、サンプリングタイミング信
号生成部３４Ｃは、装置側のクロックに同期したタイマ
値に基づき、ラッチ処理部３４ＢでラッチされたＣ２バ
イトを上記のＣ２タイミングパルスとは異なる３つのタ
イミングを用いて入力主信号と非同期のタイミングでサ
ンプリングするための３つの微小時間差を有するサンプ
リングタイミングパルスを生成するものである。
【０１４３】このため、具体的に、上記のサンプリング
タイミング信号生成部３４Ｃは、図１７に示すように、
上記入力タイマ値を順次遅延させるためのＦＦ回路３４
ｄ〜３４ｇをそなえて構成されており、３つのＦＦ回路
３４ｄ〜３４ｆにより、上記の３つの微小時間差を有す
るサンプリングタイミングパルスが生成されるようにな
っている。
【０１４４】また、各サンプリング部（第１〜第３サン
プリング部）３４Ｄ〜３４Ｆは、それぞれ、このサンプ
リングタイミング信号生成部３４Ｃからの３つの微小時
間差を有するサンプリングタイミングパルス（第１〜第
３サンプリングタイミング信号）のうちの対応するパル
スを用いて、ラッチ処理部３４ＢからのＣ２バイトをサ
ンプリングしてその値を保持するもので、ここでは、図
１７に示すように、イネーブル端子付きのＦＦ回路（レ
ジスタ）３４ｈ〜３４ｊを用いてその機能が実現されて
おり、これにより、ラッチ処理部３４ＢからのＣ２バイ
トが３つの異なるタイミングでサンプリングされるよう
になっている。
【０１４５】また、比較部３４Ｇは、上記のサンプリン
グ部３４Ｄ，３４Ｅによる各サンプリング結果を比較す
るものであり、選択部３４Ｈは、この比較部３４Ｇでの
比較結果に応じて、サンプリング部３４Ｄのサンプリン
グ結果とサンプリング部３４Ｆのサンプリング結果とを
選択的に出力するもので、ここでは、比較部３４Ｇでの
比較結果が一致する場合はサンプリング部３４Ｄのサン
プリング結果を出力し、比較部３４Ｇでの比較結果が一
致しない場合はサンプリング部３４Ｆのサンプリング結
果を出力するようなっている。
【０１４６】このため、図１７に示すように、上記の比
較部３４Ｇは、ＦＦ回路３４ｈの出力とＦＦ回路３４ｉ
の出力とを比較するコンパレータ３４ｋ及びこのコンパ
レータ３４ｋの出力のＯＲをとるＯＲゲート３４ｌを用
いて構成され、上記の選択部３４Ｈは、セレクタ（ＳＥ
Ｌ）３４ｍ及びイネーブル端子付きのＦＦ回路３４ｎを
用いて構成されている。
【０１４７】つまり、上述のサンプリングタイミング信
号生成部３４Ｃ，サンプリング部３４Ｄ〜３４Ｆ，比較
部３４Ｇ，選択部３４Ｈは、サンプリング処理部として
の機能を有しており、ラッチ処理部３４Ｂでラッチされ
たＣ２バイトを装置側クロックに基づく微小時間差をも
った異なるタイミングでサンプリングし、各サンプリン
グ結果が一致する場合はサンプリング結果を出力する一
方、各サンプリング結果が一致しない場合はさらにその
Ｃ２バイトを微小時間差をおいてサンプリングするよう
になっているのである。
【０１４８】上述の構成により、本Ｃ２バイトサンプリ
ング部３４−１では、Ｃ２タイミング信号生成部３４Ａ
及びラッチ処理部３４Ｂによって、入力主信号と同期し
たタイミングでＣ２バイトの内容をラッチした後、サン
プリングタイミング信号生成部３４Ｃ及びサンプリング
部３４Ｄ〜３４Ｆによって、ラッチ処理部３４Ｂにラッ
チされたＣ２バイトの内容を入力主信号とは非同期のタ
イミング（装置側クロックに基づくタイマ値）でサンプ
リングする。
【０１４９】ここで、ラッチ処理部３４ＢにおいてＣ２
バイトの値が更新された変化点と非同期のサンプリング
点が重なったとき、正常な値を読み込むことができない
恐れがあるので、各サンプリング部３４Ｄ〜３４Ｆのレ
ジスタ３４ｈ〜３４ｊにおいてそれぞれ微小時間差をも
ってサンプリングを行なう。具体的に、サンプリングタ
イミング信号生成部３４Ｃでは、サンプリングタイマ値
をＦＦ回路３４ｄで受けると、ＦＦ回路３４ｅでそのタ
イマ値を１クロック分遅延させて１クロック遅れのパル
スを生成し、さらにＦＦ回路３４ｆでＦＦ回路３４ｅか
らのパルスを１クロック遅延させて１クロック遅れのパ
ルスを生成する。
【０１５０】この結果、サンプリング部３４Ｄは、ラッ
チ処理部３４ＢのＦＦ回路３４ｃでラッチされたＣ２バ
イトの内容を、ＦＦ回路３４ｄからのパルス（タイマ
値）のタイミングで取り込み、続いて、サンプリング部
３４Ｅは、同じＣ２バイトの内容をＦＦ回路３４ｉにお
いてＦＦ回路３４ｅからのパルスのタイミングで取り込
み、さらに、サンプリング部３４Ｅは、同様に、同じＣ
２バイトの内容をＦＦ回路３４ｊにおいてＦＦ回路３４
ｆからのパルスのタイミングで取り込む。
【０１５１】これにより、サンプリング部３４Ｄもしく
はサンプリング部３４Ｅにおいて誤ったＣ２バイトの内
容を取り込んだ場合でも、残りのサンプリング部３４Ｆ
では正しい値が確保されていることになる。そして、比
較部３４Ｇでは、サンプリング部３４Ｄ，３４Ｅに保持
された各Ｃ２バイトを比較し、一致すれば、サンプリン
グ部３４Ｄ，３４Ｅともに正常なＣ２バイトの値を取り
込むことができたと判断し、サンプリング部３４Ｄ（も
しくはサンプリング部３４Ｅ）の出力が選択部３４Ｈに
おいて選択される。
【０１５２】一方、サンプリング部３４Ｄ，３４Ｅに保
持された各Ｃ２バイトの内容が異なれば（１ビットでも
異なっていれば）、サンプリング部３４Ｄ又はサンプリ
ング部３４Ｅに保持されたＣ２バイトの値が異常である
と判断し、残りのサンプリング部３４Ｆに保持されたＣ
２バイトの値が正常な値として選択部３４Ｈにおいて選
択される。なお、上記の動作についてのタイムチャート
を図１８（ａ）〜図１８（ｋ）に示す。
【０１５３】このように、上述のＣ２バイトサンプリン
グ部３４−１では、Ｃ２バイトを異なる微小時間差をも
ったタイミングでサンプリングして、各サンプリング結
果を比較し、一致した場合に、そのサンプリング結果を
正しいＣ２バイトとして出力し、一致しない場合でも、
さらにそのＣ２バイトを微小時間差をおいてサンプリン
グすることにより、常に正確なＣ２バイトデータを取り
込むことができるので、その後の処理を極めて高精度に
行なうことができ、アラーム情報の誤検出を確実に防止
することができる。
【０１５４】次に、図１９は図１２により前述したコー
ド変換部３７の構成を示すブロック図で、この図１９に
示すように、本実施形態のコード変換部３７は、アラー
ム延長部３７−１，第１アラーム優先処理部３７−２，
優先順位保持部３７−３，第２アラーム優先処理部３７
−４及びコード選択部３７−５をそなえて構成されてい
る。
【０１５５】ここで、アラーム延長部３７−１は、Ｃ２
バイト処理３４，ＡＩＳ−Ｐ検出部３５，ＴＩＭ−Ｐ検
出部３６において検出された各種アラーム情報をそれぞ
れ所定時間引き延ばしうるものであり、第１アラーム優
先処理部３７−２は、Ｃ２バイト処理部３４において検
出され優先度（緊急度）が同レベルのアラーム情報であ
るＵＮＥＱ−Ｐ，ＰＬＭ−Ｐ，ＴＩＭ−Ｐの中から、ど
のアラームを優先して上位側へ返送すべきかを決定する
ものである。
【０１５６】また、優先順位保持部３７−３は、上記３
種類のアラーム情報の出力優先順位を保持するものであ
り、第２アラーム優先処理部３７−４は、上記３種類の
アラーム情報よりも優先度の高いＡＩＳ−ＰがＡＩＳ−
Ｐ検出部３５において検出されたときに、そのＡＩＳ−
Ｐを優先して上位側へ返送するための処理を行なうもの
でありコード選択部３７−５は、出力対象アラームが決
定すると、そのアラームに対応するコードを選択して出
力するものである。
【０１５７】このため、まず、上述のアラーム延長部３
７−１は、例えば図２０に示すように、微分回路３７−
６，カウンタ部３７−７及びＯＲゲート３７−８をそな
えて構成されており、微分回路３７−６は、上述したＣ
２バイト処理部３４，ＡＩＳ−Ｐ検出部３５又はＴＩＭ
−Ｐ検出部３６において検出されたアラーム情報の立ち
上がりを検出して１クロック幅のパルスを発生するもの
で、この図２０に示すように、本実施形態では、ＦＦ回
路３７１，３７２及びＡＮＤゲート３７３を用いてその
機能が実現されている。
【０１５８】また、カウンタ部３７−７は、この微分回
路３７−６から微分パルスを受けると、一定期間、その
出力（アラーム情報）を“Ｈ”にするもので、ここで
は、１２進カウンタ３７４，ＯＲゲート３７５，反転ゲ
ート３７６及びＡＮＤゲート３７７を用い、１２進カウ
ンタ３７４が微分回路３７−６から微分パルスを受けて
“１”〜“１２”までのカウント動作を終えるまでの
間、ＡＮＤゲート３７７の出力が“Ｈ”となるようにな
っている。
【０１５９】さらに、ＯＲゲート３７−８は、Ｃ２バイ
ト処理部３４，ＡＩＳ−Ｐ検出部３５又はＴＩＭ−Ｐ検
出部３６において検出されたアラーム情報と、カウンタ
部３７−７の出力とのＯＲをとるもので、これにより、
検出されたアラーム情報の発生時間が短くても、カウン
タ部３７−７の出力が“Ｈ”となっている間（１２進カ
ウンタ３７４が“１２”をカウントするまでの間）は、
アラーム情報が出力されるようになる。
【０１６０】以下、上述のごとく構成された本実施形態
のアラーム延長部３７−１の動作について、図２１に示
すタイムチャートを併用して説明する。まず、通常時
は、アラーム情報入力，出力ともに“Ｌ”であるので、
１２進カウンタ３７４は、ＣＯ出力（カウンタ値が“１
２”になると“Ｈ”になる）を反転ゲート３７６で反転
した信号を自身のイネーブル端子（Ｅ）に入力すること
によりカウントを停止している。
【０１６１】一方、アラーム発生時、微分回路１では、
入力アラーム情報〔図２１（ａ）参照〕の立ち上がり
（時点Ｔ１）を検出して１クロック幅のパルス〔図２１
（ｂ）参照〕を発生する。すると、カウンタ部３７−７
では、このパルスがフラグとなり、１２進カウンタ３７
４に初期値“１”がロードされＣＯ出力が“Ｌ”とな
り、カウンタ３７４がカウント動作を始める〔図２１
（ｃ）参照〕。
【０１６２】やがて、１２進カウンタ３７４のカウンタ
値が“１２”に達すると（時点Ｔ２）、１２進カウンタ
３７４のＣＯ出力が“Ｈ”となり、反転ゲート３７６の
出力が“Ｌ”となるので、１２進カウンタ３７４はカウ
ント動作を停止し、カウンタ部３７−７の出力が“Ｌ”
となる〔図２１（ｄ）参照〕。このとき、アラーム情報
の入力が依然としてあれば、ＯＲゲート３７−８を通じ
てアラーム情報の出力は継続されるが、図２１（ａ）に
示すようにこの時点（Ｔ２）で既にアラーム情報の入力
がなくなっていても、１２進カウンタ３７４のカウンタ
値が“１２”になるまではアラーム出力が“Ｈ”のまま
保たれる〔図２１（ｅ）参照〕。
【０１６３】このように、上述のコード変換部３７にお
けるアラーム延長部３７−１では、上記のＣ２バイト処
理部３４，ＡＩＳ−Ｐ検出部３５又はＴＩＭ−Ｐ検出部
３６において検出されたアラーム情報（ＵＮＥＱ−Ｐ，
ＰＬＭ−Ｐ，ＡＩＳ−Ｐ，ＴＩＭ−Ｐ）の出力時間を所
定時間引き延ばしうるようになっているので、発生時間
の短いアラーム情報でもその出力時間を自動的にある時
間だけ引き延ばすことができる。
【０１６４】従って、確実に、そのアラーム情報を上位
側へ通知することができ、ＳＤＨ伝送システム全体の保
守・運用性を大幅に向上させることができる。次に、図
２２は図１９における第１アラーム優先処理部３７−２
及び優先順位保持部３７−３の詳細構成を示すブロック
図で、この図２２に示すように、第１アラーム優先処理
部３７−２は、ＵＮＥＱ−Ｐ優先処理部３７Ａ，ＰＬＭ
−Ｐ優先処理部３７Ｂ及びＴＩＭ−Ｐ優先処理部３７Ｃ
をそなえて構成され、優先順位保持部３７−３は、ＵＮ
ＥＱ−Ｐ優先順位保持部３７Ｄ，ＰＬＭ−Ｐ優先順位保
持部３７Ｅ及びＴＩＭ−Ｐ優先順位保持部３７Ｆをそな
えて構成されている。
【０１６５】さらに、この図２２に示すように、ＵＮＥ
Ｑ−Ｐ優先処理部３７Ａは、ＡＮＤゲート４１′〜４
３′，４４，４５と、ＡＮＤゲート４２′，４３′の各
出力のＯＲをとるＯＲゲート５６と、ＡＮＤゲート４
４，４５の各出力のＯＲをとるＯＲゲート５７とをそな
えて構成され、ＰＬＭ−Ｐ優先処理部３７Ｂは、ＡＮＤ
ゲート４６〜５０と、ＡＮＤゲート４７，４８の各出力
のＯＲをとるＯＲゲート５８と、ＡＮＤゲート４９，５
０の各出力のＯＲをとるＯＲゲート５９とをそなえて構
成され、ＴＩＭ−Ｐ優先処理部３７Ｃは、ＡＮＤゲート
５１〜５５と、ＡＮＤゲート５２，５３の各出力のＯＲ
をとるＯＲゲート６０と、ＡＮＤゲート５４，５５の各
出力のＯＲをとる６１′とをそなえて構成されている。
【０１６６】また、ＵＮＥＱ−Ｐ優先順位保持部３７Ｄ
は、ＦＦ回路６２′〜６４′（〜）をそなえて構成
され、ＰＬＭ−Ｐ優先順位保持部３７Ｅは、ＦＦ回路６
５′〜６７′（〜）をそなえて構成され、ＴＩＭ−
Ｐ優先順位保持部３７Ｆは、ＦＦ回路６８′〜７０′
（〜）をそなえて構成されており、この図２２から
も分かるように、各ＦＦ回路６２′〜７０′（〜）
の各出力（Ｑ出力，ＸＱ出力）は、それぞれ、優先処理
部３７Ａ〜３７Ｃの対応するＡＮＤゲート４１′〜４
３′，４４，５５に入力されるようになっている。
【０１６７】これにより、優先順位保持部３７−３で
は、ＵＮＥＱ−Ｐの優先順位（発生順）が１位のときに
ＵＮＥＱ−Ｐ優先順位保持部３７ＤのＦＦ回路６２′
（）のＱ出力（ＸＱ出力）が“Ｈ”（“Ｌ”）とな
り、同じく、２位のときにＦＦ回路６３′（）のＱ出
力（ＸＱ出力）が“Ｈ”（“Ｌ”）となり、３位のとき
にＦＦ回路６４′（）のＱ出力（ＸＱ出力）が“Ｈ”
（“Ｌ”）となる。
【０１６８】また、同様に、ＰＬＭ−Ｐの優先順位が１
位のときにはＰＬＭ−Ｐ優先順位保持部３７ＥのＦＦ回
路６５′（）のＱ出力（ＸＱ出力）が“Ｈ”
（“Ｌ”）となり、同じく、２位のときにはＦＦ回路６
６′（）のＱ出力（ＸＱ出力）が“Ｈ”（“Ｌ”）と
なり、３位のときにはＦＦ回路６７′（）のＱ出力
（ＸＱ出力）が“Ｈ”（“Ｌ”）となる。
【０１６９】さらに、ＴＩＭ−Ｐの優先順位が１位のと
きにはＴＩＭ−Ｐ優先順位保持部３７ＦのＦＦ回路６
８′（）のＱ出力（ＸＱ出力）が“Ｈ”（“Ｌ”）と
なり、同じく、２位のときにはＦＦ回路６９′（）の
Ｑ出力（ＸＱ出力）が“Ｈ”（“Ｌ”）となり、３位の
ときにはＦＦ回路７０′（）のＱ出力（ＸＱ出力）が
“Ｈ”（“Ｌ”）となる。
【０１７０】そして、例えば、ＵＮＥＱ−Ｐが発生した
ときに、ＵＮＥＱ−Ｐ優先処理部３７Ａにおいて、下記
（１）に示す条件が成立するとそのＵＮＥＱ−Ｐの優先
順位は１位となり、下記（２）に示す条件が成立すると
そのＵＮＥＱ−Ｐの優先順位は２位となり、下記（３）
に示す条件が成立するとそのＵＮＥＱ−Ｐの優先順位は
３位となる。
【０１７１】（１）ＵＮＥＱ−Ｐの優先順位が１位とな
る場合：基本的に、ＰＬＭ−Ｐの優先順位が１位でなく
（ＦＦ回路６５′（）のＸＱ出力が“Ｈ”であり）、
且つ、ＴＩＭ−Ｐの優先順位も１位でない（ＦＦ回路６
８′（）のＸＱ出力が“Ｈ”である）ときで、このと
きにＦＦ回路６２′（）の出力が“Ｈ”となる。とこ
ろが、ここで、例えば、ＰＬＭ−Ｐの優先順位が１位，
ＴＩＭ−Ｐの優先順位が２位，ＵＮＥＱ−Ｐの優先順位
が３位の状態において、ＰＬＭ−Ｐが解除されると、Ｔ
ＩＭ−Ｐの優先順位を１位，ＵＮＥＱ−Ｐの優先順位を
２位にしなければならないが、ＴＩＭ−Ｐの優先順位が
２位から１位となるときに、ＰＬＭ−ＰもＴＩＭ−Ｐも
１位でない時間が一瞬存在するので、ＵＮＥＱ−Ｐの優
先順位を１位にする条件として、上記の条件だけでは、
ＵＮＥＱ−Ｐの優先順位が２位を飛び越して１位になっ
てしまう。
【０１７２】そこで、本実施形態では、ＵＮＥＱ−Ｐの
優先順位が１位となる条件として、上記２つの条件に加
えて、ＵＮＥＱ−Ｐが３位でないとき（ＦＦ回路６４′
（）のＸＱ出力が“Ｈ”のとき）という条件を設けて
いる。 （２）ＵＮＥＱ−Ｐの優先順位が２位となる場合：ＰＬ
Ｍ−Ｐの優先順位が１位のときで（ＦＦ回路６５′
（）のＱ出力が“Ｈ”のときで）、且つ、ＴＩＭ−Ｐ
の優先順位が２位のとき（ＦＦ回路６９′（）のＸＱ
出力が“Ｈ”のとき）、もしくは、ＴＩＭ−Ｐの優先順
位が１位のときで（ＦＦ回路６８′（）のＱ出力が
“Ｈ”のときで）、且つ、ＰＬＭ−Ｐの優先順位が２位
でないとき（ＦＦ回路６６′（）のＸＱ出力が“Ｈ”
のとき）であり、このときにＦＦ回路６３′（）の出
力が“Ｈ”となる。
【０１７３】（３）ＵＮＥＱ−Ｐの優先順位が３位とな
る場合：ＰＬＭ−Ｐの優先順位が１位のときで（ＦＦ回
路６５′（）のＱ出力が“Ｈ”のときで）、且つ、Ｔ
ＩＭ−Ｐの優先順位が２位のとき（ＦＦ回路６９′
（）のＱ出力が“Ｈ”のとき）、もしくは、ＴＩＭ−
Ｐの優先順位が１位のときで（ＦＦ回路６８′（）の
Ｑ出力が“Ｈ”のときで）、且つ、ＰＬＭ−Ｐの優先順
位が２位のとき（ＦＦ回路６６′（）のＸＱ出力が
“Ｈ”のとき）であり、このときにＦＦ回路６４′
（）の出力が“Ｈ”となる。
【０１７４】なお、ＰＬＭ−Ｐが発生したときにＰＬＭ
−Ｐ優先処理部３７ＢにおいてそのＰＬＭ−Ｐの優先順
位が１位〜３位になる条件及びＴＩＭ−Ｐが発生したと
きにＴＩＭ−Ｐ優先処理部３７ＣにおいてそのＴＩＭ−
Ｐの優先順位が１位〜３位になる条件も、上述のＵＮＥ
Ｑ−Ｐの場合と同様の論理に従っている。また、ここで
は、ＵＮＥＱ−Ｐ，ＰＬＭ−Ｐ，ＴＩＭ−Ｐの３種のア
ラーム情報について優先順位を決定するようになってい
るが、Ｃ２バイト処理部３４において検出されるアラー
ム情報が４種以上になっても、上述と同様の論理を基
に、第１アラーム優先処理部３７−２及び優先順位保持
部３７−３を構成すればよい。
【０１７５】上述のごとく構成された本実施形態の第１
アラーム優先処理部３７−２及び優先順位保持部３７−
３では、通常時には、アラーム情報入力及び優先順位保
持部３７−３の全ＦＦ回路６２′〜７０′の出力は
“Ｌ”であるが、例えば、ＵＮＥＱ−Ｐが発生すると、
ＵＮＥＱ−Ｐ優先処理部３７ＡのＡＮＤゲート４１′の
出力が“Ｈ”となるので、優先順位保持部３７−３のＦ
Ｆ回路６２′（）に“Ｈ”が保持されてＵＮＥＱ−Ｐ
が出力される。
【０１７６】その後、ＵＮＥＱ−Ｐが解除されると、Ａ
ＮＤゲート４１′の出力が“Ｌ”となるので、ＦＦ回路
６２′（）に“Ｌ”が保持されＵＮＥＱ−Ｐ出力も
“Ｌ”となる。また、ＴＩＭ−Ｐが発生すると、ＴＩＭ
−Ｐ優先処理部３７ＣのＡＮＤゲート５１の出力が
“Ｈ”となるので、ＴＩＭ−Ｐ優先順位保持部３７Ｆの
ＦＦ回路６８′（）のＴＩＭ−Ｐ出力も“Ｈ”とな
る。ここで、例えば、このＴＩＭ−Ｐが発生している途
中に新たにＵＮＥＱ−Ｐが発生したことを考える。この
場合、ＵＮＥＱ−Ｐ優先処理部３７Ａでは、ＡＮＤゲー
ト４３′，４５の論理から上記ＦＦ回路６８′（）の
Ｑ出力が“Ｈ”であることを認識してＵＮＥＱ−Ｐの優
先順位が２位であると判定し、ＵＮＥＱ−Ｐ優先順位保
持部３７ＤのＦＦ回路６３′（）のＱ出力を“Ｈ”に
する。なお、このとき、ＦＦ回路６８′（）のＸＱ出
力が“Ｌ”であるため、ＵＮＥＱ−Ｐ優先処理部３７Ａ
のＡＮＤゲート４１′の出力も“Ｌ”であり、ＵＮＥＱ
−Ｐ出力は依然として“Ｌ”のままである。
【０１７７】その後、優先順位の１位であったＴＩＭ−
Ｐが解除されると、ＦＦ回路６８′（）のＱ出力が
“Ｌ”になるが、このとき、ＵＮＥＱ−Ｐ優先処理部３
７Ａでは、このＦＦ回路６８′（）のＱ出力が“Ｌ”
（ＸＱ出力が“Ｈ”）であること等を基に、発生中のＵ
ＮＥＱ−Ｐの優先順位が２位から１位になると判断し、
ＯＲゲート５６の出力が“Ｌ”となる。
【０１７８】これにより、ＵＮＥＱ−Ｐ優先順位保持部
３７ＤのＦＦ回路６２′（）のＱ出力が“Ｈ”とな
り、初めてＵＮＥＱ−Ｐ出力が“Ｈ”となる。なお、上
記の動作例を図２３（ａ）〜図２３（ｆ）のタイムチャ
ートに示す。つまり、本実施形態のコード変換部３７−
１における第１アラーム優先処理部３７−２及び優先順
位保持部３７−３は、Ｃ２バイト処理部３４において検
出されたＵＮＥＱ−Ｐ，ＰＬＭ−Ｐ，ＴＩＭ−ＰをＣ２
バイト処理部３４での検出順（アラーム情報の発生順）
で処理できるようになっているのである。
【０１７９】次に、図２４は図１９における第２アラー
ム優先処理部３７−４の詳細構成を示すブロック図で、
この図２４に示すように、本実施形態の第２アラーム優
先処理部３７−４は、反転ゲート７１及びＡＮＤゲート
７２〜７４をそなえて構成されており、図１２により前
述したＡＩＳ−Ｐ検出部３５においてＡＩＳ−Ｐが検出
されると、そのＡＩＳ−Ｐを反転ゲート７１で反転した
信号を各ＡＮＤゲート７２〜７４に入力することで、Ａ
ＩＳ−Ｐを優先して処理（コード化）できるように他の
アラーム情報（ＵＮＥＱ−Ｐ，ＰＬＭ−Ｐ，ＴＩＭ−
Ｐ）をマスクするようになっている。
【０１８０】これにより、本実施形態のコード変換部３
７では、入力アラーム情報に、優先して上位側へ返送す
べきアラーム情報としてＡＩＳ−Ｐが含まれていない場
合は、上述のごとくアラーム情報の発生順でアラーム情
報を出力することで、後述するコード選択部３７−５に
おいてアラーム情報をその発生順でコード化して上位側
へ通知することができる。従って、上位側では、常に、
アラーム情報の発生順でそのアラームに対処することが
でき、ＳＤＨ伝送システム全体の保守・運用性の向上に
大いに寄与する。
【０１８１】また、入力アラーム情報に、ＡＩＳ−Ｐが
含まれている場合は、第２アラーム優先処理部３７−４
によって、そのＡＩＳ−Ｐをコード選択部３７−５にお
いて優先してコード変換して上位側へ通知することがで
きるので、緊急度の高いアラーム情報については、他の
アラーム情報の発生に関わらず、即時に、上位側へ通知
することができ、さらに、ＳＤＨ伝送システム全体の保
守・運用性の向上に大いに寄与する。
【０１８２】次に、図２５は図１９におけるコード選択
部３７−５及び図１２における多重処理部３８の詳細構
成を示すブロック図で、この図２５に示すように、コー
ド選択部３７−５は、ＮＯＲゲート７５及びセレクタ７
６をそなえて構成されており、多重処理部３８は、タイ
ミング生成部７７，ＡＮＤゲート７８〜８０及びＯＲゲ
ート８１をそなえて構成されている。
【０１８３】ここで、コード選択部３７−５において、
ＮＯＲゲート７５は、アラーム延長部３７−１，第２ア
ラーム優先処理部３７−４より入力されるアラーム情報
（ＡＩＳ−Ｐ，ＵＮＥＱ−Ｐ，ＰＬＭ−Ｐ，ＴＩＭ−
Ｐ）の否定論理和をとるもので、ＡＩＳ−Ｐ，ＵＮＥＱ
−Ｐ，ＰＬＭ−Ｐ，ＴＩＭ−Ｐがいずれも入力されなか
ったときにその出力が“Ｈ”となるようになっている。
【０１８４】また、セレクタ７６は、ＡＩＳ−Ｐ，ＵＮ
ＥＱ−Ｐ，ＰＬＭ−Ｐ，ＴＩＭ−Ｐ及び上記ＮＯＲゲー
トの出力に基づいて、予めアラーム種別毎に設定されて
いるコード“Ａ”〜“Ｄ”（“Ａ”：ＡＩＳ−Ｐ，
“Ｂ”：ＵＮＥＱ−Ｐ，“Ｃ”：ＰＬＭ−Ｐ，“Ｄ”：
ＴＩＭ−Ｐ，“Ｅ”：正常）の中から該当するコードを
選択出力するもので、例えば、ＡＩＳ−Ｐが入力される
とコード“Ａ”が選択され、ＵＮＥＱ−Ｐが入力される
とコード“Ｂ”が選択され、上記４種のアラーム情報が
いずれも入力されなかったときはコード“Ｅ”が選択さ
れるようになっている。
【０１８５】一方、多重処理部３８において、タイミン
グ生成部７７は、各ＡＮＤゲート７８〜８０用のイネー
ブルパルスを生成するものであり、各ＡＮＤゲート７８
〜８０は、それぞれ、対応するＰＯＨ終端処理部３１〜
３３内のコード変換部３７から出力されるコードを、タ
イミング生成部７７からの上記イネーブルパルスに従っ
て出力するものであり、ＯＲゲート８１は、各ＡＮＤゲ
ート７８〜８０からのコードを入力順で出力するもの
で、これにより、各ＰＯＨ終端処理部３１〜３３の各コ
ード変換部３７からの出力コードが、１本のシリアルデ
ータとして上位側へ通知されるようになっている。
【０１８６】上述の構成により、本実施形態のコード選
択部３７−５及び多重処理部３８では、通常時（全ての
アラーム情報が発生していないとき）には、ＮＯＲゲー
ト７５の出力が“Ｈ”となり、その旨を示すコード
“Ｅ”がセレクタ７６において選択され、ＡＩＳ−Ｐ，
ＵＮＥＱ−Ｐ，ＰＬＭ−Ｐ又はＴＩＭ−Ｐが発生したと
きには、ＮＯＲゲート７５の出力が“Ｌ”となるので、
それぞれ、コード“Ａ”，コード“Ｂ”，コード“Ｃ”
又はコード“Ｄ”がセレクタ７６において選択される。
このようにして、１つのチャンネルについて１つのコー
ドが定まる。
【０１８７】そして、各ＰＯＨ終端処理部３１〜３３の
セレクタ７６において選択された各コードは、多重処理
部３８に集められ、タイミング生成部７７から出力され
るイネーブルパルスに従い、（コードのビット数）×
（入力主信号のチャンネル数）ビットのシリアル形式で
出力される。つまり、本実施形態のオーバヘッド終端・
ポインタ処理装置は、複数のＰＯＨ終端処理部３１〜３
３をそなえるとともに、各ＰＯＨ終端処理部３１〜３３
からのアラーム情報をそれぞれ所定のコードに変換した
のち、各コードを時分割多重して出力するようになって
いるのである。従って、各チャンネルについてのアラー
ム情報を１本のシリアルデータとして出力することがで
き、本装置内の配線数が大幅に削減され、本装置の装置
規模，消費電力を大幅に削減することができる。
【０１８８】次に、以下では、低次群レベル信号のＰＯ
Ｈに含まれるＪ１バイトをマイコン（μ−ＣＯＭ）へ通
知して、パスの導通確認を行なうパフォーマンスモニタ
機能に着目したオーバヘッド終端処理について説明す
る。図２６はパフォーマンスモニタ機能に着目したオー
バヘッド終端処理部３の構成を示すブロック図で、この
図２６に示すように、本オーバヘッド終端処理部３は、
Ｊ１バイト抽出部３９Ａ，書き込み／読み出し制御部３
９Ｂ及びメモリ３９Ｃをそなえて構成されている。
【０１８９】ここで、Ｊ１バイト抽出部（先頭バイト情
報抽出部）３９Ａは、低次群レベル信号に含まれるＰＯ
ＨのＪ１バイト（先頭バイト情報）を抽出して、そのデ
ータとタイミングとを出力するものであり、メモリ（記
憶部）３９Ｃは、このＪ１バイト抽出部３９Ａにより抽
出されたＪ１バイトデータ（Ｊ１パストレースデータ）
を低次群レベル信号のフレーム（ここでは、全６４フレ
ーム分）毎に該当するアドレスに記憶するものである。
【０１９０】そして、書き込み／読み出し制御部３９Ｂ
は、メモリ３９Ｃに対するＪ１バイトデータの書き込み
と読み出しとを制御するもので、本実施形態では、マイ
コン（図示略）よりＪ１パストレース・リクエスト指示
を受けると、Ｊ１バイト抽出部３９Ａから供給されるＪ
１バイトデータとタイミングパルスとを基に、第６４番
目のＪ１パストレースデータであることを示すコード
（ＬＦ ＣＯＤＥ：表１参照）を検出した時点で、第１
番目から第６４番目までの合計６４フレーム分のＪ１パ
ストレースデータを、内部で生成した該当するアドレス
が示すメモリ３９Ｃの領域に書き込むようになってい
る。
【０１９１】なお、この書き込み／読み出し制御部３９
Ｂは、第６４番目のＪ１パストレースデータをメモリ３
９Ｃに書き込むまでは、内部でＪ１パストレースビジー
（Path Trace Busy)信号を生成してマイコン側へ通知
し、第６４番目のＪ１パストレースデータの書き込みが
完了した時点で、Ｊ１パストレースビジー信号の出力を
解除して、マイコン側からのメモリ３９Ｃへのアクセス
（読み出し）を許可するようなっている。
【０１９２】これにより、マイコンは、書き込み／読み
出し制御部３９Ｂがビジー状態でなくなったことを確認
した上で、必要とするＪ１パストレースデータのフレー
ム番号を指定して、メモリ３９Ｃから該当するＪ１パス
トレースデータの読み出しを行なう。このように、上述
のオーバヘッド終端処理部３では、書き込み／読み出し
制御部３９Ｂにより、Ｊ１パストレースデータのメモリ
３９Ｃへの書き込み，読み出しの両方を制御するので、
例えば図４９に示すように、書き込み制御用の回路（書
き込み動作制御部２３２），読み出し制御用の回路（読
み出し動作制御部２３３）を個別にそなえる必要がな
く、メモリ３９ＣへのＩ／Ｏ空間（配線等）を大幅に削
減して、本装置の装置規模，消費電力を削減することが
できる。
【０１９３】このため、具体的に、上述の書き込み／読
み出し制御部３９Ｂは、例えば図２７に示すように、Ｊ
１パストレースビジー信号生成部(TRC BUSY)８２，ＬＦ
コード検出部(SF CODE DET) ８３，アドレス生成部(ADD
R GEN)８４，書き込み信号生成部８５，セレクタ８６，
ＮＡＮＤ（否定論理積）ゲート８７及びビジー信号リセ
ット部８８をそなえて構成されている。なお、この図２
７では、上記メモリ３９ＣとしてシングルポートＲＡＭ
を用いている。
【０１９４】ここで、Ｊ１パストレースビジー信号生成
部８２は、マイコンよりＪ１パストレースリクエスト信
号（ＴＲＣＲＥＱ）を受けた後、ビジー信号リセット部
８８からリセット信号が入力されるまでＪ１パストレー
スビジー信号（ＢＵＳＹ）を生成してビジー状態を保持
し続けるものであり、ＬＦコード検出部８３は、このＪ
１パストレースビジー信号生成部８２からのビジー信号
を受けている間、マイコンにより設定されたＬＦコード
を基に、Ｊ１バイト抽出部３９Ａから送られてくるＪ１
パストレースデータ中に存在するＬＦコードを検出する
ものである。
【０１９５】また、アドレス生成部８４は、このＬＦコ
ード検出部８３においてＬＦコードが検出された後、次
のＪ１バイトデータをＪ１パストレースデータの先頭と
し、メモリ（シングルポートＲＡＭ）３９Ｃへの書き込
みを行なうためのアドレスを生成するもので、本実施形
態では、６４フレーム分のＪ１パストレースデータを書
き込むために６４進カウンタ（図示略）を用いて構成さ
れている。
【０１９６】さらに、書き込み信号生成部８５は、書き
込み動作期間を示す信号を生成するものであり、セレク
タ８６は、書き込み動作時にはアドレス生成部８４にお
いて生成された書き込み用アドレス選択し、読み出し動
作時にはマイコンがアドレスリセットにより指定したア
ドレス（ＴＲＣＡＤ）を選択するものであり、ＮＡＮＤ
ゲート８７は、書き込み動作時にのみライトイネーブル
信号を出力するものであり、ビジー信号リセット部８８
は、アドレス生成部８４において書き込みアドレスがフ
ルカウント（“６４”をカウント）したときに、ビジー
信号の生成をリセットすべく、ビジー信号生成部８２へ
リセット信号を出力するものである。
【０１９７】上述の構成により、この読み出し／書き込
み制御部３９Ｂでは、ビジー信号生成部８２において、
マイコンよりＪ１パストレースリクエスト信号（ＴＲＣ
ＲＥＱ）を受けると〔図２８（ａ）参照〕、ビジー信号
リセット部８８からリセット信号が入力されるまで、Ｊ
１パストレースビジー信号を生成してビジー状態を保持
し続ける〔図２８（ｂ）参照〕。
【０１９８】そして、ＬＦコード検出部８３では、この
Ｊ１パストレースビジー信号生成部８２からビジー信号
を受けている間、Ｊ１パストレースデータ中に存在する
ＬＦコードを検出する。ＬＦコードが検出されると〔図
２８（ｄ）参照〕、次のＬＦコードが検出されるまで、
アドレス生成部８４が、次のＪ１バイトデータをＪ１パ
ストレースデータの先頭として、メモリ（シングルポー
トＲＡＭ）３９Ｃへの書き込みを行なうためのアドレス
を順次生成するとともに、書き込み信号生成部８５が、
書き込み動作期間を示す信号を生成する〔図２８（ｅ）
参照〕。
【０１９９】この結果、Ｊ１バイト抽出部３９Ａからの
Ｊ１タイミング信号〔図２８（ｆ）〕に従って、ＮＡＮ
Ｄゲート８７から書き込みイネーブル信号〔ＷＲ：図２
８（ｇ）〕が出力され、Ｊ１バイト抽出部３９Ａにより
抽出された６４フレーム分のＪ１パストレースデータ
が、順次、メモリ３９Ｃへ書き込まれてゆく。この書き
込み動作が完了すると、ビジー信号リセット部８８にお
いてリセット信号が生成され、Ｊ１パストレースビジー
信号生成部８２でのビジー信号の生成が停止されてビジ
ー状態が解除される。
【０２００】つまり、この書き込み／読み出し制御部３
９Ｂは、メモリ３９Ｃに対するＪ１パストレースデータ
の書き込み制御を行なっている間は、Ｊ１パストレース
データの書き込み制御中である旨を示すビジー信号を生
成して、そのＪ１パストレースデータのメモリ３９Ｃか
らの読み出しを禁止する一方、このビジー信号の生成を
停止した時点で外部（マイコン）からＪ１パストレース
データの読み出しリクエスト要求信号を受けると、Ｊ１
パストレースデータのメモリ３９Ｃからの読み出しを許
可するようになっているのである。
【０２０１】これにより、上述の書き込み／読み出し制
御部３９Ｂでは、メモリ３９Ｃに対する書き込み制御と
読み出し制御とが競合しないよう各制御が切り分けられ
て動作するので、Ｊ１パストレースデータを損失するこ
となく確実にメモリ３９Ｃに記憶させることができる。
また、各制御が切り分けられるので、メモリ３９Ｃには
デュアルポートＲＡＭ等のように書き込み制御と読み出
し制御との同時制御に対応できるものを用いる必要がな
い。
【０２０２】従って、さらにメモリ３９ＣへのＩ／Ｏ空
間（配線等）を大幅に削減することができるとともに、
メモリ３９Ｃ自体の容量（規模）や消費電力を大幅に削
減することができる。ところで、上述の書き込み／読み
出し制御部３９Ｂは、メモリ３９Ｃに記憶された６４フ
レーム分のＪ１パストレースデータを読み出す際、本実
施形態では、Ｉ／Ｏ空間にウィンドウを設け、ここで必
要とするＪ１パストレースデータの番号を直接指定し、
もう１つのＩ／Ｏ空間で指定した番号のデータを受け渡
すようになっている。
【０２０３】つまり、マイコンとの間のＪ１パストレー
スデータの受け渡しは、例えば次表２に示すように、マ
イコンのＩ／Ｏ空間領域を２アドレス使用して行なわれ
るようになっており、この表２中の１つ目のアドレス
“２Ａ０”がＪ１パストレースデータの読み出し番号
（フレーム番号）を指定するウィンドウとなり、２つ目
のアドレス“２Ａ１”で指定したフレーム番号に対応す
るＪ１パストレースデータが読み出されるようになって
いる。
【０２０４】
【表２】
【０２０５】このため、上述の書き込み／読み出し制御
部３９Ｂは、この場合、例えば図２９に示すように、デ
コーダ９１，９２（ＤＥＣ１，２）及びアドレス／デー
タ制御部９３をそなえて構成される。なお、３９Ｄはマ
イコン（μ−ＣＯＭ）である。ここで、デコーダ９１
は、マイコン３９Ｄが読み出すＪ１パストレースデータ
の番号を指定するために送出したアドレス（表２中の
“２Ａ０”）をデコードするものであり、デコーダ９２
は、マイコン３９Ｄが指定した番号のＪ１パストレース
データを読み出すために送出したアドレス（表２中の
“２Ａ１”）をデコードするものである。
【０２０６】また、アドレス／データ制御部９３は、デ
コーダ９１からのアドレスセット信号を受けて、マイコ
ン３９Ｄからデータバスを通じて送られてくる読み出し
データのフレーム番号を、メモリ３９Ｃに対して読み出
しアドレスとして送出するとともに、デコーダ９２から
のデータセット信号を受けて、メモリ３９Ｃから受け取
った読み出しデータをデータバスを通じてマイコン３９
Ｄへ出力するものである。
【０２０７】上述の構成により、この書き込み／読み出
し制御部３９Ｂでは、マイコン３９Ｄから読み出すべき
Ｊ１パストレースデータのフレーム番号を指定するため
のアドレス“２Ａ０”を受けると〔図３０（ａ）参
照〕、そのアドレスがデコーダ９１においてデコードさ
れ、アドレスセット信号としてアドレス／データ制御部
９３へ出力される。
【０２０８】アドレス／データ制御部９３では、このア
ドレスセット信号を受けて、マイコン３９Ｄよりデータ
バスを通じて送られてくる読み出しデータのフレーム番
号〔図３０（ｂ）参照〕を読み出しアドレス〔ＴＲＣＡ
Ｄ：図３０（ｆ）又は図２７参照〕としてメモリ３９Ｃ
へ送出する。一方、このとき、デコーダ９２では、マイ
コンが指定したフレーム番号のＪ１パストレースデータ
を読み出すために送出したアドレス“２Ａ１”〔図３０
（ａ）参照〕をデコードして、データセット信号として
アドレス／データ制御部９３へ出力している。アドレス
／データ制御部９３では、このデータセット信号を受け
て、上記の読み出しアドレス（ＴＲＣＡＤ）にて指定さ
れたフレーム番号のＪ１パストレースデータ〔ＴＲＣＤ
Ｔ：図３０（ｇ）又は図２７参照〕をデータバスを通じ
てマイコン３９Ｄへ出力する。なお、図３０（ｃ）〜図
３０（ｅ）は、それぞれ、マイコン３９ＤからのＸＣＳ
信号，ＸＷＲ信号，ＸＲＤ信号を示している。
【０２０９】このように、上述の書き込み／読み出し制
御部３９Ｂでは、マイコン３９Ｄからの読み出しリクエ
スト信号に基づいて、メモリ３９Ｃから読み出すべきＪ
１パストレースデータのアドレスを各フレームに共通の
アドレス“２Ａ０”により指定したのち、このアドレス
“２Ａ０”により指定されたアドレスに対応するＪ１パ
ストレースデータをメモリ３９Ｃから読み出すことによ
り、表１に示すように、メモリ３９Ｃから読み出すべき
Ｊ１パストレースデータのアドレスを各フレーム毎に指
定する必要がなくなる。
【０２１０】従って、例えば図３１に示すように、読み
出すべきＪ１パストレースデータのアドレスをデコード
するためのデコーダ９１を６４フレーム分そなえる必要
はなく、さらにメモリ３９ＣへのＩ／Ｏ空間（配線等）
を大幅に削減することができる。 （Ｃ）低次群ポインタ処理部６の詳細説明 次に、以下では、上述の低次群ポインタ処理部６（図６
〜図８参照）についての詳細を説明する。
【０２１１】図３２は低次群ポインタ処理部６における
ＥＳ部６２の構成を示すブロック図で、この図３２に示
すように、本実施形態のＥＳ部６２は、ＥＳメモリ６２
−１，書き込みアドレス発生部６２−２，書き込みウィ
ンドウ発生部６２−３，読み出しアドレス発生部６２−
４，読み出しウィンドウ発生部６２−５及びスタッフ検
出部６２−６をそなえて構成されている。
【０２１２】ここで、ＥＳメモリ６２−１は、入力主信
号（ＤＴｉｎ：多重シリアルデータ）のフレームタイミ
ングを、ポインタ受信側フレームタイミングからポイン
タ送信処理側フレームタイミングへ乗り換えるために、
その主信号（データ）を一時的に保持するもので、本実
施形態では、例えば図３３に示すように、ＲＡＭ１０１
（ＲＡＭ１）を用いて構成されている。
【０２１３】また、書き込みアドレス発生部６２−２
は、入力主信号のＥＳメモリ６２−１への書き込み時に
おける各チャンネルを識別するためのアドレスを発生す
るもので、ここでは、図３３に示すように、ポインタ受
信側フレームタイミング（ＶＦＰ）に基づいて動作する
カウンタ１０２を用いて構成されており、書き込みウィ
ンドウ発生部６２−３は、入力主信号のＥＳメモリ６２
−１への書き込みを指示するための書き込みウィンドウ
を発生するもので、各チャンネル毎に設けられている。
【０２１４】このため、本実施形態の書き込みウィンド
ウ発生部６２−３は、ＦＦ回路１０３，セレクタ１０
４，１０５及びアダー１０６を用いて構成されている。
ここで、ＦＦ回路１０３は、書き込み用の８段の書き込
みウィンドウ値（ＷＷＮＤＷ：“０”〜“７”）を各チ
ャンネル毎に保持するものであり、セレクタ１０４は、
書き込みアドレス発生部６２−２からのアドレスに応じ
て書き込みウィンドウ値を選択するものである。また、
セレクタ１０５は、読み出しアドレス発生部６２−４か
らのアドレスに応じて書き込みウィンドウ値を選択する
ものであり、アダー１０６は、ＦＦ回路１０３の出力を
インクリメント（ウィンドウ値を＋１）するものであ
る。
【０２１５】なお、上記ウィンドウ値は、書き込みアド
レス発生部６２−２からのアドレスと１対にされてＲＡ
Ｍ１０１用のライトアドレスとして使用されるようにな
っている。また、読み出しアドレス発生部６２−４から
のアドレスは、タイミング調整部１１５によりタイミン
グ調整されてから入力されるようになっている。さら
に、読み出しアドレス発生部６２−４は、ＥＳメモリ６
２−１からの入力主信号の読み出し時における各チャン
ネルを識別するためのアドレスを発生するもので、図３
３に示すように、ポインタ送信側フレームタイミング
（ＦＰＳ）に基づいて動作するカウンタ１０７を用いて
構成されている。また、読み出しウィンドウ発生部６２
−５は、入力主信号のＥＳメモリ６２−１からの読み出
しを指示するための読み出しウィンドウを発生するもの
で、書き込みウィンドウ発生部６２−３と同様に、各チ
ャンネル毎に設けられている。
【０２１６】このため、本実施形態の読み出しウィンド
ウ発生部６２−５は、図３３に示すように、読み出し用
の８段のウィンドウ値（ＲＷＮＤＷ：“０”〜“７”）
を保持するＲＡＭ１０８（ＲＡＭ２）を用いて構成され
ており、このＲＡＭ１０８からのウィンドウ値と読み出
しアドレス発生部６２−４からのアドレスとが１対にさ
れて、ＲＡＭ１０１用のリードアドレスとして使用され
るようになっている。なお、１０９はＲＡＭ１０８への
ライトタイミングとリードタイミングとを調整するため
のタイミング調整部である。
【０２１７】また、スタッフ検出部６２−６は、書き込
みウィンドウ発生部６２−３で発生した書き込みウィン
ドウ値及び読み出しウィンドウ発生部６２−５で発生し
た読み出しウィンドウ値から各ウィンドウ値の位相差を
検出し、その検出結果に基づいて、スタッフ（ネガティ
ブスタッフ，ポジティブスタッフ）やメモリスリップを
検出するもので、ここでは、例えば図３４に示すよう
に、上記位相差が、“０”のときにメモリスリップ検
出、“１”，“２”のときにポジティブスタッフ検出、
“３”〜“５”のときにノーマル（通常動作状態）、
“６”，“７”のときにネガティブスタッフ検出と定義
している。なお、これらの検出結果は、ポインタ送信処
理部６３（図７，図８参照）へ出力される。
【０２１８】このため、具体的に、本実施形態のスタッ
フ検出部６２−６は、図３３に示すように、減算器１１
０，デコーダ１１１，アダー１１２，１１３及びセレク
タ１１４をそなえて構成され、減算器１１０において、
書き込みウィンドウ発生部６２−３（セレクタ１０５）
からの書き込みウィンドウ値から読み出しウィンドウ発
生部６２−５（ＲＡＭ１０８）からの読み出しウィンド
ウ値が減算され、その減算結果がデコーダ１１１にてデ
コードされることにより、そのデコード値（“０”〜
“７”）に応じて、上述のごとく定義された通常動作状
態（ＮＯＲ），ポジティブスタッフ（ＩＮＣ），ネガテ
ィブスタッフ（ＤＥＣ），メモリスリップ（ＳＬＩＰ）
が検出されるようになっている。
【０２１９】なお、上記の読み出しウィンドウ値はアダ
ー１１２においてインクリメント（＋１）されて、再
度、読み出しウィンドウ発生部６２−５のＲＡＭ１０８
に書き込まれるようになっている。ただし、メモリスリ
ップ検出時には、通常動作状態となるよう、セレクタ１
１４がアダー１１３側に切り替えられて、強制的に、読
み出しウィンドウ値が＋５されるようになっている。
【０２２０】上述の構成により、このＥＳ部６２では、
ポインタ受信処理部６１（図７，図８参照）側から入力
される多重シリアルデータ（ＤＴｉｎ）が、書き込みア
ドレス発生部６２−２において生成される受信側フレー
ムに同期した各チャンネルを識別するためのアドレス
と、書き込みウィンドウ発生部６２−３において生成さ
れる書き込みウィンドウ値（アドレス）とにより指定さ
れるＥＳメモリ６２−１の該当する領域に順次書き込ま
れる。
【０２２１】一方、このＥＳメモリ６２−１からポイン
タ送信処理部６３側へ送られる多重シリアルデータ（Ｄ
Ｔｏｕｔ）は、読み出しアドレス発生部６２−４におい
て生成される送信側フレームに同期した各チャンネルを
識別するためのアドレスと、読み出しウィンドウ発生部
６２−５において生成される読み出しウィンドウ値（ア
ドレス）とにより指定されたＥＳメモリ６２−１の領域
から順次読み出される。
【０２２２】そして、このとき、スタッフ検出部６２−
６では、書き込みウィンドウ発生部６２−３からの書き
込みウィンドウ値（ＷＷＮＤＷ）から、読み出しウィン
ドウ発生部６２−５のＲＡＭ１０８より読み出された読
み出しウィンドウ値（ＲＷＮＤＷ）が、減算器１１０に
おいて減算され、その減算結果（位相差）がデコーダ１
１０においてデコードされて、そのデコード値に応じ
て、スタッフ，メモリスリップが検出される。
【０２２３】例えば、図３５中の時点Ｔ１で示すよう
に、読み出しウィンドウ発生部６２−５からの読み出し
ウィンドウ値（ＲＷＮＤＷ）が“３”〔図３５（ｂ）参
照〕で、その時点の書き込みウィンドウ値（ＷＷＮＤ
Ｗ）が“７”〔図３５（ａ）参照〕であったとすると、
減算器１１０による減算結果は“７”−“３”＝“４”
となり、デコーダ１１０は“４”をデコードするので、
この場合は、図３４から分かるように、通常動作状態で
ありスタッフ（またはスリップ）は検出されないことに
なる。
【０２２４】また、例えば図３５中の時点Ｔ２で示すよ
うに、読み出しウィンドウ値（ＲＷＮＤＷ）が“７”
〔図３５（ｂ）参照〕で、その時点の書き込みウィンド
ウ値（ＷＷＮＤＷ）が“１”〔図３５（ａ）参照〕であ
ったとすると、減算器１１０による減算結果は“１”
（今、ウィンドウ値は８段であるので、“９”）−
“７”＝“２”となり、デコーダ１１０は“２”をデコ
ードするので、図３４から分かるように、ポジティブス
タッフが検出される。
【０２２５】同様に、図３５中の時点Ｔ３で示すよう
に、読み出しウィンドウ値（ＲＷＮＤＷ）が“０”〔図
３５（ｂ）参照〕で、その時点の書き込みウィンドウ値
（ＷＷＮＤＷ）が“６”〔図３５（ａ）参照〕であった
とすると、減算器１１０による減算結果は“６”−
“０”＝“６”となり、デコーダ１１０は“６”をデコ
ードするので、図３４から分かるように、ネガティブス
タッフが検出される。
【０２２６】なお、上記いずれの場合も、読み出しウィ
ンドウ値（ＲＷＮＤＷ）は、アダー１１２により、図３
５（ｃ）に示すように、＋１されて、再度、ＲＡＭ１０
８に書き込まれる。さらに、図３５中の時点Ｔ４で示す
ように、読み出しウィンドウ値（ＲＷＮＤＷ）が“１”
〔図３５（ｂ）参照〕で、その時点の書き込みウィンド
ウ値（ＷＷＮＤＷ）も“１”〔図３５（ａ）参照〕であ
ったとすると、減算器１１０による減算結果は“１”−
“１”＝“０”となり、デコーダ１１０は“０”をデコ
ードするので、図３４から分かるように、メモリスリッ
プが検出される。そして、この場合、読み出しウィンド
ウ値（ＲＷＮＤＷ）は、通常動作状態となるよう、アダ
ー１１３により、＋５されて、再度、ＲＡＭ１０８に書
き込まれる。
【０２２７】つまり、このスタッフ検出部６２−６で
は、ＥＳメモリ６２−１からのデータの読み出し時に、
読み出し対象のチャンネルの書き込みウィンドウ値（段
数）を参照し、その段数と読み出しを行なおうとするウ
ィンドウの段数とを比較して、各ウィンドウ値（段数）
の差が小さくなれば、ＥＳメモリ６２−１からのデータ
の読み出し回数を減らす制御（ポジティブスタッフ）の
要求を、逆に、各ウィンドウ値（段数）の差が大きくな
ればＥＳメモリ６２−１からのデータの読み出し回数を
増やす制御（ネガティブスタッフ）の要求をポインタ送
信処理部６３に対して行なっているのである。
【０２２８】このように、上述の低次群ポインタ処理部
６のＥＳ部６２では、多重シリアルデータ（低次群レベ
ル信号）のフレームタイミング乗り換え時に生じるスタ
ッフの検出を、例えば図５０，図５１に示すように、ポ
インタ送信処理側のウィンドウとポインタ受信処理側の
ウィンドウとの交差具合を用いて行なうのではなく、各
ウィンドウの位相差を用いて行なうので、各チャンネル
についてのフレームタイミング乗り換え時のスタッフ検
出をシリアルで行なうことができる。
【０２２９】従って、スタッフ検出用の回路を複数チャ
ンネル分そなえる必要がなく、本装置の装置規模，消費
電力を大幅に削減することができる次に、図３６は低次
群ポインタ処理部６におけるポインタ送信処理部６３の
構成を示すブロック図で、この図３６に示すように、本
実施形態のポインタ送信処理部６３は、基準ポインタ値
発生部６３−１と送信ポインタ値決定部６３−２とをそ
なえて構成されている。なお、この図３６において破線
で示すＥＳメモリ６２−１，読み出しアドレス発生部６
２−４は、それぞれ、図３２，図３３にて上述したもの
と同様のものである。
【０２３０】ここで、基準ポインタ値発生部６３−１
は、送信ポインタ値を検出するときに必要な各チャンネ
ルに共通の基準ポインタ値（位置）を生成するもので、
具体的には、例えば図３７に示すように、デコーダ１１
６及びカウンタ１１７を用いて構成され、カウンタ１１
７により、多重シリアルデータに含まれるＶ２バイトの
次のバイト位置を“０”として基準ポインタ値（ＳＰＴ
Ｒ）を発生するようになっている。
【０２３１】なお、カウンタ１１７は、上述した読み出
しアドレス発生部６２−４のカウンタ１０７で生成され
る読み出しアドレス（ＲＡＤＤ）やＶ２バイト位置を示
すＶ２タイミング信号（ＳＶ２ＴＭ）等をデコーダ１１
６にてデコードした信号をイネーブル信号として動作し
ている。また、送信ポインタ値決定部６３−２は、上述
したＥＳ部６２のＥＳメモリ６２−１からの多重シリア
ルデータに含まれるＶ５バイトタイミングと基準ポイン
タ値生成部６３−１からの基準ポインタ値とに基づい
て、シリアルに各チャンネル用の送信ポインタ値を決定
する（もしくは、ＮＤＦを検出する）もので、本実施形
態では、図３７に示すように、コンパレータ１１８，Ａ
ＮＤゲート１１９，セレクタ１２０，ＲＡＭ１２１及び
タイミング調整部１２２をそなえて構成されている。
【０２３２】ここで、コンパレータ１１８は、ＲＡＭ１
２１から読み出された１周期前の送信ポインタ値と、基
準ポインタ値発生部６３−１において生成された基準ポ
インタ値（ＳＰＴＲ）とを比較するもので、各ポインタ
値が一致しない場合にその出力が“Ｈ”となるようにな
っている。また、ＡＮＤゲート１１９は、コンパレータ
１１８の出力とＥＳメモリ６２−１の出力との論理積を
とるもので、コンパレータ１１８の出力が“Ｈ”となっ
ているときに、ＥＳメモリ６２−１からのＶ５バイトタ
イミングが“Ｈ”となると、その出力が“Ｈ”となりＮ
ＤＦが検出されるようになっている。
【０２３３】さらに、セレクタ１２０は、ＲＡＭ１２１
より読み出された１周期前の送信ポインタ値（ＰＰＴ
Ｒ）と、基準ポインタ値発生部６３−１において生成さ
れた基準ポインタ値（ＳＰＴＲ）とを選択して、新しい
送信ポインタ値（ＮＰＴＲ）として出力するもので、こ
こでは、コンパレータ１１８において上記１周期前の送
信ポインタ値（ＰＰＴＲ）と基準ポインタ値（ＳＰＴ
Ｒ）とが一致すると、１周期前の送信ポインタ値（ＰＰ
ＴＲ）がそのまま新しい送信ポインタ値（ＮＰＴＲ）と
して選択され、不一致であればＮＤＦ検出となりそのと
きの基準ポインタ値（ＳＰＴＲ）が新しい送信ポインタ
値（ＮＰＴＲ）として選択されるようになっている。
【０２３４】また、ＲＡＭ１２１は、上記の新しい送信
ポインタ値（ＮＰＴＲ），ＮＤＦ検出信号を保持するも
ので、読み出しアドレス発生部６２−４からの読み出し
アドレスをタイミング調整部１２２で所定時間遅延させ
た信号をライトアドレス、読み出しアドレス発生部６２
−４からの読み出しアドレスをそのままリードアドレス
として動作するようになっている。
【０２３５】上述の構成により、本実施形態のポインタ
送信処理部６３では、基準ポインタ値発生部６３−１に
おいて、送信側フレームタイミング（ＦＰＳ）に同期し
たタイミングで入力される多重シリアルデータ内のＶ２
バイトの次のバイトをポインタ位置“０”とした、各チ
ャンネルに共通の基準ポインタ値（ＳＰＴＲ）がカウン
タ１１７により順次生成され〔図３８（ａ）参照〕、こ
れが送信ポインタ値決定部６３−２に入力される。
【０２３６】このとき、ＥＳメモリ６２−１より読み出
された多重シリアルデータに含まれるＶ５バイトの位置
を示すＶ５バイトタイミング信号〔図３８（ｂ）参照〕
及び読み出しアドレス発生部６２−４により生成された
各チャンネルについてのデータを多重シリアル処理する
ための識別アドレス（ＲＡＤＤ）も送信ポインタ値決定
部６３−２へ入力される。
【０２３７】そして、送信ポインタ値決定部６３−２で
は、コンパレータ１１８において、上記Ｖ５バイトタイ
ミングのときに基準ポインタ値発生部６３−１で生成さ
れた基準ポインタ値（ＳＰＴＲ）と、ＲＡＭ１２１より
読み出された１周期前の送信ポインタ値〔ＰＰＴＲ：図
３８（ｃ）参照〕とを比較し、各ポインタ値が一致して
いれば、１周期前の送信ポインタ値（ＰＰＴＲ）をその
まま新しい送信ポインタ値〔ＮＰＴＲ：図３８（ｄ）参
照〕として決定しＲＡＭ１２１に書き込む。
【０２３８】一方、各ポインタ値が異なれば、ＮＤＦ検
出となり〔図３８（ｅ）参照〕、その時点で基準ポイン
タ値発生部６３−１において生成された基準ポインタ値
（ＳＰＴＲ）を新しい送信ポインタ値〔ＮＰＴＲ：図３
８（ｄ）参照〕として決定し、ＲＡＭ１２１に書き込む
とともに、ＮＤＦ要求をＲＡＭ１２１に書き込んでＮＤ
Ｆ要求を出力する〔図３８（ｆ）参照〕。
【０２３９】このように、上述のポインタ送信処理部６
３では、送信ポインタ値決定部６３−２により、各チャ
ンネルに共通の基準ポインタ値（ＳＰＴＲ）から各チャ
ンネル用の送信ポインタ値（ＮＰＴＲ）をシリアルで決
定することができるので、図５２により前述したように
基準ポインタ値生成用の回路を各チャンネル毎にそなえ
る必要がなく、本装置の装置規模，消費電力を大幅に削
減することができる。
【０２４０】また、送信ポインタ値決定部６３では、Ｖ
５バイトタイミング信号を受けたときに基準ポインタ値
発生部６３−１で生成した基準ポインタ値（ＳＰＴＲ）
を、送信ポインタ値として決定しているので、常に最適
なタイミングで、各チャンネル用の送信ポインタ値を決
定（更新）してゆくことができ、各チャンネル用の送信
ポインタ値を正確に生成することができる。
【０２４１】なお、このとき、送信ポインタ値決定部６
３では、Ｖ５バイトタイミング信号を受けたときに基準
ポインタ値発生部６３−１生成した基準ポインタ値（Ｓ
ＰＴＲ）が、前フレームの基準ポインタ値（ＰＰＴＲ）
と異なる場合に、ＮＤＦ検出を行なうので、各チャンネ
ルについてのＮＤＦ検出もシリアルで行なうことができ
る。従って、ＮＤＦ検出用の回路も各チャンネル毎にそ
なえる必要がなく、さらに本装置の装置規模，消費電力
を大幅に削減することができる。
【０２４２】ところで、本実施形態の低次群ポインタ処
理部６は、上記のＶ５バイトから複数種類のアラーム情
報を検出しうるようになっている。図３９はこのアラー
ム情報の検出機能に着目した低次群ポインタ処理部６の
構成を示すブロック図で、この図３９に示すように、こ
の場合、低次群ポインタ処理部６は、アラーム検出部６
−１及びアラーム保持部６−２をそなえて構成されてい
る。
【０２４３】ここで、アラーム検出部（アラームシリア
ル検出部）６−１は、多重シリアルデータに含まれるＰ
ＯＨについてのアラーム情報のうち、同時に発生しない
アラーム情報（ここでは、ＵＮＥＱ−Ｐ，ＰＬＭ−Ｐ）
の検出を各チャンネル共通でシリアルに行なうもので、
この図３９に示すように、アラーム決定部１３１，フラ
グ保持部１３２及び保護段カウント部１３３をそなえて
構成されている。
【０２４４】また、アラーム保持部６−２は、このアラ
ーム検出部６−１で検出されたアラーム情報をそのアラ
ーム情報の種別毎に保持するものである。なお、６−３
は前述した書き込みアドレス発生部６２−２（又は読み
出しアドレス発生部６２−４）と同様に、多重シリアル
データの各チャンネルを識別するためのアドレスを生成
するチャンネル識別アドレス発生部である。
【０２４５】さらに、上述のアラーム決定部１３１は、
多重シリアルデータから検出されるＶ５バイトタイミン
グ，Ｖ５バイトデータ（ＤＡＴＡ），フラグ保持部１３
２及び保護段カウント部１３３からの情報を基に、アラ
ーム情報の種別判定及びアラーム検出を行ない出力すべ
きアラーム情報を決定するものであり、フラグ保持部１
３２は、アラーム情報の種別をコード化して保持するも
のであり、保護段カウント部１３３は、同種のアラーム
情報の発生連続性をカウントするものである。
【０２４６】上述の構成により、まず、アラーム検出部
６−１では、アラーム決定部１３１において、入力され
るＶ５バイトデータ（ＤＡＴＡ）及びＶ５バイトタイミ
ング信号から、Ｖ５バイトの内容をサンプリングする。
そして、そのサンプリングしたＶ５バイトの内容からア
ラームの種別を判断し、Ｖ５バイトの内容を対応するコ
ード（例えば、アラームコード“α”）に変換する。こ
のアラームコード“α”は、フラグ保持部１３２で次フ
レームまで保持される。
【０２４７】このとき、保護段カウント部１３３では、
アラーム決定部１３１において変換されたアラームコー
ド“α”の連続性をカウントしており、この場合、次フ
レームで再びアラームコード“α”がアラーム決定１３
１において受信されれば保護段のカウントアップを行な
い、異なるアラームコード“β”が受信されれば保護段
のカウントはリセットされる。
【０２４８】そして、上記のカウントアップが任意の回
数連続したとき、初めてそのアラームが検出され、アラ
ーム保持部６−２で次のアラームが検出されるまでその
アラームが保持・出力される。このため、具体的に、上
述のアラーム検出部６−１及びアラーム保持部６−２
は、例えば図４０に示すように構成される。すなわち、
アラーム決定部１３１が、デコーダ１４１，１４５，１
４６，コード化部１４２，タイミング調整部１４３，１
４４，１４７及びＡＮＤゲート１４８をそなえて構成さ
れ、フラグ保持部１３２が、ＲＡＭを用いて構成され、
このＲＡＭ１３２と連携してアラームの保護段数をカウ
ントすべく、保護段カウント部１３３が、コンパレータ
１４９，アダー１５０及びＡＮＤゲート１５１をそなえ
て構成され、アラーム保持部６−２が、ＦＦ回路１５２
〜１５４をそなえて構成されている。
【０２４９】ここで、アラーム決定部１３１において、
デコーダ１４１は、入力されたＶ５バイトデータ（ＤＡ
ＴＡ）をデコードすることにより、通常動作状態（ＮＯ
Ｒ），ＵＮＥＱ状態及びＰＬＭ状態を検出するものであ
り、コード化部１４２は、このデコーダ１４１で検出さ
れた各状態情報を予め決められたコード（例えば、ＮＯ
Ｒ：“００”，ＵＮＥＱ：“０１”，ＰＬＭ：“１
０”）に変換するものである。
【０２５０】また、タイミング調整部１４３は、ＡＮＤ
ゲート１４８に入力されるＶ５バイトタイミング信号の
タイミング調整を行なうものであり、タイミング調整部
１４４は、チャンネル識別アドレス発生部６−３で生成
され同じくＡＮＤゲート１４８に入力されるアドレスの
タイミング調整を行なうものである。なお、これらの各
タイミング調整部１４３，１４４の出力は、それぞれ、
ＲＡＭ１３２用のライトアドレスとして用いられるよう
になっている。
【０２５１】さらに、デコーダ１４５は、タイミング調
整部１４４からのアドレスをデコードするものであり、
デコーダ１４６は、ＲＡＭ１３２から読み出された保護
段数情報の値（保護段カウント部１３３のカウント値）
が“３”であることを検出するものであり、タイミング
調整部１４７は、このデコーダ１４７の出力タイミング
を調整するものである。
【０２５２】また、ＡＮＤゲート１４８は、入力信号が
全て“Ｈ”となったときに（本実施形態では、後述する
ように５回連続して同種のアラーム情報が検出されたと
き）、アラーム保持部６−２の各ＦＦ回路１５２〜１５
４用のイネーブル信号を生成するもので、このイネーブ
ル信号により、デコーダ１４１において検出された種別
のアラーム情報が対応するＦＦ回路１５２〜１５４に書
き込まれて、該当するアラーム情報が出力されるように
なっている。
【０２５３】さらに、ＲＡＭ１３２は、保護段カウント
部１３３において得られる保護段数情報とアラーム決定
部１３１のコード化部１４２において得られるアラーム
コード（アラーム情報の種別）とを保持するもので、Ｖ
５バイトタイミング信号及びチャンネル識別アドレスを
それぞれライトアドレス／リードアドレスとして動作す
るようになっている。
【０２５４】また、保護段カウント部１３３において、
コンパレータ１４９は、現フレームについてコード化部
１４２により得られるアラームコード（ＮＦＧ）と、Ｒ
ＡＭ１３２より読み出される１フレーム前のアラームコ
ード（ＰＦＧ）とを比較するものであり、アダー１５０
は、このコンパレータ１４９において各アラームコード
が一致した場合に、ＲＡＭ１３２より読み出される１フ
レーム前の保護段数情報（ＰＣＮＴ）をインクリメント
（＋１）するものであり、ＡＮＤゲート１５１は、コン
パレータ１４９において各アラームコードが一致しない
場合に、アダー１５０からの保護段数情報をマスクして
“０”にリセットするものである。
【０２５５】一方、アラーム保持部６−２において、Ｆ
Ｆ回路１５２は、デコーダ１４１において検出された上
記の状態情報のうちのＮＯＲ状態情報を保持するもので
あり、ＦＦ回路１５３は、上記のＵＮＥＱ状態情報を保
持するものであり、ＦＦ回路１５４は、上記のＰＬＭ状
態情報を保持するもので、いずれもアラーム決定部１３
１のＡＮＤゲート１４８からのイネーブル信号受ける
と、上記の状態情報（アラーム情報）を保持するように
なっている。
【０２５６】上述の構成により、このアラーム検出部６
−１では、まず、アラーム決定部１３１において、入力
されたＶ５バイトデータをデコーダ１４１によってデコ
ードすることにより、Ｖ５バイトの内容がＮＯＲ状態，
ＵＮＥＱ状態，ＰＬＭ状態のいずれとなっているかを判
定して、アラーム種別の判定を行なう。そして、このデ
コーダ１４１からのデコード値（判定結果）は、コード
化部１４２によって、そのアラーム種別に応じた上記の
コードにコード変換される。
【０２５７】変換されたコード（ＮＦＧ）は、ＲＡＭ１
３２に保持されるが、このとき、保護段カウント部１３
３において、ＲＡＭ１３２より読み出された前フレーム
のアラームコード（ＰＦＧ）とこの現フレームのアラー
ムコード（ＮＦＧ）とがコンパレータ１４９によって比
較され、その比較結果に基づいて、アダー１５０，ＡＮ
Ｄゲート１５１により、保護段のカウントアップ，クリ
アが行なわれる。
【０２５８】ここで、アダー１５０によって保護段のカ
ウントアップが行なわれるのは、コンパレータ１４９で
の比較結果が一致しているときで、この場合、前フレー
ムまでの保護段のカウント値（ＰＣＮＴ）に＋１した値
（ＮＣＮＴ）が、再び、ＲＡＭ１３２に書き込まれる。
一方、ＡＮＤゲート１５１によって保護段のクリアが行
なわれるのは、コンパレータ１４９での比較結果が不一
致のときで、この場合、上記カウント値（ＮＣＮＴ）＝
“０”がＲＡＭ１３２に書き込まれる。
【０２５９】上述のような動作を繰り返すことにより、
例えば図４１（ａ）〜４１（ｋ）の時点Ｔ１〜Ｔ５に示
すように、Ｖ５バイトタイミング毎に５回連続してＰＬ
Ｍが受信され、下記〜の各条件の論理積（つまり、
ＡＮＤゲート１４８による論理積）が成立すると、アラ
ーム保持部６−２用のイネーブル信号が有効となり、Ｐ
ＬＭアラームがＦＦ回路１５３にセット（保持）され
て、ＰＬＭアラームが出力される。
【０２６０】Ｖ５バイトタイミング＝“Ｈ” 前フレームの保護段カウント値（ＰＣＮＴ）＝“３” 前フレームのアラームコード（ＰＦＧ）＝現フレーム
のアラームコード（ＮＦＧ） このように、上述の低次群シリアルポインタ処理部６で
は、同時には発生することのない複数種類のアラーム情
報を、アラーム検出部６−１において各チャンネル共通
でシリアルに検出して、アラーム保持部６−２において
アラーム種別毎に保持するので、例えば図５４に示すよ
うに、アラーム情報検出用の回路（アラーム検出部２２
８），アラーム情報保持用の回路（アラーム保持部２２
９）を各チャンネル毎にそなえる必要がなく、さらに本
装置の装置規模，消費電力を大幅に削減することができ
る。
【０２６１】以上のように、本実施形態のオーバヘッド
終端・ポインタ処理装置によれば、、少なくとも下記
〜に示すような効果が得られる。 高次群レベル信号から低次群レベル信号まで幅広く対
応することができるので、処理能力の大幅向上，システ
ム構築上の柔軟性に大いに寄与する。 低次群ポインタ処理部６において、低次群レベル信号
に対するポインタ処理をシリアルで行なうことができる
ので、ポインタ処理用の回路を各チャンネル分そなえる
必要がなく、本装置の装置規模，消費電力を大幅に削減
することができる。
【０２６２】オーバヘッド終端処理部３のコード変換
部３７において、アラーム情報を対応する所定のコード
に変換して上位側へ返送することができるので、検出さ
れるアラーム情報の種類が増加しても容易に対応するこ
とができる。また、これに伴う上位側へ返送すべきアラ
ーム情報の種類の増加にも対応することができる。従っ
て、上位側で監視したいアラーム情報の種類の増減等の
要望に対して極めて柔軟に対応することができる。
【０２６３】（Ｄ）その他 なお、上述の実施形態では、図６〜図８により前述した
ように、低次群レベル信号として、ポインタ処理（ＡＵ
４ポインタ処理）の不要な信号，ＭＤＭ１レベル信号の
両方を受けうるようになっているが、本発明はこれに限
定されず、どちらか一方のみを受けうるようにしてもよ
い。
【０２６４】また、上述の実施形態では、低次群ポイン
タ処理部６において、低次群レベル信号に対するポイン
タ処理をシリアルで行なうようにしているが、パラレル
で行なっても、高次群レベル信号，低次群レベル信号の
両方に対応することは可能である。さらに、上述の実施
形態では、高次群レベル信号，低次群レベル信号の両方
に対応することが可能な装置構成において、オーバヘッ
ド終端処理部３のコード変換部３７により、アラーム情
報の種類の増加に対応できるようにしているが、本発明
はこれに限定されず、このコード変換部３７を有する上
記のオーバヘッド終端処理部３のみをそなえて、オーバ
ヘッド終端処理専用の装置として構成してもよい。
【０２６５】
【発明の効果】以上詳述したように、本発明のＳＤＨ伝
送方式におけるオーバヘッド終端・ポインタ処理装置に
よれば、外部において生成された低次群多重信号（高次
群信号レベルでのポインタ処理の不要な低次群多重信
号，オーバヘッド終端処理の不要な低次群多重信号）
を、高次群信号レベルに変換することなく直接受けて、
その低次群多重信号に対する処理を行なうことができる
ので、本装置１つで高次群多重信号から低次群多重信号
まで幅広く対応することができ、処理能力の大幅向上，
システム構築上の柔軟性に大いに寄与する（請求項
１）。
【０２６６】具体的に、本装置では、外部から受ける高
次群信号レベルでのポインタ処理が不要な低次群多重信
号，外部から受けるオーバヘッド終端処理の不要な低次
群多重信号に対しても処理を施すことができるので、同
じ低次群多重信号でも各種レベルの信号に対応すること
ができ、さらに、処理能力の大幅向上，システム構築上
の柔軟性に大いに寄与する（請求項２，３）。
【０２６７】さらに、低次群ポインタ処理時には、外部
から受けるオーバヘッド終端処理の不要な低次群多重信
号、つまり、ポインタ受信処理以外の処理が必要のない
低次群多重信号については、ポインタ受信処理のみを行
なうので、高速処理が可能になる（請求項４，５）。な
お、上記の低次群信号レベルでのポインタ処理は、各チ
ャンネル共通でシリアルに施すこともでき、この場合
は、大量の低次群多重信号を各チャンネル毎に分離する
ことなく、低次群信号レベルでのポインタ処理をシリア
ルで施すことができるので、ポインタ処理用の回路を各
チャンネル分そなえる必要がなく、本装置の装置規模，
消費電力の大幅削減に大いに寄与する（請求項６）。
【０２６８】また、本発明のＳＤＨ伝送方式におけるオ
ーバヘッド終端・ポインタ処理装置によれば、外部にお
いて生成された低次群多重信号を、高次群信号レベルに
変換してから高次群ポインタ処理部で受けなくとも、直
接、低次群オーバヘッド終端・ポインタ処理部で受け
て、その低次群多重信号に対する処理を行なうことがで
きるので、この場合も、本装置１つで高次群多重信号か
ら低次群多重信号まで幅広く対応することができ、処理
能力の大幅向上，システム構築上の柔軟性に大いに寄与
する（請求項７）。
【０２６９】具体的に、この低次群オーバヘッド終端・
ポインタ処理部では、高次群ポインタ処理部からの低次
群多重信号ばかりでなく、外部において生成され高次群
信号レベルでのポインタ処理，オーバヘッド終端処理の
不要な低次群多重信号をも扱うことができるので、同じ
低次群多重信号でも各種レベルの信号に対応することが
でき、さらに、処理能力の大幅向上，システム構築上の
柔軟性に大いに寄与する（請求項８〜１０）。
【０２７０】さらに、本発明のＳＤＨ伝送方式における
オーバヘッド終端・ポインタ処理装置によれば、高次群
多重信号から低次群多重信号まで幅広く対応することが
できるとともに、低次群シリアルポインタ処理部におい
て、低次群多重信号に対するポインタ処理をシリアルで
行なうことができるので、低次群信号レベルでのポイン
タ処理用の回路を各チャンネル分そなえる必要がなく、
本装置の装置規模，消費電力を大幅に削減することがで
きる（請求項１１）。
【０２７１】具体的に、上記の低次群シリアルポインタ
処理部では、入力低次群多重信号を各チャンネル毎に分
離することなく、低次群多重信号に対してポインタ受信
処理，フレームタイミング乗り換え処理，ポインタ送信
処理をシリアルで施すので、ポインタ受信処理，フレー
ムタイミング乗り換え，ポインタ送信処理のための回路
を、それぞれ、低次群多重信号に含まれるチャンネル数
分そなえる必要がなく、さらに大幅に本装置の装置規
模，消費電力を削減することができる（請求項１２）。
【０２７２】ところで、この低次群シリアルポインタ処
理部では、低次群多重信号のフレームタイミング乗り換
え時に生じるスタッフの検出を、ポインタ送信処理側の
ウィンドウとポインタ受信処理側のウィンドウとの交差
具合を用いて行なうのではなく、各ウィンドウの位相差
を用いて行なうので、各チャンネルについてのフレーム
タイミング乗り換え時のスタッフ検出をシリアルで行な
うことができる。従って、スタッフ検出用の回路を複数
チャンネル分そなえる必要がなく、やはり本装置の装置
規模，消費電力を大幅に削減することができる（請求項
１３）。
【０２７３】さらに、本装置では、上述のポインタ送信
処理においても、送信ポインタ値決定部により、各チャ
ンネルに共通の基準ポインタ値から各チャンネル用の送
信ポインタ値をシリアルで決定することができるので、
基準ポインタ値生成用の回路を各チャンネル毎にそなえ
る必要がなく、本装置の装置規模，消費電力を大幅に削
減することができる（請求項１４）。
【０２７４】具体的に、上記の送信ポインタ値決定部で
は、Ｖ５バイトタイミング信号を受けたときに生成した
基準ポインタ値を、送信ポインタ値として決定するの
で、常に最適なタイミングで、各チャンネル用の送信ポ
インタ値をシリアルで決定（更新）してゆくことがで
き、これにより、各チャンネル用の送信ポインタ値を正
確に生成することができる（請求項１５）。
【０２７５】なお、このとき、上記の送信ポインタ値決
定部では、Ｖ５バイトタイミング信号を受けたときに生
成した基準ポインタ値が、前フレームの基準ポインタと
異なる場合に、ＮＤＦ検出を行なうことにより、各チャ
ンネルについてのＮＤＦ検出もシリアルで行なうことが
できるので、ＮＤＦ検出用の回路を各チャンネル毎にそ
なえる必要がなく、さらに本装置の装置規模，消費電力
を大幅に削減することができる（請求項１６）。
【０２７６】ところで、上述の低次群シリアルポインタ
処理部では、同時には発生することのない複数種類のア
ラーム情報を、各チャンネル共通でシリアルに検出して
アラーム種別毎に保持することもできるので、アラーム
情報検出用の回路，アラーム情報保持用の回路を各チャ
ンネル毎にそなえる必要がなく、さらに本装置の装置規
模，消費電力を大幅に削減することができる（請求項１
７）。
【０２７７】また、本装置では、オーバヘッド終端処理
の際、書き込み／読み出し制御部により、オーバヘッド
情報の先頭バイト情報の記憶部への書き込み，読み出し
の両方を制御するので、書き込み制御用の回路，読み出
し制御用の回路を個別にそなえる必要がなく、記憶部へ
の配線等を大幅に削減して、さらに本装置の装置規模，
消費電力を削減することができる（請求項１８）。
【０２７８】このため、具体的に、上述の書き込み／読
み出し制御部は、記憶部に対する書き込み制御と読み出
し制御とが競合しないよう各制御が切り分けられて動作
し、上記先頭バイト情報を損失することなく確実に記憶
部に記憶させることができる。また、各制御が切り分け
られるので、記憶部には書き込み制御と読み出し制御と
の同時制御に対応できるものを用いる必要がなく、さら
に記憶部への配線等を大幅に削減することができるとと
もに、記憶部自体の容量（規模）や消費電力を大幅に削
減することができる（請求項１９）。
【０２７９】さらに、具体的に、この書き込み／読み出
し制御部は、読み出しリクエスト信号に基づいて、記憶
部から読み出すべき先頭バイト情報のアドレスを各フレ
ームに共通のアドレス指定用信号により指定したのち、
このアドレス指定用信号により指定されたアドレスに対
応する先頭バイト情報を記憶部から読み出すことによ
り、記憶部から読み出すべき先頭バイト情報のアドレス
を各フレーム毎に指定する必要がなくなるので、さらに
記憶部への配線等を大幅に削減することができる（請求
項２０）。
【０２８０】次に、本発明のＳＤＨ伝送方式におけるオ
ーバヘッド終端処理装置によれば、（複数種類のアラー
ム情報に共用の）コード変換部において、オーバヘッド
終端・アラーム処理部で検出されたアラーム情報を対応
する所定のコードに変換するので、オーバヘッド終端・
アラーム処理部で検出されるアラーム情報の種類が増加
しても容易に対応することができる。また、これに伴う
上位側へ返送すべきアラーム情報の種類の増加にも対応
することができる。従って、上位側で監視したいアラー
ム情報の種類の増減等の要望に対して極めて柔軟に対応
して、返送可能な障害情報を多様化することができ、Ｓ
ＤＨ伝送網の信頼性，保守性の向上に大いに寄与する
（請求項２１，２２）。
【０２８１】具体的に、上述のオーバヘッド終端・アラ
ーム処理部では、Ｃ２バイト処理部によって、ＡＩＳ状
態情報に加えて、Ｃ２バイトアラーム情報，ＴＩＭ状態
情報を検出することができるとともに、これらの情報を
上位側へ返送することができるので、上位側では、より
緻密にアラームの状態を把握することができる（請求項
２１）。
【０２８２】さらに、具体的に、上述のＣ２バイト処理
部では、Ｃ２バイトから検出されるアラーム情報をその
種別に応じたコードに変換し、そのコードが所定回数連
続して生成されると、そのコードに対応するアラーム情
報を出力するので、アラーム情報の種類が増加しても、
各アラーム種別に共通のコード保護段数部において各種
のアラーム情報を生成することができる。従って、アラ
ーム情報を保持する回路，同一アラーム情報の連続受信
回数をカウントする回路等を、アラーム情報の種別毎に
そなえる必要がなく、さらに本装置の装置規模，消費電
力を大幅に削減することができる（請求項２３）。
【０２８３】ところで、本オーバヘッド終端・アラーム
処理部では、Ｃ２バイトを抽出する際、サンプリング処
理部において、Ｃ２バイトを異なる微小時間差をもった
タイミングでサンプリングして、各サンプリング結果を
比較し、一致した場合に、そのサンプリング結果を正し
いＣ２バイトとして出力し、一致しない場合でも、さら
にそのＣ２バイトを微小時間差をおいてサンプリングす
ることにより、常に正確なＣ２バイトデータを取り込む
ことができるので、その後の処理を極めて高精度に行な
うことができ、アラーム情報の誤検出を確実に防止する
ことができる（請求項２４，２５）。
【０２８４】次に、上述のコード変換部では、上記のオ
ーバヘッド終端・アラーム処理部で検出された上記アラ
ーム情報の出力時間を所定時間引き延ばしうるように構
成すれば、発生時間の短いアラーム情報でもその出力時
間を自動的にある時間だけ引き延ばすことができるの
で、確実に、そのアラーム情報を上位側へ通知すること
ができ、ＳＤＨ伝送システム全体の保守・運用性を大幅
に向上させることができる（請求項２６）。
【０２８５】なお、このコード変換部では、オーバヘッ
ド終端・アラーム処理部で検出された多重信号について
の複数種類のアラーム情報に、優先して上位側へ返送す
べきアラーム情報が含まれていない場合は、アラーム情
報の発生順でアラーム情報をコード化して上位側へ通知
するので、上位側では、常に、アラーム情報の発生順で
そのアラームに対処することができ、この場合も、ＳＤ
Ｈ伝送システム全体の保守・運用性の向上に大いに寄与
する（請求項２７）。
【０２８６】また、このコード変換部では、オーバヘッ
ド終端・アラーム処理部で検出された多重信号について
の複数種類のアラーム情報に、優先して上位側へ返送す
べきアラーム情報が含まれている場合は、そのアラーム
情報を優先してコード変換して上位側へ通知するので、
緊急度の高いアラーム情報については、即時に、上位側
へ通知することができ、さらに、ＳＤＨ伝送システム全
体の保守・運用性の向上に大いに寄与する（請求項２
８）。
【０２８７】具体的に、上記の優先して上位側へ返送す
べきアラーム情報は、多重信号のＡＩＳ状態を示すＡＩ
Ｓ状態情報であり、少なくとも多重信号がＡＩＳ状態と
なっていることは、他のアラーム情報の発生に関わら
ず、即座に、上位側へ通知されので、常に、ＳＤＨ伝送
システム全体の保守・運用性は高度に保つことができる
（請求項２９）。
【０２８８】ところで、本オーバヘッド終端処理装置で
は、上記のオーバヘッド終端・アラーム処理部を複数チ
ャンネル分そなえて、コード変換部において、各オーバ
ヘッド終端・アラーム処理部からのアラーム情報をそれ
ぞれ所定のコードに変換したのち、各コードを時分割多
重して出力することもできるので、この場合は、各チャ
ンネルについてのアラーム情報を１本のシリアルデータ
として出力することができ、本装置内の配線数を大幅に
削減することができ、本装置の装置規模，消費電力を大
幅に削減することができる（請求項３０）。
【０２８９】また、本発明のオーバヘッド終端・ポイン
タ処理装置（請求項３１）によれば、下記〜に示す
ような効果が得られる。 高次群多重信号から低次群多重信号まで幅広く対応す
ることができるので、処理能力の大幅向上，システム構
築上の柔軟性に大いに寄与する。 低次群多重信号に対する低次群信号レベルでのポイン
タ処理をシリアルで行なうことができるので、低次群信
号レベルでのポインタ処理用の回路を各チャンネル分そ
なえる必要がなく、本装置の装置規模，消費電力を大幅
に削減することができる。
【０２９０】オーバヘッド終端処理部のコード変換部
において、アラーム情報を対応する所定のコードに変換
して上位側へ返送することができるので、検出されるア
ラーム情報の種類が増加しても容易に対応することがで
きる。また、これに伴う上位側へ返送すべきアラーム情
報の種類の増加にも対応することができる。従って、上
位側で監視したいアラーム情報の種類の増減等の要望に
対して極めて柔軟に対応することができる。
【図面の簡単な説明】
【図１】本発明の原理ブロック図である。
【図２】本発明の原理ブロック図である。
【図３】本発明の原理ブロック図である。
【図４】本発明の原理ブロック図である。
【図５】本発明の原理ブロック図である。
【図６】本発明の一実施形態としてのオーバヘッド終端
・ポインタ処理装置の構成を示すブロック図である。
【図７】本実施形態のオーバヘッド終端・ポインタ処理
装置における低次群ポインタ処理部の構成を示すブロッ
ク図である。
【図８】本実施形態のオーバヘッド終端・ポインタ処理
装置の詳細構成を示すブロック図である。
【図９】（ａ）〜（ｈ）はそれぞれ本実施形態のオーバ
ヘッド終端・ポインタ処理装置の動作を説明するための
タイムチャートである。
【図１０】本実施形態にかかるシリアルポインタ処理機
能に着目した低次群ポインタ処理部の構成を示すブロッ
ク図である。
【図１１】本実施形態にかかるシリアルポインタ処理機
能に着目した低次群ポインタ処理部の具体例を示すブロ
ック図である。
【図１２】本実施形態のオーバヘッド終端・ポインタ処
理装置におけるオーバヘッド終端処理部の構成を示すブ
ロック図である。
【図１３】本実施形態のオーバヘッド終端処理部におけ
るＣ２バイト処理部の構成を示すブロック図である。
【図１４】本実施形態のＣ２バイト処理部の詳細構成を
示すブロック図である。
【図１５】（ａ）〜（ｇ）はそれぞれ本実施形態のＣ２
バイト処理部の動作を説明するためのタイムチャートで
ある。
【図１６】本実施形態のＣ２バイト処理部におけるＣ２
バイトサンプリング部の構成を示すブロック図である。
【図１７】本実施形態のＣ２バイトサンプリング部の詳
細構成を示すブロック図である。
【図１８】（ａ）〜（ｋ）はそれぞれ本実施形態のＣ２
バイトサンプリング部の動作を説明するためのタイムチ
ャートである。
【図１９】本実施形態のオーバヘッド終端処理部におけ
るコード変換部の構成を示すブロック図である。
【図２０】本実施形態のコード変換部におけるアラーム
延長部の詳細構成を示すブロック図である。
【図２１】（ａ）〜（ｅ）はそれぞれ本実施形態のアラ
ーム延長部の動作を説明するためのタイムチャートであ
る。
【図２２】本実施形態のコード変換部における第１アラ
ーム優先処理部及び優先順位保持部の詳細構成を示すブ
ロック図である。
【図２３】（ａ）〜（ｆ）はそれぞれ本実施形態の第１
アラーム優先処理部及び優先順位保持部の動作を説明す
るためのタイムチャートである。
【図２４】本実施形態のコード変換部における第２アラ
ーム優先処理部の詳細構成を示すブロック図である。
【図２５】本実施形態のコード選択部及び多重処理部の
詳細構成を示すブロック図である。
【図２６】本実施形態にかかるパフォーマンスモニタ機
能に着目したオーバヘッド終端処理部の構成を示すブロ
ック図である。
【図２７】本実施形態にかかるパフォーマンスモニタ機
能に着目したオーバヘッド終端処理部の詳細構成を示す
ブロック図である。
【図２８】（ａ）〜（ｇ）はそれぞれ本実施形態にかか
るパフォーマンスモニタ機能に着目したオーバヘッド終
端処理部の動作を説明するためのタイムチャートであ
る。
【図２９】本実施形態にかかるパフォーマンスモニタ機
能に着目したオーバヘッド終端処理部の構成を示すブロ
ック図である。
【図３０】（ａ）〜（ｇ）はそれぞれ本実施形態にかか
るパフォーマンスモニタ機能に着目したオーバヘッド終
端処理部の動作を説明するためのタイムチャートであ
る。
【図３１】本実施形態にかかるパフォーマンスモニタ機
能に着目したオーバヘッド終端処理部により得られる効
果を説明するための図である。
【図３２】本実施形態の低次群ポインタ処理部における
ＥＳ部の構成を示すブロック図である。
【図３３】本実施形態のＥＳ部の詳細構成を示すブロッ
ク図である。
【図３４】本実施形態にかかるウィンドウの位相差定義
を説明するための図である。
【図３５】（ａ）〜（ｄ）はそれぞれ本実施形態のＥＳ
部の動作を説明するためのタイムチャートである。
【図３６】本実施形態の低次群ポインタ処理部における
ポインタ送信処理部の構成を示すブロック図である。
【図３７】本実施形態のポインタ送信処理部の詳細構成
を示すブロック図である。
【図３８】（ａ）〜（ｆ）はそれぞれ本実施形態のポイ
ンタ送信処理部の動作を説明するためのタイムチャート
である。
【図３９】本実施形態にかかるアラーム情報の検出機能
に着目した低次群ポインタ処理部の構成を示すブロック
図である。
【図４０】本実施形態にかかるアラーム情報の検出機能
に着目した低次群ポインタ処理部の詳細構成を示すブロ
ック図である。
【図４１】（ａ）〜（ｋ）はそれぞれ本実施形態にかか
るアラーム情報の検出機能に着目した低次群ポインタ処
理部の動作を説明するためのタイムチャートである。
【図４２】ＳＤＨ伝送網の一例を示すブロック図であ
る。
【図４３】ＳＤＨ伝送網における伝送端局装置の一例を
示すブロック図である。
【図４４】伝送端局装置における低次群ポインタ処理部
の構成を示すブロック図である。
【図４５】伝送端局装置におけるオーバヘッド終端処理
部の構成を示すブロック図である。
【図４６】オーバヘッド終端処理部におけるＣ２バイト
処理部の構成を示すブロック図である。
【図４７】Ｃ２バイト処理部の構成を示すブロック図で
ある。
【図４８】（ａ）〜（ｄ）はそれぞれＣ２バイト処理部
の動作を説明するためのタイムチャートである。
【図４９】パフォーマンスモニタ機能に着目したオーバ
ヘッド終端処理部の構成を示すブロック図である。
【図５０】クロック乗り換え機能に着目した低次群ポイ
ンタ処理部の構成を示すブロック図である。
【図５１】（ａ）〜（ｄ）はそれぞれクロック乗り換え
機能に着目した低次群ポインタ処理部の動作を説明する
ためのタイムチャートである。
【図５２】ポインタ送信処理機能に着目した低次群ポイ
ンタ処理部の構成を示すブロック図である。
【図５３】（ａ）〜（ｆ）はそれぞれポインタ送信処理
機能に着目した低次群ポインタ処理部の動作を説明する
ためのタイムチャートである。
【図５４】アラーム検出機能に着目した低次群ポインタ
処理部の構成を示すブロック図である。
【符号の説明】
１，１Ａ〜１Ｃ，１Ｅ 高次群ポインタ処理部 １Ｄ，２Ｅ−１ オーバヘッド終端・アラーム処理部 ２ 選択部（オーバヘッド終端処理用選択部） ２Ａ，２Ｃ，２Ｅ，３ オーバヘッド終端処理部 ２Ｂ 低次群オーバヘッド終端・ポインタ処理部 ２Ｄ，２Ｅ−２ コード変換部 ３Ａ 低次群ポインタ処理部 ３Ｃ，３Ｅ 低次群シリアルポインタ処理部 ４ クロック乗換部 ５ 選択部（ポインタ処理用選択部） ６ 低次群ポインタ処理部（低次群シリアルポインタ処
理部） ６−１ アラーム検出部 ６−２ アラーム保持部 ６−３ チャンネル識別アドレス発生部 ７ ダミー信号発生部 ８ 多重部 １１〜１３ ＳＴＭポインタ処理部 ２１〜２３ 選択回路 ３１〜３３ ＰＯＨ終端処理部 ３４ Ｃ２バイト処理部 ３４Ａ Ｃ２タイミング信号生成部 ３４Ｂ ラッチ処理部 ３４Ｃ サンプリングタイミング信号生成部 ３４Ｄ〜３４Ｆ サンプリング部 ３４Ｇ 比較部 ３４Ｈ，６４ 選択部 ３４ａ カウンタ ３４ｂ，９１，９２，１１１，１１６，１４１，１４
５，１４６，３４１〜３４６，３４４′，３５２〜３５
４，３６０ デコーダ ３４ｃ，３４ｄ〜３４ｉ，３４ｎ，６２′〜７０′，１
０３，１５２〜１５４，３５９，３６３〜３６５，３７
１，３７２ ＦＦ（フリップフロップ）回路 ３４ｈ〜３４ｊ ＦＦ回路（レジスタ） ３４ｋ，１１８，１４９ コンパレータ ３４ｌ，３７−８，５６〜６０，６１′，８１，３４
７，３５５，３７５ ＯＲ（論理和）ゲート ３４ｍ セレクタ（ＳＥＬ） ３４−１ Ｃ２バイトサンプリング部 ３４−２ ＵＮＥＱ−Ｐ判定部 ３４−３ ＰＤＩ−Ｐ判定部 ３４−４ ＰＬＭ−Ｐ判定部 ３４−５，３７ コード変換部 ３４−６ 前コード保持部 ３４−７ 保護部 ３５ ＡＩＳ−Ｐ検出部 ３６ ＴＩＭ−Ｐ検出部 ３７−１ アラーム延長部 ３７−２ 第１アラーム優先処理部 ３７−３ 優先順位保持部 ３７−４ 第２アラーム優先処理部 ３７−５ コード選択部 ３７−６ 微分回路 ３７−７ カウンタ部 ３８ 多重処理部 ３９Ａ Ｊ１バイト抽出部 ３９Ｂ 書き込み／読み出し制御部 ３９Ｃ メモリ（シングルポートＲＡＭ） ４１〜４３ クロック乗換回路 ４１′〜４３′，４４〜５５，７２〜７４，７８〜８
０，１１９，１４８，１５１，３５１，３７３，３７７
ＡＮＤ（論理積）ゲート ６１ ポインタ受信処理部 ６２ ＥＳ部（クロック乗換部） ６２−１ ＥＳメモリ ６２−２ 書き込みアドレス発生部 ６２−３ 書き込みウィンドウ発生部 ６２−４ 読み出しアドレス発生部 ６２−５ 読み出しウィンドウ発生部 ６２−６ スタッフ検出部 ６３ ポインタ送信処理部 ６３−１ 送信ポインタ値決定部 ６３−２ 基準ポインタ値発生部 ６５Ａ ポインタ処理部 ６５Ｂ 記憶部 ６５Ｃ 記憶部制御部 ６５Ｂ′，１０１，１０８，１２１ ＲＡＭ（ランダム
アクセスメモリ） ６５Ｃ′ アドレス発生部 ７１，３４８′，３４８〜３５０，３７６ 反転ゲート ７５，３５６，３５７ ＮＯＲ（否定論理和）ゲート ７６，８６，１０４，１０５，１１４，１２０，３５８
セレクタ ７７ タイミング生成部 ８２ Ｊ１パストレースビジー信号生成部(TRC BUSY) ８３ ＬＦコード検出部(SF CODE DET) ８４ アドレス生成部(ADDR GEN) ８５ 書き込み信号生成部 ８７ ＮＡＮＤ（否定論理積）ゲート ８８ ビジー信号リセット部 ９３ アドレス／データ制御部 １０２，１０７，１１７ カウンタ １０６，１１２，１１３，１５０ アダー １０９，１１５，１２２，１４３，１４４，１４７ タ
イミング調整部 １１０ 減算器 １３１ アラーム決定部 １３２ フラグ保持部（ＲＡＭ） １３３ 保護段カウント部 １４２ コード化部 ３０１ 加入者端末 ３０２ 回線終端装置（ＮＴ） ３０３，３０６ 伝送端局装置（ＬＴ） ３０４ 交換装置（ＳＷ） ３０５ 多重化装置（ＭＵＸ） ３６１ Ｅ−ＯＲ（排他的論理和）ゲート ３６２ ５進カウンタ ３７４ １２進カウンタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村川 博 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株 式会社内 (72)発明者 蔵屋 久義 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株 式会社内 (72)発明者 江本 秀夫 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株 式会社内 (72)発明者 枝澤 正延 大阪府大阪市中央区城見２丁目２番６号 富士通関西ディジタル・テクノロジ株 式会社内 (72)発明者 望月 英明 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (56)参考文献 特開 平８−51406（ＪＰ，Ａ) 特開 平４−79629（ＪＰ，Ａ) 特開 平８−172412（ＪＰ，Ａ) 特開 平５−114892（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 - 3/26

Claims (31)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＳＤＨ伝送方式で伝送されてくる複数の
    チャンネル情報が多重された多重信号に対して高次群信
    号レベルでのポインタ処理を施す高次群ポインタ処理部
    と、 該多重信号に対する高次群ポインタ処理後の低次群多重
    信号についてオーバヘッド終端処理を施すオーバヘッド
    終端処理部と、 該多重信号に対するオーバヘッド終端処理後の低次群多
    重信号について低次群信号レベルでのポインタ処理を施
    す低次群ポインタ処理部とをそなえ、 該オーバヘッド終端処理部が、 外部において生成され高次群信号レベルでのポインタ処
    理が不要な低次群多重信号を受けうるように構成される
    とともに、該高次群ポインタ処理部からの上記低次群多
    重信号または外部から受ける上記ポインタ処理の不要な
    低次群多重信号に対して上記オーバヘッド終端処理を施
    すように構成され、且つ、 該低次群ポインタ処理部が、 外部において生成されオーバヘッド終端処理の不要な低
    次群多重信号を受けうるように構成されるとともに、該
    オーバヘッド終端処理部からの上記低次群多重信号また
    は外部から受ける上記オーバヘッド終端処理の不要な低
    次群多重信号に対して上記ポインタ処理を施すように構
    成されたことを特徴とする、ＳＤＨ伝送方式におけるオ
    ーバヘッド終端・ポインタ処理装置。
  2. 【請求項２】 該高次群ポインタ処理部からの上記低次
    群多重信号と外部から受ける上記ポインタ処理の不要な
    低次群多重信号とを選択的に出力するオーバヘッド終端
    処理用選択部をそなえ、 該オーバヘッド終端処理部が、 該オーバヘッド終端処理用選択部により選択された低次
    群多重信号に含まれるオーバヘッド情報に対してオーバ
    ヘッド終端処理を施すように構成されたことを特徴とす
    る、請求項１記載のＳＤＨ伝送方式におけるオーバヘッ
    ド終端・ポインタ処理装置。
  3. 【請求項３】 該オーバヘッド終端処理部からの上記低
    次群多重信号と外部から受ける上記オーバヘッド終端処
    理の不要な低次群多重信号とを選択的に出力するポイン
    タ処理用選択部をそなえ、 該低次群ポインタ処理部が、 該ポインタ処理用選択部により選択された低次群多重信
    号に対して上記ポインタ処理を施すように構成されたこ
    とを特徴とする、請求項１記載のＳＤＨ伝送方式におけ
    るオーバヘッド終端・ポインタ処理装置。
  4. 【請求項４】 該低次群ポインタ処理部が、 外部から受ける上記オーバヘッド終端処理の不要な低次
    群多重信号に対しては、ポインタ受信処理のみを行なう
    ように構成されたことを特徴とする、請求項１記載のＳ
    ＤＨ伝送方式におけるオーバヘッド終端・ポインタ処理
    装置。
  5. 【請求項５】 該低次群ポインタ処理部が、 該オーバヘッド終端処理部からの上記低次群多重信号ま
    たは外部から受ける上記オーバヘッド終端処理の不要な
    低次群多重信号に対してポインタ受信処理を施すポイン
    タ受信処理部と、 該ポインタ受信処理部でのポインタ受信処理後の低次群
    多重信号のフレームタイミングを、ポインタ受信処理側
    のフレームタイミングからポインタ送信処理側のフレー
    ムタイミングへ乗り換えさせるためのフレームタイミン
    グ乗換部と、 該フレームタイミング乗換部において乗り換え処理を施
    された低次群多重信号に基づいてポインタ送信処理を行
    なうポインタ送信処理部と、 該ポインタ受信処理部においてポインタ受信処理を施さ
    れた後の上記オーバヘッド終端処理の不要な低次群多重
    信号と、該ポインタ送信処理部からの低次群多重信号と
    を選択的に出力する多重信号選択部とをそなえて構成さ
    れたことを特徴とする、請求項４記載のＳＤＨ伝送方式
    におけるオーバヘッド終端・ポインタ処理装置。
  6. 【請求項６】 該低次群ポインタ処理部が、 上記の低次群信号レベルでのポインタ処理を各チャンネ
    ル共通でシリアルに施すように構成されたことを特徴と
    する、請求項１記載のＳＤＨ伝送方式におけるオーバヘ
    ッド終端・ポインタ処理装置。
  7. 【請求項７】 ＳＤＨ伝送方式で伝送されてくる複数の
    チャンネル情報が多重された多重信号に対して高次群信
    号レベルでのポインタ処理を施す高次群ポインタ処理部
    と、 該多重信号に対する高次群ポインタ処理後の低次群多重
    信号について、オーバヘッド終端処理を施すとともに、
    低次群信号レベルでのポインタ処理を施す低次群オーバ
    ヘッド終端・ポインタ処理部とをそなえ、 該低次群オーバヘッド終端・ポインタ処理部が、 外部において生成され高次群信号レベルでの処理が不要
    な低次群多重信号を受けうるように構成されたことを特
    徴とする、ＳＤＨ伝送方式におけるオーバヘッド終端・
    ポインタ処理装置。
  8. 【請求項８】 該低次群オーバヘッド終端・ポインタ処
    理部が、 外部において生成され高次群信号レベルでのポインタ処
    理が不要な低次群多重信号を受けうるように構成される
    とともに、 該高次群ポインタ処理部からの上記低次群多重信号また
    は外部から受ける上記ポインタ処理の不要な低次群多重
    信号に対して、上記のオーバヘッド終端処理及びポイン
    タ処理を施すように構成されたことを特徴とする、請求
    項７記載のＳＤＨ伝送方式におけるオーバヘッド終端・
    ポインタ処理装置。
  9. 【請求項９】 該低次群オーバヘッド終端・ポインタ処
    理部が、 外部において生成されオーバヘッド終端処理の不要な低
    次群多重信号を受けうるように構成されるとともに、 該高次群ポインタ処理部からの上記低次群多重信号に対
    しては上記のオーバヘッド終端処理及びポインタ処理を
    施し、外部から受ける上記オーバヘッド終端処理の不要
    な低次群多重信号に対しては上記のポインタ処理を施す
    ように構成されたことを特徴とする、請求項７記載のＳ
    ＤＨ伝送方式におけるオーバヘッド終端・ポインタ処理
    装置。
  10. 【請求項１０】 該低次群オーバヘッド終端・ポインタ
    処理部が、 外部において生成され高次群信号レベルでのポインタ処
    理が不要な低次群多重信号と、外部において生成されオ
    ーバヘッド終端処理の不要な低次群多重信号とを受けう
    るように構成されるとともに、 該高次群ポインタ処理部からの上記低次群多重信号また
    は外部から受ける上記ポインタ処理の不要な低次群多重
    信号に対して、上記のオーバヘッド終端処理及びポイン
    タ処理を施すように構成され、且つ、 該高次群ポインタ処理部からの上記低次群多重信号に対
    しては上記のオーバヘッド終端処理及びポインタ処理を
    施し、外部から受ける上記オーバヘッド終端処理の不要
    な低次群多重信号に対しては上記のポインタ処理を施す
    ように構成されたことを特徴とする、請求項７記載のＳ
    ＤＨ伝送方式におけるオーバヘッド終端・ポインタ処理
    装置。
  11. 【請求項１１】 ＳＤＨ伝送方式で伝送されてくる複数
    のチャンネル情報が多重された多重信号に対して高次群
    信号レベルでのポインタ処理を施す高次群ポインタ処理
    部と、 該高次群ポインタ処理部において上記高次群信号レベル
    でのポインタ処理を施された後の低次群多重信号、また
    は外部において生成され高次群信号レベルでのポインタ
    処理が不要な低次群多重信号についてオーバヘッド終端
    処理を施すオーバヘッド終端処理部と、 該オーバヘッド終端処理部においてオーバヘッド終端処
    理を施された後の低次群多重信号、または外部において
    生成されオーバヘッド終端処理の不要な低次群多重信号
    について低次群信号レベルでのポインタ処理を各チャン
    ネル共通でシリアルに施す低次群シリアルポインタ処理
    部とをそなえて構成されたことを特徴とする、ＳＤＨ伝
    送方式におけるオーバヘッド終端・ポインタ処理装置。
  12. 【請求項１２】 該低次群シリアルポインタ処理部が、 入力低次群多重信号に対してポインタ受信処理を各チャ
    ンネル共通でシリアルに施すポインタ受信処理部と、 該ポインタ受信処理部でのポインタ受信処理後の低次群
    多重信号のフレームタイミングを、ポインタ受信処理側
    のフレームタイミングからポインタ送信処理側のフレー
    ムタイミングへ乗り換えさせるためのフレームタイミン
    グ乗換部と、 該フレームタイミング乗換部において乗り換え処理を施
    された低次群多重信号に基づいてポインタ送信処理を各
    チャンネル共通でシリアルに行なうポインタ送信処理部
    とをそなえて構成されたことを特徴とする、請求項１１
    記載のＳＤＨ伝送方式におけるオーバヘッド終端・ポイ
    ンタ処理装置。
  13. 【請求項１３】 該低次群シリアルポインタ処理部が、 該フレームタイミング乗換部での上記乗り換え処理時に
    生じるスタッフの検出を、ポインタ受信処理側のウィン
    ドウの位相とポインタ送信処理側のウィンドウの位相と
    の位相差を用いて行なうように構成されたことを特徴と
    する、請求項１２記載のＳＤＨ伝送方式におけるオーバ
    ヘッド終端・ポインタ処理装置。
  14. 【請求項１４】 該ポインタ送信処理部が、 各チャンネルに共通の基準ポインタ値を生成する基準ポ
    インタ値生成部と、 該フレームタイミング乗換部からの上記低次群多重信号
    と該基準ポインタ値生成部からの該基準ポインタ値とに
    基づいて、シリアルに各チャンネル用の送信ポインタ値
    を決定する送信ポインタ値決定部とをそなえて構成され
    たことを特徴とする、請求項１２記載のＳＤＨ伝送方式
    におけるオーバヘッド終端・ポインタ処理装置。
  15. 【請求項１５】 該送信ポインタ値決定部が、 該フレームタイミング乗換部からＶ５バイトタイミング
    信号を受けたときに該基準ポインタ値生成部において生
    成された該基準ポインタ値を、該送信ポインタ値として
    決定するように構成されたことを特徴とする、請求項１
    ４記載のＳＤＨ伝送方式におけるオーバヘッド終端・ポ
    インタ処理装置。
  16. 【請求項１６】 該送信ポインタ値決定部が、 該フレームタイミング乗換部からＶ５バイトタイミング
    信号を受けたときに該基準ポインタ値生成部において生
    成された該基準ポインタ値が、該基準ポインタ値生成部
    において生成された前フレームの基準ポインタと異なる
    場合に、ＮＤＦ検出を行なうように構成されたことを特
    徴とする、請求項１４記載のＳＤＨ伝送方式におけるオ
    ーバヘッド終端・ポインタ処理装置。
  17. 【請求項１７】 該低次群シリアルポインタ処理部が、 該低次群多重信号に含まれるオーバヘッド情報について
    のアラーム情報のうち、同時に発生しないアラーム情報
    の検出を各チャンネル共通でシリアルに行なうアラーム
    シリアル検出部と、 該アラームシリアル検出部で検出されたアラーム情報を
    該アラーム情報の種別毎に保持するアラーム保持部とを
    そなえて構成されたことを特徴とする、請求項１１記載
    のＳＤＨ伝送方式におけるオーバヘッド終端・ポインタ
    処理装置。
  18. 【請求項１８】 該オーバヘッド終端処理部が、 該低次群多重信号に含まれるオーバヘッド情報の先頭バ
    イト情報を抽出する先頭バイト情報抽出部と、 該先頭バイト情報抽出部により抽出された該先頭バイト
    情報を該低次群多重信号のフレーム毎に該当するアドレ
    スに記憶する記憶部と、 該記憶部に対する該先頭バイト情報の書き込みと読み出
    しとを制御する書き込み／読み出し制御部とをそなえて
    構成されたことを特徴とする、請求項１１記載のＳＤＨ
    伝送方式におけるオーバヘッド終端・ポインタ処理装
    置。
  19. 【請求項１９】 該書き込み／読み出し制御部が、 該記憶部に対する該先頭バイト情報の書き込み制御を行
    なっている間は、該先頭バイト情報の書き込み制御中で
    ある旨を示す書き込みビジー信号を生成して、該先頭バ
    イト情報の該記憶部からの読み出しを禁止する一方、該
    書き込みビジー信号の生成を停止すると、該先頭バイト
    情報の該記憶部からの読み出しを許可するように構成さ
    れたことを特徴とする、請求項１８記載のＳＤＨ伝送方
    式におけるオーバヘッド終端・ポインタ処理装置。
  20. 【請求項２０】 該書き込み／読み出し制御部が、 該読み出しリクエスト信号に基づいて、該記憶部から読
    み出すべき該先頭バイト情報のアドレスを各フレームに
    共通のアドレス指定用信号により指定したのち、該アド
    レス指定用信号により指定されたアドレスに対応する該
    先頭バイト情報を該記憶部から読み出すように構成され
    たことを特徴とする、請求項１９記載のＳＤＨ伝送方式
    におけるオーバヘッド終端・ポインタ処理装置。
  21. 【請求項２１】 ＳＤＨ伝送方式で伝送されてくる複数
    のチャンネル情報が多重された多重信号に対してオーバ
    ヘッド終端処理を施すＳＤＨ伝送方式におけるオーバヘ
    ッド終端処理装置において、 該多重信号に対するオーバヘッド終端処理を施す際、該
    多重信号について複数種類のアラーム情報を検出しうる
    オーバヘッド終端・アラーム処理部と、 該オーバヘッド終端・アラーム処理部で検出された該ア
    ラーム情報を対応する所定のコードに変換して上位側へ
    返送するコード変換部とが設けられるとともに、 該オーバヘッド終端・アラーム処理部が、 該多重信号に含まれるＣ２バイトに対する終端処理を施
    すことによって、該Ｃ２バイトから複数種類のＣ２バイ
    トアラーム情報を検出しうるＣ２バイト処理部と、 該多重信号のＡＩＳ状態を検出するＡＩＳ検出部と、 該多重信号のＴＩＭ状態を検出するＴＩＭ検出部とをそ
    なえ、 上記アラーム情報として、Ｃ２バイトアラーム情報，Ａ
    ＩＳ状態情報，ＴＩＭ状態情報を検出しうるように構成
    され たことを特徴とする、ＳＤＨ伝送方式におけるオー
    バヘッド終端処理装置。
  22. 【請求項２２】 ＳＤＨ伝送方式で伝送されてくる複数
    のチャンネル情報が多重された入力主信号としての多重
    信号に対してオーバヘッド終端処理を施すＳＤＨ伝送方
    式におけるオーバヘッド終端処理装置において、 該入力主信号に対するオーバヘッド終端処理を施す際、
    一入力主信号について複数種類のアラーム情報を検出し
    うるオーバヘッド終端・アラーム処理部と、 該オーバヘッド終端・アラーム処理部で検出された該ア
    ラーム情報を対応する所定のコードに変換して上位側へ
    返送する、該複数種類のアラーム情報に共用のコード変
    換部とが設けられたことを特徴とする、 ＳＤＨ伝送方式
    におけるオーバヘッド終端処理装置。
  23. 【請求項２３】 該Ｃ２バイト処理部が、 該多重信号に含まれる該Ｃ２バイトを抽出するＣ２バイ
    ト抽出部と、 該Ｃ２バイト抽出部により抽出された該Ｃ２バイトがい
    ずれの種別のアラーム状態となっているかを判定するア
    ラーム状態種別判定部と、 該アラーム状態種別判定部での判定結果を上記アラーム
    状態の種別に応じた所定のコードに変換する判定結果コ
    ード変換部と、 該判定結果コード変換部から同一コードを所定回数受け
    ると当該コードに対応するＣ２バイトアラーム情報を出
    力するコード保護段数部とをそなえて構成されたことを
    特徴とする、請求項２１記載のＳＤＨ伝送方式における
    オーバヘッド終端処理装置。
  24. 【請求項２４】 該Ｃ２バイト抽出部が、 該多重信号のフレームタイミングに基づいて該Ｃ２バイ
    トを抽出するためのＣ２タイミング信号を生成するＣ２
    タイミング信号生成部と、 該Ｃ２タイミング生成部からの上記Ｃ２タイミング信号
    に従って該多重信号をラッチすることにより該Ｃ２バイ
    トを抽出するラッチ部と、 該ラッチ部でラッチされた該Ｃ２バイトを装置側クロッ
    クに基づく微小時間差をもった異なるタイミングでサン
    プリングし、各サンプリング結果が一致する場合は該サ
    ンプリング結果を出力する一方、各サンプリング結果が
    一致しない場合はさらに該Ｃ２バイトを微小時間差をお
    いてサンプリングするサンプリング処理部とをそなえて
    構成されたことを特徴とする、請求項２３記載のＳＤＨ
    伝送方式におけるオーバヘッド終端処理装置。
  25. 【請求項２５】 該サンプリング処理部が、 装置側クロックに基づいて該ラッチ部でラッチされた該
    Ｃ２バイトを３つの異なる微小時間差をもったタイミン
    グでサンプリングするために、第１〜第３サンプリング
    タイミング信号を生成するサンプリングタイミング信号
    生成部と、 該サンプリングタイミング信号生成部からの上記第１サ
    ンプリングタイミング信号に従って、該ラッチ部からの
    該Ｃ２バイトをサンプリングする第１サンプリング部
    と、 該サンプリングタイミング信号生成部からの上記第２サ
    ンプリングタイミング信号に従って、該ラッチ部からの
    該Ｃ２バイトをサンプリングする第２サンプリング部
    と、 該サンプリングタイミング信号生成部からの上記第３サ
    ンプリングタイミング信号に従って、該ラッチ部からの
    該Ｃ２バイトをサンプリングする第３サンプリング部
    と、 上記の第１，第２サンプリング部による各サンプリング
    結果を比較する比較部と、 該比較部での比較結果に応じて、該第１サンプリング部
    のサンプリング結果と該第３サンプリング部のサンプリ
    ング結果とを選択的に出力する選択部とをそなえ、 該比較部での比較結果が一致する場合は該選択部を通じ
    て該第１サンプリング部のサンプリング結果を出力し、
    該比較部での比較結果が一致しない場合は該第３サンプ
    リング部のサンプリング結果を出力するように構成され
    たことを特徴とする、請求項２４記載のＳＤＨ伝送方式
    におけるオーバヘッド終端処理装置。
  26. 【請求項２６】 ＳＤＨ伝送方式で伝送されてくる複数
    のチャンネル情報が多重された多重信号に対してオーバ
    ヘッド終端処理を施すＳＤＨ伝送方式におけるオーバヘ
    ッド終端処理装置において、 該多重信号に対するオーバヘッド終端処理を施す際、該
    多重信号について複数種類のアラーム情報を検出しうる
    オーバヘッド終端・アラーム処理部と、 該オーバヘッド終端・アラーム処理部で検出された該ア
    ラーム情報を対応する所定のコードに変換して上位側へ
    返送するコード変換部とが設けられるとともに、 該コード変換部が、 該オーバヘッド終端・アラーム処理部で検出された上記
    アラーム情報の出力時間を所定時間引き延ばしうるよう
    に構成されたことを特徴とする、ＳＤＨ伝送方式におけ
    るオーバヘッド終端処理装置。
  27. 【請求項２７】 ＳＤＨ伝送方式で伝送されてくる複数
    のチャンネル情報が多重された多重信号に対してオーバ
    ヘッド終端処理を施すＳＤＨ伝送方式におけるオーバヘ
    ッド終端処理装置において、 該多重信号に対するオーバヘッド終端処理を施す際、該
    多重信号について複数種類のアラーム情報を検出しうる
    オーバヘッド終端・アラーム処理部と、 該オーバヘッド終端・アラーム処理部で検出された該ア
    ラーム情報を対応する所定のコードに変換して上位側へ
    返送するコード変換部とが設けられるとともに、 該コード変換部が、 該オーバヘッド終端・アラーム処理部で検出された該多
    重信号についての複数種類のアラーム情報に、優先して
    上位側へ返送すべきアラーム情報が含まれていない場合
    は、該オーバヘッド終端・アラーム処理部での検出順で
    該アラーム情報をコード変換するように構成されたこと
    を特徴とする、ＳＤＨ伝送方式におけるオーバヘッド終
    端処理装置。
  28. 【請求項２８】 ＳＤＨ伝送方式で伝送されてくる複数
    のチャンネル情報が多重された多重信号に対してオーバ
    ヘッド終端処理を施すＳＤＨ伝送方式におけるオーバヘ
    ッド終端処理装置において、 該多重信号に対するオーバヘッド終端処理を施す際、該
    多重信号について複数種類のアラーム情報を検出しうる
    オーバヘッド終端・アラーム処理部と、 該オーバヘッド終端・アラーム処理部で検出された該ア
    ラーム情報を対応する所定のコードに変換して上位側へ
    返送するコード変換部とが設けられるとともに、 該コード変換部が、 該オーバヘッド終端・アラーム処理部で検出された該多
    重信号についての複数種類のアラーム情報に、優先して
    上位側へ返送すべきアラーム情報が含まれている場合
    は、そのアラーム情報を優先してコード変換するように
    構成されたことを特徴とする、ＳＤＨ伝送方式における
    オーバヘッド終端処理装置。
  29. 【請求項２９】 上記の優先して上位側へ返送すべきア
    ラーム情報が、該多重信号のＡＩＳ状態を示すＡＩＳ状
    態情報であることを特徴とする、請求項２７又は請求項
    ２８に記載のＳＤＨ伝送方式におけるオーバヘッド終端
    処理装置。
  30. 【請求項３０】 ＳＤＨ伝送方式で伝送されてくる複数
    のチャンネル情報が多重された多重信号に対してオーバ
    ヘッド終端処理を施すＳＤＨ伝送方式におけるオーバヘ
    ッド終端処理装置において、 該多重信号に対するオーバヘッド終端処理を施す際、該
    多重信号について複数種類のアラーム情報を検出しうる
    オーバヘッド終端・アラーム処理部と、 該オーバヘッド終端・アラーム処理部で検出された該ア
    ラーム情報を対応する所定のコードに変換して上位側へ
    返送するコード変換部とが設けられるとともに、 該オーバヘッド終端・アラーム処理部を複数チャンネル
    分そなえるとともに、 該コード変換部が、 該オーバヘッド終端・アラーム処理部からの該アラーム
    情報をそれぞれ所定のコードに変換したのち、各コード
    を時分割多重して出力するように構成されたことを特徴
    とする、ＳＤＨ伝送方式におけるオーバヘッド終端処理
    装置。
  31. 【請求項３１】 ＳＤＨ伝送方式で伝送されてくる複数
    のチャンネル情報が多重された多重信号に対して高次群
    信号レベルでのポインタ処理を施す高次群ポインタ処理
    部と、 該高次群ポインタ処理部において上記高次群信号レベル
    でのポインタ処理を施された後の低次群多重信号、また
    は外部において生成され高次群信号レベルでのポインタ
    処理が不要な低次群多重信号についてオーバヘッド終端
    処理を施すオーバヘッド終端処理部と、 該オーバヘッド終端処理部においてオーバヘッド終端処
    理を施された後の低次群多重信号、または外部において
    生成されオーバヘッド終端処理の不要な低次群多重信号
    について低次群信号レベルでのポインタ処理を各チャン
    ネル共通でシリアルに施す低次群シリアルポインタ処理
    部とをそなえるとともに、 該オーバヘッド終端処理部が、 該多重信号に対するオーバヘッド終端処理を施す際、該
    多重信号について複数種類のアラーム情報を検出しうる
    オーバヘッド終端・アラーム処理部と、 該オーバヘッド終端・アラーム処理部で検出された該ア
    ラーム情報を対応する所定のコードに変換して上位側へ
    返送するコード変換部とをそなえて構成されたことを特
    徴とする、ＳＤＨ伝送方式におけるオーバヘッド終端・
    ポインタ処理装置。
JP21171996A 1996-08-09 1996-08-09 Ｓｄｈ伝送方式におけるオーバヘッド終端・ポインタ処理装置及びオーバヘッド終端処理装置 Expired - Fee Related JP3441890B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21171996A JP3441890B2 (ja) 1996-08-09 1996-08-09 Ｓｄｈ伝送方式におけるオーバヘッド終端・ポインタ処理装置及びオーバヘッド終端処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21171996A JP3441890B2 (ja) 1996-08-09 1996-08-09 Ｓｄｈ伝送方式におけるオーバヘッド終端・ポインタ処理装置及びオーバヘッド終端処理装置

Publications (2)

Publication Number Publication Date
JPH1056435A JPH1056435A (ja) 1998-02-24
JP3441890B2 true JP3441890B2 (ja) 2003-09-02

Family

ID=16610476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21171996A Expired - Fee Related JP3441890B2 (ja) 1996-08-09 1996-08-09 Ｓｄｈ伝送方式におけるオーバヘッド終端・ポインタ処理装置及びオーバヘッド終端処理装置

Country Status (1)

Country Link
JP (1) JP3441890B2 (ja)

Also Published As

Publication number Publication date
JPH1056435A (ja) 1998-02-24

Similar Documents

Publication Publication Date Title
EP0559649B1 (en) Method and means for transferring a data payload from a first sonet signal to a sonet signal of different frequency
US5210745A (en) Frame restructuring interface for digital bit streams multiplexed by time-division multiplexing digital tributaries with different bit rates
EP0276349A1 (en) Apparatus for switching information between channels for synchronous information traffic and asynchronous data packets
US5978377A (en) STM-based ATM cell physical layer processing circuit
US5144623A (en) System for receiving and processing hdlc frames on a time division multiplex pcm type link, especially for a data switch
US5265090A (en) Switching element for cross-connect equipment for digital bit streams multiplexed by time-division multiplexing digital tributaries with different bit rates
US6188685B1 (en) Synchronous digital transmission system
JP3161911B2 (ja) 回線切替方法及び回線切替装置
CA2016639C (en) Sonet h4 byte generator
US20070076624A1 (en) Method and circuit for processing data in communication networks
JPH1028102A (ja) Ｓｄｈ伝送方式におけるポインタ処理装置
JP3441890B2 (ja) Ｓｄｈ伝送方式におけるオーバヘッド終端・ポインタ処理装置及びオーバヘッド終端処理装置
EP1148672B1 (en) Apparatus and method for processing frame structured data signals
US6208648B1 (en) Network element and input/output device for a synchronous transmission system
US6513078B1 (en) Data transfer control apparatus, data transfer control system and data transfer control method
EP0506440A2 (en) A synchronous terminal station receiving system
JP2671834B2 (ja) 誤り検出回路
JP3010634B2 (ja) フレーム同期多重処理方式
US6678762B2 (en) Data processor and data processing method
JPH03173233A (ja) ジッタ低減方式
EP1245090B1 (en) Telecommunication network element with means for sharing resources on a single die
KR0156749B1 (ko) 디지탈 샘플 신호의 카드간 컴바이닝 시스템 및 그 방법
US7342946B2 (en) Device for processing data signals, method thereof, and device for multiplexing data signals
JPH0758753A (ja) インタフェース回路
JPH07307732A (ja) フレーム同期回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030527

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees