JPH03172889A - 表示メモリアクセス方式 - Google Patents
表示メモリアクセス方式Info
- Publication number
- JPH03172889A JPH03172889A JP1310656A JP31065689A JPH03172889A JP H03172889 A JPH03172889 A JP H03172889A JP 1310656 A JP1310656 A JP 1310656A JP 31065689 A JP31065689 A JP 31065689A JP H03172889 A JPH03172889 A JP H03172889A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- time
- data
- frame memory
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013256 coordination polymer Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
Landscapes
- Details Of Television Systems (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、CPUのデータバス幅の整数倍のビット構成
のフレームメモリを所有するディスプレイ制御装置に関
する。
のフレームメモリを所有するディスプレイ制御装置に関
する。
最近の傾向として、解像度の向上、イメージ表示の複雑
化に伴い、−画素当りのビット数の多いデータの高速描
画が必要に成りつつある。
化に伴い、−画素当りのビット数の多いデータの高速描
画が必要に成りつつある。
データの高速描画とは、CPUとフレームメモリ間、C
RTコントローラとフレームメモリ間のデータ転送を示
すが、従来は、メモリバス幅がデータバス幅のn倍の構
成を採った場合、CPUは、フレームメモリに対しn回
アクセスする時間だけメモリバスを占有する。そのため
、CRTコントローラのリフレッシュサイクル、データ
転送サイクル、グラフィック描画などのメモリアクセス
は。
RTコントローラとフレームメモリ間のデータ転送を示
すが、従来は、メモリバス幅がデータバス幅のn倍の構
成を採った場合、CPUは、フレームメモリに対しn回
アクセスする時間だけメモリバスを占有する。そのため
、CRTコントローラのリフレッシュサイクル、データ
転送サイクル、グラフィック描画などのメモリアクセス
は。
制限を受けていた。
上記従来技術は、C’PUがメモリをアクセスする毎に
、メモリバスを占有してしまう点について考慮がされて
おらず、CRTコントローラなどの他デバイスのメモリ
アクセス可能時間が限られていた。
、メモリバスを占有してしまう点について考慮がされて
おらず、CRTコントローラなどの他デバイスのメモリ
アクセス可能時間が限られていた。
本発明の目的は、CPUがある一定量のデータを一旦バ
ツファレジスタに書き込み、それらを−括してメ牛りに
書き込むことにより、CP Uがフレームメモリをアク
セスしている間に、CRTコントローラ及び、モータカ
メラなどの複数のデバイスからのメモリアクセスを可能
にすることにある。
ツファレジスタに書き込み、それらを−括してメ牛りに
書き込むことにより、CP Uがフレームメモリをアク
セスしている間に、CRTコントローラ及び、モータカ
メラなどの複数のデバイスからのメモリアクセスを可能
にすることにある。
上記目的は、CPU側のデータバスの整数倍のビット構
成を持つバッファレジスタ及びバッファレジスタと同じ
ビット構成を持つメモリを設け、そのバッファレジスタ
に一時的にデータを書き込み、整数倍のデータがそろっ
たら、−括してフレームメモリに書き込むようにするこ
とで、達成できる。
成を持つバッファレジスタ及びバッファレジスタと同じ
ビット構成を持つメモリを設け、そのバッファレジスタ
に一時的にデータを書き込み、整数倍のデータがそろっ
たら、−括してフレームメモリに書き込むようにするこ
とで、達成できる。
第1図により作用を説明する。
CPUIは、データバス5のバス幅の整数倍のバッファ
3を持つバッファレジスタ2にメモリ7へ書き込もうと
するデータをその整数回に分けて、−時的に書き込む。
3を持つバッファレジスタ2にメモリ7へ書き込もうと
するデータをその整数回に分けて、−時的に書き込む。
次に、データバス5と同じバス幅を持つメモリバス6を
介して、メモリ7へ一括して書き込む。
介して、メモリ7へ一括して書き込む。
このメモリ5へのアクセス時間は、−気に書き込むため
、整数倍あるメモリ7に対し、メモリ7の1回のアクセ
ス時間で済む。
、整数倍あるメモリ7に対し、メモリ7の1回のアクセ
ス時間で済む。
それらによって、CPUIが、バッファレジスタ2へ一
時的に書き込む時間及び、バッファレジスタ2からメモ
リ7への1回のアクセス時間以外は、デバイス11が、
メモリバス6を占有し、メモリ7ヘアクセスすることが
できるので、CPU1とデバイス11によりメモリバス
6を有効に使うことができる。
時的に書き込む時間及び、バッファレジスタ2からメモ
リ7への1回のアクセス時間以外は、デバイス11が、
メモリバス6を占有し、メモリ7ヘアクセスすることが
できるので、CPU1とデバイス11によりメモリバス
6を有効に使うことができる。
第2図及び、第3図を用い、本発明の一実施例として、
CRT表示装置を例に説明する。
CRT表示装置を例に説明する。
第2図に示すようにCRT表示は、CPUIによりバッ
ファ3を介してフレームメモリ7に書かれたデジタルデ
ータがD/Aコンバータ8によりアナログデータに変換
され、CRTドライバ9に送られてCRTIO上に表示
されることにより行われる。
ファ3を介してフレームメモリ7に書かれたデジタルデ
ータがD/Aコンバータ8によりアナログデータに変換
され、CRTドライバ9に送られてCRTIO上に表示
されることにより行われる。
この一連の動作において、データバス5のバス幅とメモ
リバス6のバス幅が同じである時、CPU1がバッファ
3を介してフレームメモリ7にデータを書き込もうとす
ると、フレームメモリ7へのアクセス時間は、フレーム
メモリ7のアドレス分必要になる。
リバス6のバス幅が同じである時、CPU1がバッファ
3を介してフレームメモリ7にデータを書き込もうとす
ると、フレームメモリ7へのアクセス時間は、フレーム
メモリ7のアドレス分必要になる。
つまり、CPU1によるフレームメモリ7へ1アドレス
アクセスごとにメモリバス6を占有することになり、単
純に考えてもある整数倍のフレームメモリ7のアドレス
空間をアクセスすると、(フレームメモリのアクセス時
間)X(アドレス)の時間が、かかってしまう。
アクセスごとにメモリバス6を占有することになり、単
純に考えてもある整数倍のフレームメモリ7のアドレス
空間をアクセスすると、(フレームメモリのアクセス時
間)X(アドレス)の時間が、かかってしまう。
このため、CRTコントローラ4のメモリバス6を使用
し、フレームメモリ7に対して行う、グラフィック処理
、メモリリフレッシュ、データ転送サイクル処理などの
アクセス可能な時間が制御されてしまう。
し、フレームメモリ7に対して行う、グラフィック処理
、メモリリフレッシュ、データ転送サイクル処理などの
アクセス可能な時間が制御されてしまう。
そこで、第3図に示すように、データバス5のバス幅の
整数倍のバッファ3を持つバッファレジスタ2及びメモ
リバス側もバッファレジスタに合った構成を採るフレー
ムメモリ7を設ける。
整数倍のバッファ3を持つバッファレジスタ2及びメモ
リバス側もバッファレジスタに合った構成を採るフレー
ムメモリ7を設ける。
この構成による動作は、CPUIが、データバス5を介
してバッファレジスタ2内のバッファ3に、整数回に分
けてデータを書き込む。
してバッファレジスタ2内のバッファ3に、整数回に分
けてデータを書き込む。
ここで整数回は、第2図の説明における、フレームメモ
リへ1回毎に書き込むアドレス空間に等しくなる。
リへ1回毎に書き込むアドレス空間に等しくなる。
したがって、この時点でのメモリバス6は、まった<C
PUIに使用されることはないので、もっばら、CRT
コントローラ4により、フレームメモリ7へのアクセス
可能な時間となる。
PUIに使用されることはないので、もっばら、CRT
コントローラ4により、フレームメモリ7へのアクセス
可能な時間となる。
この時間を■とする。
次に、バッファレジスタ2からフレームメモリへのデー
タの書き込みについて説明する。
タの書き込みについて説明する。
ここでは、データバス5のバス幅の整数倍のデータを、
フレームメモリ7へ一気に書き込む。
フレームメモリ7へ一気に書き込む。
したがって、実際のフレームメモリ7へのアクセス時間
は、−回フレームメモリ7ヘアクセスする時間に等しく
なる。
は、−回フレームメモリ7ヘアクセスする時間に等しく
なる。
これより、見かけ上整数回分のアドレス空間にデータを
書き込んでいるように見えるが、実際には、1回分のフ
レームメモリ7へのアクセス時間しかかかつてなく、 (整数回xフレームメモリ7へのアクセス時間)−(1
回Xフレームメモリ7へのアクセス時間)の時間はやは
りCPUIがメモリバス6をまったく使用しないため、
同様にCRTコントローラ4により、フレームメモリ7
へのアクセス可能な時間となる。
書き込んでいるように見えるが、実際には、1回分のフ
レームメモリ7へのアクセス時間しかかかつてなく、 (整数回xフレームメモリ7へのアクセス時間)−(1
回Xフレームメモリ7へのアクセス時間)の時間はやは
りCPUIがメモリバス6をまったく使用しないため、
同様にCRTコントローラ4により、フレームメモリ7
へのアクセス可能な時間となる。
この時間を■とする。
よって、第2図の椅成時に比べて、時間■及び■は、C
PUIがメモリバス6をまったく使わないことになり、
その分CRTコントローラ4が使うことができる。
PUIがメモリバス6をまったく使わないことになり、
その分CRTコントローラ4が使うことができる。
従って1本実施例によれば、第3図の構成を取ることに
より、CPUIとCRTコントローラ4がメモリバス6
を有効に使うことができる。
より、CPUIとCRTコントローラ4がメモリバス6
を有効に使うことができる。
本発明によれば、CPUのデータバスの整数倍のメモリ
バスを所有し、ある一定量のデータをメモリに一括して
書き込むことにより、メモリへのアクセス時間は、1回
分のメモリアクセス時間で済み、メモリバスを使用する
他のデバイスによるアクセス例えばCRTコントローラ
によるリフレッシュサイクル、データ転送サイクル、グ
ラフィック描画や、ビデオカメラデータのスーパーイン
ポーズ処理が行えるためメモリバス使用効率を向上し、
高速CRT表示が実現できる。
バスを所有し、ある一定量のデータをメモリに一括して
書き込むことにより、メモリへのアクセス時間は、1回
分のメモリアクセス時間で済み、メモリバスを使用する
他のデバイスによるアクセス例えばCRTコントローラ
によるリフレッシュサイクル、データ転送サイクル、グ
ラフィック描画や、ビデオカメラデータのスーパーイン
ポーズ処理が行えるためメモリバス使用効率を向上し、
高速CRT表示が実現できる。
第1図は本発明の詳細な説明する図、第2図は従来にお
ける実施例を示す図、第3図は本発明における実施例を
示す図である。 1・・・CPU、2・・・バッファレジスタ、3・・・
バッファ、4・・・CRTコントローラ、5・・・デー
タバス。 6・・・メモリバス、7・・・フレームメモリ、8・・
・D/Aコンバータ、9・・・CRTドライバ、10・
・・CRT、(二 第 1 図 ! 第 2 図 妬3図
ける実施例を示す図、第3図は本発明における実施例を
示す図である。 1・・・CPU、2・・・バッファレジスタ、3・・・
バッファ、4・・・CRTコントローラ、5・・・デー
タバス。 6・・・メモリバス、7・・・フレームメモリ、8・・
・D/Aコンバータ、9・・・CRTドライバ、10・
・・CRT、(二 第 1 図 ! 第 2 図 妬3図
Claims (1)
- 1、CPUが、ディスプレイ上に出力する表示情報を記
憶させるフレームメモリ、そのフレームメモリのバスを
CPUと共有して同じ様にそのフレームメモリを制御す
るCRTコントローラ及び、モニタカメラなどの複数の
デバイスを有するディスプレイ制御装置において、CP
U側のデータバス幅の整数倍のビット構成のバッファを
持つバッファレジスタ、バッファレジスタに合わせて整
数倍のビット構成を採るフレームメモリを設け、CPU
がデータバスを介してデータを数回に分けてバッファレ
ジスタのバッファに書き込んだのち、そのデータを一括
してフレームメモリに書き込むようにすることにより、
CPUからのフレームメモリへのアクセス回数を減らす
ことを特徴とする表示メモリアクセス方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1310656A JPH03172889A (ja) | 1989-12-01 | 1989-12-01 | 表示メモリアクセス方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1310656A JPH03172889A (ja) | 1989-12-01 | 1989-12-01 | 表示メモリアクセス方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03172889A true JPH03172889A (ja) | 1991-07-26 |
Family
ID=18007874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1310656A Pending JPH03172889A (ja) | 1989-12-01 | 1989-12-01 | 表示メモリアクセス方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03172889A (ja) |
-
1989
- 1989-12-01 JP JP1310656A patent/JPH03172889A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3350043B2 (ja) | 図形処理装置及び図形処理方法 | |
US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
US5781201A (en) | Method for providing improved graphics performance through atypical pixel storage in video memory | |
WO1994011808A1 (en) | Control for computer windowing display | |
JPS62166391A (ja) | カ−ソル制御装置 | |
JPH08129647A (ja) | グラフィック装置 | |
JP4054090B2 (ja) | 記憶容量を増大可能なビデオ・バッファ及びその提供方法 | |
JPH11510620A (ja) | 統合されたシステム/フレームバッファメモリ及びシステム、ならびにそれらの使用方法 | |
JPS6267632A (ja) | コンピュータ表示装置 | |
JPH03172889A (ja) | 表示メモリアクセス方式 | |
JPH0361199B2 (ja) | ||
JPH113324A (ja) | メモリ内蔵のデータ処理装置及び処理システム | |
JPH10326342A (ja) | メモリ制御回路 | |
JP3874781B2 (ja) | イメージデータをモニタへ供給する方法及び図形メモリ制御装置 | |
JP2966182B2 (ja) | 計算機システム | |
JPS58136093A (ja) | 表示制御装置 | |
JPS60217387A (ja) | Crt表示装置 | |
JP3688977B2 (ja) | メモリアクセス方法及びその実施装置 | |
JPH0528397B2 (ja) | ||
JPH0540467A (ja) | 動画メモリ装置 | |
JPH04278652A (ja) | 図形描画装置及びそのメモリアクセス方式 | |
JPS61292189A (ja) | 表示装置 | |
JPH06214749A (ja) | 描画制御装置 | |
JPH06118919A (ja) | アニメーション再生装置 | |
JP2000200078A (ja) | 画像デ―タ処理装置およびその処理方法 |