JPH031700A - 遠隔監視制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、遠隔監視制御システムに関し、詳しくは照明
負荷あるいは動力負荷などのフェイルセーフ状態の異な
る負荷の混在したシステムの構築が容易に行なえる遠隔
監視制御システムに関する。

［従来技術］ 従来、中央処理装置と、この中央処理装置に２線の伝送
線を介して接続された端末器を備え、中央処理装置と端
末器とめ間で時分割多重伝送によりデータ伝送を行なう
ことにより、中央処理装置から端末器に接続されている
負荷を制御監視する遠隔監視制御システムが知られてい
る。

このようなシステムにおいては、システムの立上げ時あ
るいは異常発生時などにおいて、接続されている負荷が
所定の所謂フェイルセーフ状態となるように制御する必
要がある。

〔発明が解決しようとする課題〕

ところで、負荷の種別に応じてフェイルセーフ状態を異
ならせたい場合がある。例えば、照明負荷はフェイルセ
ーフ状態でオン、空調機などの動力負荷はフェイルセー
フ状態でオフするように設定するのが普通である。従来
、このようなフェイルセーフ状態が異なる負荷が混在し
たシステムにおいては、フェイルセーフ時の制御出力を
各負荷に合せて端末器で設定していた。このとき、中央
処理装置からの伝送信号に基づく制御では論理が逆にな
る（例えば、照明負荷は負論理、動力負荷は正論理）。

したがって、フェイルセーフ状態の異なる負荷が混在し
たシステムでは負荷を接続した端末器のアドレスをグル
ーピングし、各負荷の種別に応じて信号の論理を合せて
中央処理装置から伝送信号を送出しなければならず、中
央処理装置の処理が複雑でかつ端末器アドレスを予めグ
ルーピングする必要があるという問題点があった。

本発明は、上述の従来形における問題点に鑑み、フェイ
ルセーフ状態の異なる負荷が混在した場合でも、中央処
理装置がこれらの負荷に応じて信号の論理を合せて信号
送出する必要がなく、さらにフェイルセーフ状態の異な
る負荷に応じて端末器アドレスをグルーピングする必要
もない遠隔監視制御システムを提供することを目的とす
る。

［課題を解決するための手段］ 上記の目的を達成するため、本発明は、中央処理装置と
、この中央処理装置に２線の伝送線を介して接続された
端末器を備え、上記中央処理装置と上記端末器との間で
時分割多重伝送によりデータ伝送を行なうことにより、
上記中央処理装置から上記端末器に接続されている負荷
を制御監視する遠隔監視制御システムにおいて、端末制
御出力１回路当りのオン信号およびオフ信号を２ビット
にて構成し、この２ビットの信号が“０”１″のデータ
列および“１”０″のデータ列の一方でオン信号、他方
でオフ信号を表わすように設定し、かつ、フェイルセー
フ状態でオンすべき負荷は上記２ビットのうち一方のビ
ットを、フェイルセーフ状態でオフすべき負荷は上記２
ビットのうち他方のビットを、それぞれ用いてこれらの
負荷をオン／オフ制御することを特徴とする。

［作　用コ 上記構成によれば、中央処理装置から送出されるオン／
オフ信号は２ビットで構成され、“０”“１″あるいは
“１”０“でオン信号あるいはオフ信号を表すこととし
ているので、中央処理装置はフェイルセーフ状態の異な
る負荷が混在した場合であっても、オン信号およびオフ
信号を負荷に合せた論理で送出するよう処理する必要が
ない。

すなわち、例えばオン信号は“０“１”のデータ列で表
し、オフ信号は１”　０”のデータ列で表すようにすれ
ば、オン／オフの指示はこれらのどちらかの信号を送出
するだけでよい。

また、フェイルセーフ状態でオンすべき負荷はこの２ビ
ットのうち一方のビットを（例えば、オン信号が“０”
、オフ信号が“１”）、フェイルセーフ状態でオフすべ
き負荷はこの２ビットのうち他方のビットを（例えば、
オン信号が１”オフ信号が′０”）、それぞれ用いてオ
ン／オフ制御している。したがって、システム立上時あ
るいは異常発生時などにおいて伝送信号がすべてゼロと
なった様な場合には、各負荷は、フェイルセーフ状態で
オンすべき負荷はオンし、オフすべき負荷はオフするこ
ととなる。

［実施例］ 以下、図面を用いて本発明の詳細な説明する。

第１図は、本発明の１実施例に係る遠隔監視制御システ
ムの構成図である。同図において、１は中央処理装置、
２は伝送信号の授受を行なうための２線の伝送線、３は
この伝送線２に接続された端末器、４は端末器３により
制御されフェイルセーフ状態でオンされる照明負荷、５
は各負荷のオン／オフを手動で行なうための壁スィッチ
、６は端末器３と同様の端末器、７は端末器６により制
御されフェイルセーフ状態でオフされる動力負荷である
。

第２図は、本実施例のシステムのオン／オフ信号のフォ
ーマットを示す。スタートおよびアドレス（端末器アド
レス）に引続く＃１〜＃４の部分がオン／オフを指示す
る制御信号である。＃１〜＃４のオン／オフ信号はそれ
ぞれ２ビットで構成され、したがって１フレームで端末
制御出力４回路分のオン／オフ制御ができる。２ビット
のオン／オフ信号は、図に示すように■ビットが“０”
■ビットが“１”でオン信号を表し、逆に■ビットが“
１″、■ビットが“０゛でオフ信号を表すように設定さ
れている。

第１図を参照して、中央処理装置１はシステムにフェイ
ルセーフ状態の異なる負荷が混在した場合であっても、
オン／オフ信号としては第２図に示すような信号を一律
に送出する。

一方、フェイルセーフ状態でオンすべき照明負荷４をオ
ン／オフする端末器３は上述のように送出されたオン／
オフ信号のうち■ビットの方を参照し、これに基づいて
指定された照明負荷４をオン／オフする。また、フェイ
ルセーフ状態でオフすべき動力負荷７をオン／オフする
端末器６は、第２図のオン／オフ信号の■ビットの方を
参照し、指定された動力負荷７をオン／オフする。

一方、フェイルセーフ状態では■ビットおよび■ビット
の何れもが“０”であるとする。このとき、端末器３は
■ビットを参照してその指示に従い、端末器６は■ビッ
トを参照してその指示に従うこととなる。したがって、
照明負荷４はオンされ、動力負荷７はオフされることと
なる。

上述したような制御の状態を下記の第１表にまとめて示
す。

第１表 第３図は、第１図のシステムにおける端末器３または端
末器６の具体的回路例を示す。

同図において、８１はマイクロプロセッサ（ＣＰＵ）　
、８２は受信回路、８３は送信回路、８４はゼロクロス
信号受信回路、８５は自己アドレス設定回路、８６はク
ロック発生回路を示す。さらに、Ｃ８１はこの端末器の
電源投入時にＣＰＵ８１をリセットするためのコンデン
サ、ＤＢ８１は複極（交流）系である伝送線２と単極（
直流）系である送信回路８３およびゼロクロス信号受信
回路８４とを整合するためのダイオードブリッジである
。

また、８７は電源回路、８８はＣＰＵ８１の出力Ｄ７に
基づいてオン／オフされるトランジスタ、８９は制御す
べき負荷が照明負荷のようなフェイルセーフ状態でオン
する負荷であるかまたは動力負荷のようにフェイルセー
フ状態でオフすべき負荷であるかの区別により切換える
スイッチである。９１はリレー巻線、９２はリレー接点
であり、このリレーのオン／オフはトランジスタ９０に
より制御される。

９３はリレー接点９２に連動してオン／オフされるスイ
ッチである。

ここで、第１図の端末器３は照明負荷４を制御する端末
器であるから、第３図の回路構成においてスイッチ８９
は上側（照明）に設定される。また第１図の端末器６で
はスイッチ８９は下側（動力）に設定される。

なお、第２図に示したようなフォーマットのオン／オフ
信号は伝送線２上ではシリアルデータであるが、第３図
の信号処理回路によりパラレルに変換されて出力される
。第２図の制御信号の各ビットと第３図における出力Ｄ
　からＤ７の関係を以下の第２表に示す。

第４図は、本実施例のシステムにおける中央処理装置１
の具体的回路例を示す。

同図の中央処理装置１は、制御部（ＣＰＵ）１２、種々
のデータを格納するためのメモリ１１、送信部１７と受
信部１８とを備えた伝送インタフェース１３、電源回路
１４、交流電源のゼロクロスを検出するゼロクロス検出
回路１５、ＣＰＵ１２を初期状態に設定するためのリセ
ット回路１６、ＣＰＵ１２の駆動クロックを発生する発
振回路２３を具備している。送信部１７は、ゼロクロス
信号を伝送線２に送出するためのゼロクロス信号送出回
路１９およびドライブ回路２０を具備している。受信回
路１８は、電流検出回路２２およびこの電流検出回路２
２のアナログ出力をＣＰＵ１２が処理可能なデジタルデ
ータに変換して供給するためのＡ／Ｄコンバータ２１を
具備している。

次に、第１〜４図を参照して、本実施例の動作を説明す
る。

まず、中央処理装置１から端末器３に対し、接続された
照明負荷４のオン／オフを指示する制御信号が送出され
たとする。このとき、端末器３は第３図の回路によりこ
の信号を処理し、出力り。

〜Ｄ７を指示されたような状態とする。以下、第２図の
オン／オフ信号＃１の２ビット（第３図の出力Ｄ　およ
びＤ８）に着目して説明する。

この端末器３は照明負荷４を制御するための端末器であ
るから第３図のスイッチ８９は上側に接続されている。

したがって、出力Ｄ６（＃ｌの■ビット）は無視される
。

一方、出力Ｄ　７（ｓ　ｔの■ビット）が′０“であっ
たとき、トランジスタ８８はオフしている。したがって
、スイッチ８９を介してトランジスタ９０のベースに所
定の電圧が印加され、トランジスタ９０がオンする。そ
して、リレー巻線９１がオンし、リレー接点９２がオン
する。これにより、接続されている照明負荷が点灯され
ることとなる。また、出力Ｄ７が“１”であった場合は
、トランジスタ８８がオンし、これによりトランジスタ
９０がオフするのでリレーがオフし、接続されている照
明負荷４が消灯する。

以上のように、本実施例では、照明負荷４を制御する端
末器３はオン／オフ信号の■ビットに基づいて各照明負
荷４を制御する。

次に、中央処理装置１から端末器６に接続されている動
力負荷７のオン／オフが指示されたとする。ここで、端
末器６において第３図のスイッチ８９は下側に接続され
ている。上記と同様に出力Ｄ７およびＤ６に注目して説
明する。

出力Ｄ７によりトランジスタ８８はオン／オフされるが
スイッチ８９は下側に接続されているので、出力Ｄ７は
負荷の制御には同等影響を及ぼさない。

一方、出力Ｄ６が“１＃であったとするとトランジスタ
９０はオンし、これによりリレー巻線９１がオンする。

したがって、リレー接点９２がオンし指示された動力負
荷７がオンする。

出力Ｄ６が“０”であった場合は、トランジスタ９０は
オフし、この結果リレー接点９２がオフする。。

したがって指示された動力負荷７がオフされる。

以上のように、端末器６においては、第２図のオン／オ
フ信号のうち■ビットのみを参照して制御している。

ここでシステムの立上時あるいは伝送線の短絡などの異
常によりフェイルセーフの状態に至ったとする。このと
き、第３図の端末器の出力り。〜Ｄ　はすべて“０“と
なる。端末器３は出力Ｄ７に基づき照明負荷４を制御す
るので、出力Ｄ７が“０”であればすべての照明負荷４
が点灯することとなる。一方、端末器６は第３図の出力
、Ｄ６に基づいて動力負荷を制御しているので、出力Ｄ
６が“０”であるから動力負荷７はすべてオフすること
となる。これにより、フェイルセーフ状態で照明負荷４
はすべてオンされ、動力負荷７はすべてオフされること
となる。

［発明の効果］ 以上説明したように、本発明によれば端末制御出力１回
路当り２ビットの信号でかつオン／オフ信号を異なるビ
ットが“１”となるように設定し、負荷の種別に応じて
制御信号の２ビットのうち１ビットを使用して制御する
こととしているので、照明負荷あるいは動力負荷などの
フェイルセーフ状態の異なる負荷が混在したシステムで
あっても各負荷に応じて信号の論理を合せる必要がなく
、中央処理装置の処理も簡単となる。またフエイルセー
フ状態の異なる負荷をグルーピングするなど、中央処理
装置で区別する必要がなくなる。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る遠隔監視制御システ
ムの概略構成図、 第２図は本実施例のシステムにおけるオン／オフ信号の
フォーマット図、 第３図は、本実施例のシステムにおける制御端末器の回
路図、 第４図は、本実施例のシステムの中央処理装置の回路図
である。 １；中央処理装置、 ３．６；端末器、 ４；照明負荷、 ８７；電源回路、 ８９；スイッチ、 ９２；リレー接点。 ２；伝送線、 ５；壁スィッチ、 ７；動力負荷、 ８８．９０．トランジスタ、 ９１；リレー巻線、

Claims (1)

【特許請求の範囲】
1. （１）中央処理装置と、該中央処理装置に２線の伝送線
   を介して接続された端末器を備え、上記中央処理装置と
   上記端末器との間で時分割多重伝送によりデータ伝送を
   行なうことにより、上記中央処理装置から上記端末器に
   接続されている負荷を制御監視する遠隔監視制御システ
   ムにおいて、端末制御出力１回路当りのオン／オフ信号
   を２ビットにて構成し、 該２ビットのオン／オフ信号が、“０”“１”のデータ
   列および“１”“０”のデータ列の一方でオン信号、他
   方でオフ信号を表わすよう設定し、かつ、 フェイルセーフ状態でオンすべき負荷は上記２ビットの
   うち一方のビットを、フェイルセーフ状態でオフすべき
   負荷は上記２ビットのうち他方のビットを、それぞれ用
   いてこれらの負荷をオン／オフ制御することを特徴とす
   る遠隔監視制御システム。