JPH03158824A

JPH03158824A - 液晶ディスプレイ装置

Info

Publication number: JPH03158824A
Application number: JP1299327A
Authority: JP
Inventors: Toshiichi Maekawa; 敏一前川; Hiroyuki Yoshine; 芳根　裕之
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-11-17
Filing date: 1989-11-17
Publication date: 1991-07-08
Anticipated expiration: 2014-03-08
Also published as: JP2867492B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、液晶デイスプレィ装置等の駆動に用いられる
走査回路に関する。

〔発明の概要〕

本発明は走査回路に関し、信号の転送を行う手段を複数
のブロックに分割し、このブロックごとにクロック信号
の供給を行うことによって、クロック信号の供給を容易
にしてそのための電力消費〔従来の技術〕液晶デイスプレィ装置等の駆動を行う回路として、例え
ば第４図に示すような走査回路が提案されている（特願
昭６３−１６３８０６号等参照）。

すなわち図において、Ｖ　００１　Ｖ　ｓ５への電源ラ
インにそれぞれクロック信号で駆動されるスイッチング
素子Ｐ、Ｎの設けられたクロックドインバータが用意さ
れる。

そして例えば水平走査に用いる場合には、スイッチング
素子Ｐ、Ｎに水平画像クロック信号Ｈｅ及び■７が供給
されると共に、入力スタート信号Ｈ８がクロック信号Ｈ
ｃ、Ｈ，に同期して駆動される初段のクロックドインバ
ータ１１１＋に供給される。さらにこのインバータ■１
゜の出力が通常構成のインバータＩＩＩを介して次段に
供給されると共に、インバータＩ１１の出力がインバー
タ１１゜の駆動と反転で駆動されるクロックドインバー
タＩ＋ｚを介してインバータ■１゜の出力に帰還される
。これによってインバータＩ、。〜Ｉ、□にてｌクロッ
ク期間のラッチが行われる。このラッチされた信号が出
力信号φ□、とじて取され、この出力信号φＨ１が例え
ば入力ビデオ信号ＶＩＮの水平方向のサンプリングを行
うスイッチング素子Ｓ１のゲートに供給される。

さらに次段以降、上述の回路が繰り返し設けられると共
に、これらの回路には一段毎にクロック信号Ｈｃ、Ｈｅ
が反転されて供給されるように構成される。

従ってこの回路に第５図Ａ、Ｂに示すようなりロック信
号Ｈｅ、Ｈｃが供給され、同図Ｃに示すような入力スタ
ート信号Ｈ３が供給されると、各段からはそれぞれ同図
り、Ｅ・・・・に示すような出力信号φＨ＋＋　　φＨ
２・・・・が取出される。そしてこれらの信号がスイッ
チング素子Ｓ、、Ｓ、・・・・の各ゲートに供給される
ことによって、人力ビデオ信号ＶＩＮの水平方向のサン
プリングが行われる。

〔発明が解決しようとする課題］ところが上述の従来の構成において、クロック信号Ｈ，
，Ｈｃの供給される信号ラインには、それぞれ、ＨＣ→（Ｎｚ、Ｐ＋□）（Ｎ２□、　　Ｐｚ＋）（Ｎ３
＋、　　Ｐ：ｌ□）（Ｎ＝Ｚ、　　Ｐ４．）・・・・）１．→（Ｎｒｚ、　　Ｐ　＋υ（Ｎ、、、ｐｇ□）（
Ｎｕｌｌ　　Ｐ３．）（Ｎ、、、Ｐ４□）・・・・のスイッチング素子のゲートが接続されている。

そこでこの場合に、例えば水平方向の画素数を４８０と
し、各素子のサイズを、Ｗ／　Ｌ　＝５０　Ｃμｍ）／
７〔μｍ〕、ゲートの厚さを６００人とする出、上述の
ゲートによって形成される容１ｃはＸ（５０（μｍ）Ｘ
７（μ＋、＋３　）＝　２００　（ｐＦ）となり、極めて大きな容量が各クロック信号のラインに
接続されていることになる。

一方、各クロック及びｌ■ｏｎ　　Ｖｓｉｌの大きさは
１０〜２０Ｖ程度であり、これを例えば周波数４．５Ｍ
Ｈｚで駆動しようとすると、上述の大容量では汎用のＣ
−ＭＯＳドライバ等での駆動は困難であった。

このため特殊なりロックトライバが必要となり、また上
述の構成では駆動に臭う電力消費も増大することから、
特に液晶デイスプレィ装置の用途を考慮した場合には不
都合の要因となってしまうものであった。

この出願はこのような点に鑑みてなされたものである。

〔課題を解決するための手段］本発明は、供給されるクロック信号に従って入力スター
ト信号が順次転送されて走査信号が形成される走査回路
において、上記転送を行う手段（インバータＩ、スイッ
チング素子Ｐ、Ｎ）を複数のブロックに分割し、このブ
ロックごとに上記走査信号の転送されるときのみ（制御
信号φ８．〜φ１１４）上記クロック信号の供給を行う
（スイッチ（１１）〜（１４）、　（１１）〜（１４）
、アンプ（２１）〜（２４）　。

（２１）〜（ｎ））ようにした走査回路である。

〔作用〕

これによれば、転送を行う手段がブロックに分割される
ことによって、各ブロックごとのクロック信号のライン
に接続される容量も分割され、この駆動を汎用のＣ−Ｍ
ＯＳドライバ等で可能とすることができると共に、これ
らが必要なときのみ駆動されることによって駆動に臭う
消費電力も大幅に削減することができる。

〔実施例〕

第１図において、例えば上述の従来の技術で述べた走査
回路について、信号の転送を行う手段（インバータ■及
びスイッチング素子Ｐ、Ｎ）が例えばｎ段づつ４つのブ
ロックに分割される。

一方クロック信号Ｈｅ、Ｈｃがそれぞれスイッチ（１１
）、　（１１）、　（１２）、　（１２）、　（１３）
、　（１３）、　（１４）。

（１４）を介してインバータアンプ（２１）、　（２１
）、　（２２）。

（２２）、　（２３）、　（２３）、　（２４）、ゝ（
２４）に供給される。このアンプ（２１）、　（２１）
〜（２４）、　（２４）からの信号がそれぞれ第１〜第
４のブロックのクロック信号Ｈ６゜Ｈ，のラインに供給
される。

さらにスイ・ンチ（１１）〜（１４）とアンプ（２１）
〜（２４）との間が、それぞれ抵抗器（３１）〜（３４
）を介して電源端子に接続され、スイッチ（１１）〜（
１４）とアンプ（２１）〜（２４）との間が、それぞれ
抵抗器（３１）〜（３４）を介して接地される。

なおスイッチ（１１）〜（１４）及び（１１）〜（１４
）はそれぞれ第２図ＡまたはＢに示すようにアンド回路
またはナンド回路を用いて形成される。

そしてこれらのスイッチ（１１）〜（１４）及び（１１
）〜（１４）がそれぞれ第３図Ａ−Ｄに示すような制御
信号φ□〜φ１４によって制御される。なおこの図にお
いて、例えば水平方向の画素数が４ｎの場合には、制御
信号φ３．〜φ８．の全体の幅Ｔが水平の有効画素数に
対応する４ｎｎ＋１クロンク目分にされると共に、各制
御信号φ、〜φｌ１４はそれぞれｎ＋２水平クロツク信
号分とされ、各制御信号の間に２水平クロック分のオー
バーラツプが設けられる。

従ってこの回路において、入力スタート信号Ｈ８が第１
ブロツクの初段のクロックドインバータ■１１２に供給
されると、この信号Ｈ３はアンプ（２１）（汀）からの
クロック信号Ｈｃ、Ｈ，に従って転送され、順次出力信
号φ□・・・・が出力される。そしてｎクロック目にク
ロックドインバータ）（ｊ、Ｉ、ｉが駆動され、次のｎ
＋１クロンク目でクロックドインバータｌ　ｉ、Ｉ、ｉ
が駆動されて転送された信号Ｈ５がラッチされると共に
、このとき第２ブロツクのクロックドインバータｌ　％
２．ｊが駆動されて、信号Ｈ３が第２ブロツクに供給さ
れる。さらにｎ＋２クロツク目以後の信号Ｈ３は第２ブ
ロツクを転送されると共に、ｎ＋２クロツク目でクロッ
クドインバータ１周が駆動されて出力信号φ、はりセッ
トされる。

このようにして信号Ｈ３は分割された各ブロック渡って
転送され、全体に亘っての走査が行われる。そしてこの
場合に各ブロックのクロック信号のラインには、本来の
　　　のスイッチング素子のゲートが接続されているの
で、それによる容量（暫）による駆動を容易に行うこと
ができる。

またスイッチ（１１）〜（１４）、　（１１）〜（１４
）がオフの状態では抵抗器（３１）〜（３４）、　（３
１）〜（３４）の作用によってインバータアンプ（２１
）〜（２４）の出力が低電位、インバータアンプ（２１
）〜（２４）の出力が高電位になり、これによって走査
回路の出力信号はリセット状態に固定される。

こうして上述の回路によれば、転送を行う手段がブロッ
クに分割されることによって、各ブロックごとのクロッ
ク信号のラインに接続される容量も分割され、この駆動
を汎用のＣ−ＭＯＳドライバ等で可能にすることができ
ると共に、これらが必要なときのみ駆動されることによ
って駆動に具う消費電力も大幅に削減することができる
ものである。

またこれによれば、駆動をＴＰＴで行うことも可能にな
り、ドライバを液晶デイスプレィ装置のパネル上に内蔵
させることが可能になると共に、このＴＰＴでレベル変
換も行うようにすれば、外部からはＴＴＬレベルでの信
号の供給が可能になる。

さらにこの装置によれば、表示の高解像度化を容易に実
現することができる。

なお以上の説明で具体的な転送手段の構成は上述の例に
限定されるものではなく、特にクロック信号で回路の駆
動を行うと共に、単発のパルスを転送して走査信号を形
成する場合に適用できるものである。

〔発明の効果〕

この発明によれば、転送を行う手段がブロックに分割さ
れることによって、各ブロックごとのクロック信号のラ
インに接続される容量も分割され、この駆動を汎用のＣ
−ＭＯＳ　）ライバ等で可能とすることができると共に
、これらが必要なときのみ駆動されることによって駆動
に臭う消費電力も大幅に削減することができるようにな
った。

【図面の簡単な説明】

第１図は本発明による走査回路の一例の構成図、第２図
はスイッチの具体例の構成図、第３図はタイミングチャ
ート図、第４図は従来の回路の構成図、第５図はタイミ
ングチャート図である。（１１）〜（１４）、（１１）〜（１４）ハスイッチ、
（２１）〜（２４）、　　（汀）〜（２４）はインバー
タアンプ、（３１）〜（３４）、　（訂）〜（３４）は
抵抗器、■はインバータ、Ｐ。Ｎ、Ｓはスイッチング素子である。代理人松隈秀盛第２図りづミング′手ヤード第３図

Claims

【特許請求の範囲】　供給されるクロック信号に従って入力スタート信号が
順次転送されて走査信号が形成される走査回路において
、上記転送を行う手段を複数のブロックに分割し、このブ
ロックごとに上記走査信号の転送されるときのみ上記ク
ロック信号の供給を行うようにした走査回路。