JPH03158824A - 液晶ディスプレイ装置 - Google Patents
液晶ディスプレイ装置Info
- Publication number
- JPH03158824A JPH03158824A JP1299327A JP29932789A JPH03158824A JP H03158824 A JPH03158824 A JP H03158824A JP 1299327 A JP1299327 A JP 1299327A JP 29932789 A JP29932789 A JP 29932789A JP H03158824 A JPH03158824 A JP H03158824A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- block
- clock
- clocked inverter
- driven
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶デイスプレィ装置等の駆動に用いられる
走査回路に関する。
走査回路に関する。
本発明は走査回路に関し、信号の転送を行う手段を複数
のブロックに分割し、このブロックごとにクロック信号
の供給を行うことによって、クロック信号の供給を容易
にしてそのための電力消費〔従来の技術〕 液晶デイスプレィ装置等の駆動を行う回路として、例え
ば第4図に示すような走査回路が提案されている(特願
昭63−163806号等参照)。
のブロックに分割し、このブロックごとにクロック信号
の供給を行うことによって、クロック信号の供給を容易
にしてそのための電力消費〔従来の技術〕 液晶デイスプレィ装置等の駆動を行う回路として、例え
ば第4図に示すような走査回路が提案されている(特願
昭63−163806号等参照)。
すなわち図において、V 001 V s5への電源ラ
インにそれぞれクロック信号で駆動されるスイッチング
素子P、Nの設けられたクロックドインバータが用意さ
れる。
インにそれぞれクロック信号で駆動されるスイッチング
素子P、Nの設けられたクロックドインバータが用意さ
れる。
そして例えば水平走査に用いる場合には、スイッチング
素子P、Nに水平画像クロック信号He及び■7が供給
されると共に、入力スタート信号H8がクロック信号H
c、H,に同期して駆動される初段のクロックドインバ
ータ111+に供給される。さらにこのインバータ■1
゜の出力が通常構成のインバータIIIを介して次段に
供給されると共に、インバータI11の出力がインバー
タ11゜の駆動と反転で駆動されるクロックドインバー
タI+zを介してインバータ■1゜の出力に帰還される
。これによってインバータI、。〜I、□にてlクロッ
ク期間のラッチが行われる。このラッチされた信号が出
力信号φ□、とじて取され、この出力信号φH1が例え
ば入力ビデオ信号VINの水平方向のサンプリングを行
うスイッチング素子S1のゲートに供給される。
素子P、Nに水平画像クロック信号He及び■7が供給
されると共に、入力スタート信号H8がクロック信号H
c、H,に同期して駆動される初段のクロックドインバ
ータ111+に供給される。さらにこのインバータ■1
゜の出力が通常構成のインバータIIIを介して次段に
供給されると共に、インバータI11の出力がインバー
タ11゜の駆動と反転で駆動されるクロックドインバー
タI+zを介してインバータ■1゜の出力に帰還される
。これによってインバータI、。〜I、□にてlクロッ
ク期間のラッチが行われる。このラッチされた信号が出
力信号φ□、とじて取され、この出力信号φH1が例え
ば入力ビデオ信号VINの水平方向のサンプリングを行
うスイッチング素子S1のゲートに供給される。
さらに次段以降、上述の回路が繰り返し設けられると共
に、これらの回路には一段毎にクロック信号Hc、He
が反転されて供給されるように構成される。
に、これらの回路には一段毎にクロック信号Hc、He
が反転されて供給されるように構成される。
従ってこの回路に第5図A、Bに示すようなりロック信
号He、Hcが供給され、同図Cに示すような入力スタ
ート信号H3が供給されると、各段からはそれぞれ同図
り、E・・・・に示すような出力信号φH++ φH
2・・・・が取出される。そしてこれらの信号がスイッ
チング素子S、、S、・・・・の各ゲートに供給される
ことによって、人力ビデオ信号VINの水平方向のサン
プリングが行われる。
号He、Hcが供給され、同図Cに示すような入力スタ
ート信号H3が供給されると、各段からはそれぞれ同図
り、E・・・・に示すような出力信号φH++ φH
2・・・・が取出される。そしてこれらの信号がスイッ
チング素子S、、S、・・・・の各ゲートに供給される
ことによって、人力ビデオ信号VINの水平方向のサン
プリングが行われる。
〔発明が解決しようとする課題]
ところが上述の従来の構成において、クロック信号H,
,Hcの供給される信号ラインには、それぞれ、 HC→(Nz、P+□)(N2□、 Pz+)(N3
+、 P:l□)(N=Z、 P4.)・・・・ )1.→(Nrz、 P +υ(N、、、pg□)(
Null P3.)(N、、、P4□)・・・・ のスイッチング素子のゲートが接続されている。
,Hcの供給される信号ラインには、それぞれ、 HC→(Nz、P+□)(N2□、 Pz+)(N3
+、 P:l□)(N=Z、 P4.)・・・・ )1.→(Nrz、 P +υ(N、、、pg□)(
Null P3.)(N、、、P4□)・・・・ のスイッチング素子のゲートが接続されている。
そこでこの場合に、例えば水平方向の画素数を480と
し、各素子のサイズを、W/ L =50 Cμm)/
7〔μm〕、ゲートの厚さを600人とする出、上述の
ゲートによって形成される容1cはX(50(μm)X
7(μ+、+3 )= 200 (pF) となり、極めて大きな容量が各クロック信号のラインに
接続されていることになる。
し、各素子のサイズを、W/ L =50 Cμm)/
7〔μm〕、ゲートの厚さを600人とする出、上述の
ゲートによって形成される容1cはX(50(μm)X
7(μ+、+3 )= 200 (pF) となり、極めて大きな容量が各クロック信号のラインに
接続されていることになる。
一方、各クロック及びl■on Vsilの大きさは
10〜20V程度であり、これを例えば周波数4.5M
Hzで駆動しようとすると、上述の大容量では汎用のC
−MOSドライバ等での駆動は困難であった。
10〜20V程度であり、これを例えば周波数4.5M
Hzで駆動しようとすると、上述の大容量では汎用のC
−MOSドライバ等での駆動は困難であった。
このため特殊なりロックトライバが必要となり、また上
述の構成では駆動に臭う電力消費も増大することから、
特に液晶デイスプレィ装置の用途を考慮した場合には不
都合の要因となってしまうものであった。
述の構成では駆動に臭う電力消費も増大することから、
特に液晶デイスプレィ装置の用途を考慮した場合には不
都合の要因となってしまうものであった。
この出願はこのような点に鑑みてなされたものである。
〔課題を解決するための手段]
本発明は、供給されるクロック信号に従って入力スター
ト信号が順次転送されて走査信号が形成される走査回路
において、上記転送を行う手段(インバータI、スイッ
チング素子P、N)を複数のブロックに分割し、このブ
ロックごとに上記走査信号の転送されるときのみ(制御
信号φ8.〜φ114)上記クロック信号の供給を行う
(スイッチ(11)〜(14)、 (11)〜(14)
、アンプ(21)〜(24) 。
ト信号が順次転送されて走査信号が形成される走査回路
において、上記転送を行う手段(インバータI、スイッ
チング素子P、N)を複数のブロックに分割し、このブ
ロックごとに上記走査信号の転送されるときのみ(制御
信号φ8.〜φ114)上記クロック信号の供給を行う
(スイッチ(11)〜(14)、 (11)〜(14)
、アンプ(21)〜(24) 。
(21)〜(n))ようにした走査回路である。
これによれば、転送を行う手段がブロックに分割される
ことによって、各ブロックごとのクロック信号のライン
に接続される容量も分割され、この駆動を汎用のC−M
OSドライバ等で可能とすることができると共に、これ
らが必要なときのみ駆動されることによって駆動に臭う
消費電力も大幅に削減することができる。
ことによって、各ブロックごとのクロック信号のライン
に接続される容量も分割され、この駆動を汎用のC−M
OSドライバ等で可能とすることができると共に、これ
らが必要なときのみ駆動されることによって駆動に臭う
消費電力も大幅に削減することができる。
第1図において、例えば上述の従来の技術で述べた走査
回路について、信号の転送を行う手段(インバータ■及
びスイッチング素子P、N)が例えばn段づつ4つのブ
ロックに分割される。
回路について、信号の転送を行う手段(インバータ■及
びスイッチング素子P、N)が例えばn段づつ4つのブ
ロックに分割される。
一方クロック信号He、Hcがそれぞれスイッチ(11
)、 (11)、 (12)、 (12)、 (13)
、 (13)、 (14)。
)、 (11)、 (12)、 (12)、 (13)
、 (13)、 (14)。
(14)を介してインバータアンプ(21)、 (21
)、 (22)。
)、 (22)。
(22)、 (23)、 (23)、 (24)、ゝ(
24)に供給される。このアンプ(21)、 (21)
〜(24)、 (24)からの信号がそれぞれ第1〜第
4のブロックのクロック信号H6゜H,のラインに供給
される。
24)に供給される。このアンプ(21)、 (21)
〜(24)、 (24)からの信号がそれぞれ第1〜第
4のブロックのクロック信号H6゜H,のラインに供給
される。
さらにスイ・ンチ(11)〜(14)とアンプ(21)
〜(24)との間が、それぞれ抵抗器(31)〜(34
)を介して電源端子に接続され、スイッチ(11)〜(
14)とアンプ(21)〜(24)との間が、それぞれ
抵抗器(31)〜(34)を介して接地される。
〜(24)との間が、それぞれ抵抗器(31)〜(34
)を介して電源端子に接続され、スイッチ(11)〜(
14)とアンプ(21)〜(24)との間が、それぞれ
抵抗器(31)〜(34)を介して接地される。
なおスイッチ(11)〜(14)及び(11)〜(14
)はそれぞれ第2図AまたはBに示すようにアンド回路
またはナンド回路を用いて形成される。
)はそれぞれ第2図AまたはBに示すようにアンド回路
またはナンド回路を用いて形成される。
そしてこれらのスイッチ(11)〜(14)及び(11
)〜(14)がそれぞれ第3図A−Dに示すような制御
信号φ□〜φ14によって制御される。なおこの図にお
いて、例えば水平方向の画素数が4nの場合には、制御
信号φ3.〜φ8.の全体の幅Tが水平の有効画素数に
対応する4nn+1クロンク目分にされると共に、各制
御信号φ、〜φl14はそれぞれn+2水平クロツク信
号分とされ、各制御信号の間に2水平クロック分のオー
バーラツプが設けられる。
)〜(14)がそれぞれ第3図A−Dに示すような制御
信号φ□〜φ14によって制御される。なおこの図にお
いて、例えば水平方向の画素数が4nの場合には、制御
信号φ3.〜φ8.の全体の幅Tが水平の有効画素数に
対応する4nn+1クロンク目分にされると共に、各制
御信号φ、〜φl14はそれぞれn+2水平クロツク信
号分とされ、各制御信号の間に2水平クロック分のオー
バーラツプが設けられる。
従ってこの回路において、入力スタート信号H8が第1
ブロツクの初段のクロックドインバータ■112に供給
されると、この信号H3はアンプ(21)(汀)からの
クロック信号Hc、H,に従って転送され、順次出力信
号φ□・・・・が出力される。そしてnクロック目にク
ロックドインバータ)(j、I、iが駆動され、次のn
+1クロンク目でクロックドインバータl i、I、i
が駆動されて転送された信号H5がラッチされると共に
、このとき第2ブロツクのクロックドインバータl %
2.jが駆動されて、信号H3が第2ブロツクに供給さ
れる。さらにn+2クロツク目以後の信号H3は第2ブ
ロツクを転送されると共に、n+2クロツク目でクロッ
クドインバータ1周が駆動されて出力信号φ、はりセッ
トされる。
ブロツクの初段のクロックドインバータ■112に供給
されると、この信号H3はアンプ(21)(汀)からの
クロック信号Hc、H,に従って転送され、順次出力信
号φ□・・・・が出力される。そしてnクロック目にク
ロックドインバータ)(j、I、iが駆動され、次のn
+1クロンク目でクロックドインバータl i、I、i
が駆動されて転送された信号H5がラッチされると共に
、このとき第2ブロツクのクロックドインバータl %
2.jが駆動されて、信号H3が第2ブロツクに供給さ
れる。さらにn+2クロツク目以後の信号H3は第2ブ
ロツクを転送されると共に、n+2クロツク目でクロッ
クドインバータ1周が駆動されて出力信号φ、はりセッ
トされる。
このようにして信号H3は分割された各ブロック渡って
転送され、全体に亘っての走査が行われる。そしてこの
場合に各ブロックのクロック信号のラインには、本来の
のスイッチング素子のゲートが接続されているの
で、それによる容量(暫)による駆動を容易に行うこと
ができる。
転送され、全体に亘っての走査が行われる。そしてこの
場合に各ブロックのクロック信号のラインには、本来の
のスイッチング素子のゲートが接続されているの
で、それによる容量(暫)による駆動を容易に行うこと
ができる。
またスイッチ(11)〜(14)、 (11)〜(14
)がオフの状態では抵抗器(31)〜(34)、 (3
1)〜(34)の作用によってインバータアンプ(21
)〜(24)の出力が低電位、インバータアンプ(21
)〜(24)の出力が高電位になり、これによって走査
回路の出力信号はリセット状態に固定される。
)がオフの状態では抵抗器(31)〜(34)、 (3
1)〜(34)の作用によってインバータアンプ(21
)〜(24)の出力が低電位、インバータアンプ(21
)〜(24)の出力が高電位になり、これによって走査
回路の出力信号はリセット状態に固定される。
こうして上述の回路によれば、転送を行う手段がブロッ
クに分割されることによって、各ブロックごとのクロッ
ク信号のラインに接続される容量も分割され、この駆動
を汎用のC−MOSドライバ等で可能にすることができ
ると共に、これらが必要なときのみ駆動されることによ
って駆動に具う消費電力も大幅に削減することができる
ものである。
クに分割されることによって、各ブロックごとのクロッ
ク信号のラインに接続される容量も分割され、この駆動
を汎用のC−MOSドライバ等で可能にすることができ
ると共に、これらが必要なときのみ駆動されることによ
って駆動に具う消費電力も大幅に削減することができる
ものである。
またこれによれば、駆動をTPTで行うことも可能にな
り、ドライバを液晶デイスプレィ装置のパネル上に内蔵
させることが可能になると共に、このTPTでレベル変
換も行うようにすれば、外部からはTTLレベルでの信
号の供給が可能になる。
り、ドライバを液晶デイスプレィ装置のパネル上に内蔵
させることが可能になると共に、このTPTでレベル変
換も行うようにすれば、外部からはTTLレベルでの信
号の供給が可能になる。
さらにこの装置によれば、表示の高解像度化を容易に実
現することができる。
現することができる。
なお以上の説明で具体的な転送手段の構成は上述の例に
限定されるものではなく、特にクロック信号で回路の駆
動を行うと共に、単発のパルスを転送して走査信号を形
成する場合に適用できるものである。
限定されるものではなく、特にクロック信号で回路の駆
動を行うと共に、単発のパルスを転送して走査信号を形
成する場合に適用できるものである。
この発明によれば、転送を行う手段がブロックに分割さ
れることによって、各ブロックごとのクロック信号のラ
インに接続される容量も分割され、この駆動を汎用のC
−MOS )ライバ等で可能とすることができると共に
、これらが必要なときのみ駆動されることによって駆動
に臭う消費電力も大幅に削減することができるようにな
った。
れることによって、各ブロックごとのクロック信号のラ
インに接続される容量も分割され、この駆動を汎用のC
−MOS )ライバ等で可能とすることができると共に
、これらが必要なときのみ駆動されることによって駆動
に臭う消費電力も大幅に削減することができるようにな
った。
第1図は本発明による走査回路の一例の構成図、第2図
はスイッチの具体例の構成図、第3図はタイミングチャ
ート図、第4図は従来の回路の構成図、第5図はタイミ
ングチャート図である。 (11)〜(14)、(11)〜(14)ハスイッチ、
(21)〜(24)、 (汀)〜(24)はインバー
タアンプ、(31)〜(34)、 (訂)〜(34)は
抵抗器、■はインバータ、P。 N、Sはスイッチング素子である。 代 理 人 松 隈 秀 盛 第2図 りづミング′手ヤード 第3図
はスイッチの具体例の構成図、第3図はタイミングチャ
ート図、第4図は従来の回路の構成図、第5図はタイミ
ングチャート図である。 (11)〜(14)、(11)〜(14)ハスイッチ、
(21)〜(24)、 (汀)〜(24)はインバー
タアンプ、(31)〜(34)、 (訂)〜(34)は
抵抗器、■はインバータ、P。 N、Sはスイッチング素子である。 代 理 人 松 隈 秀 盛 第2図 りづミング′手ヤード 第3図
Claims (1)
- 【特許請求の範囲】 供給されるクロック信号に従って入力スタート信号が
順次転送されて走査信号が形成される走査回路において
、 上記転送を行う手段を複数のブロックに分割し、このブ
ロックごとに上記走査信号の転送されるときのみ上記ク
ロック信号の供給を行うようにした走査回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1299327A JP2867492B2 (ja) | 1989-11-17 | 1989-11-17 | 液晶ディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1299327A JP2867492B2 (ja) | 1989-11-17 | 1989-11-17 | 液晶ディスプレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03158824A true JPH03158824A (ja) | 1991-07-08 |
JP2867492B2 JP2867492B2 (ja) | 1999-03-08 |
Family
ID=17871109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1299327A Expired - Lifetime JP2867492B2 (ja) | 1989-11-17 | 1989-11-17 | 液晶ディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2867492B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011043215A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and display device and driving method thereof |
US9171640B2 (en) | 2009-10-09 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and display device |
-
1989
- 1989-11-17 JP JP1299327A patent/JP2867492B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011043215A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and display device and driving method thereof |
US9171640B2 (en) | 2009-10-09 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and display device |
US10181359B2 (en) | 2009-10-09 | 2019-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and display device |
US11296120B2 (en) | 2009-10-09 | 2022-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and display device and driving method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2867492B2 (ja) | 1999-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0221307B1 (en) | Signal electrode drive apparatus for use in a liquid crystal display | |
US7339571B2 (en) | Liquid crystal display device | |
US6963327B2 (en) | Shift register circuit including first shift register having plurality of stages connected in cascade and second shift register having more stages | |
WO2017092089A1 (zh) | 栅极驱动电路和使用栅极驱动电路的显示器 | |
CN105047120B (zh) | 一种栅极驱动电路及其驱动方法、显示装置 | |
KR20000062443A (ko) | 표시소자용 구동장치 및 이를 사용한 표시모듈 | |
KR19980021332A (ko) | Lcd 패널 구동 회로 | |
US4785297A (en) | Driver circuit for matrix type display device | |
US6909418B2 (en) | Image display apparatus | |
JPH1124632A (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
US6788757B1 (en) | Bi-directional shift-register circuit | |
EP1288907A3 (en) | Display apparatus with a data line driver for avoiding overlap sampling | |
JP2003037492A (ja) | 信号処理回路、低電圧信号発生器およびそれを備えた画像表示装置 | |
KR100345285B1 (ko) | 액정표시기용 디지털 구동회로 | |
JP3212352B2 (ja) | 表示駆動装置 | |
JPH03158824A (ja) | 液晶ディスプレイ装置 | |
JP4016163B2 (ja) | 液晶表示装置およびそのデータ線駆動回路 | |
JP2000250495A (ja) | 液晶表示パネルのデータ線駆動装置 | |
JPH08248926A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
JPH09153296A (ja) | 液晶表示装置及びそのシフトレジスタ回路 | |
JP2004127509A (ja) | シフトレジスタ回路および画像表示装置 | |
JP3222882B2 (ja) | 表示パネル駆動用ドライバ駆動方法および表示装置 | |
JPH0446386A (ja) | 液晶表示装置の駆動回路 | |
JPH04109776A (ja) | 固体撮像装置 | |
JP2666361B2 (ja) | 信号伝送回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |