JPH031570A - 半導体装置接続用接点スタツド構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、高性能半導体チップ用の多重レベル、共通平
面に位置した、金属／絶縁体配線層の形成方法に関し、
特に、前記半導体チップに、違ったレベルで金属層を配
線するための接点スタットの製造方法に関する。

Ｂ、従来技術と本発明が解決しようとする課題半導体チ
ップは、接点が金属配線のパターンによって相互接続さ
れるデバイスの配置から成る。

ＶＬＳＩチップにおいて、これらの金属パターンは多重
層であり、そして絶縁材料層によって分難されている。

この金属配線パターンの眉間配線は、ホール（又は、バ
イアホール）によって形成される。これらの配線は、絶
縁体を貫いてエツチングされる。典型的なチップ設計は
、１つ若しくは２つ又は３つの配線層から成る。

集積回路装置用の配線冶金系の形成は、通常、金属層を
一面に堆積し、金属層上にフォトレジスト層を形成し、
所望の冶金パターンにレジストを露光し、レジストを現
像し、また、後で、相互接続配線を形成するために、レ
ジストの下の金属層の露呈された部分をエツチングする
ことによって行われる。配線パターンは、後で、絶縁層
によって覆われ、平坦化され、それから、他の冶金パタ
ーンは、上記絶縁層上に形成される。所望の相互接続配
線ダイヤグラムが完成するまで、多層間の接点は、バイ
アホールを通じて形成された。

基板上のデバイス接点に対する多重レベル配線構造の相
互接続は、通路配線層の形成によって行なわれる。

デバイス処理時間をさらに減少させ、デバイスサイズを
小さくするために、通路配線層は、従来スタットとして
知られているバイアスタット又は垂直配線にとって変わ
られた。今では、スタットは、上部多重レベル配線系と
相互接続するためにデバイス接点の上に直接配置され得
る。

スタットは、′消耗性マスク方法″又は“リフトオフ方
法″と言われる方法を使用することによって形成される
ことが知られている。そして、これらは、米国特許第２
５５９３８９号において最初に記述され、クレームされ
た。例えば、１９７３年８月３１日に出願された米国特
許第３８４９１３６号及び１９７３年１１月２９日に出
願された米国特許第３８７３３６１号において、基礎的
リフトオフ方法の改良が行なわれている。しかしながら
、スタット冶金を形成するためのりフトオフ技術は、全
体的に次の問題を克服していない。

その問題とは、スタット冶金の規則正しい堆積、規則正
しいスタットの高さを達成することに関係した平坦化の
問題、高縦横比を持つスタットの堆積、また、好ましい
スタット冶金のエレクトロマイグレーション傾向である
。

スタット形成に関係したこれらの問題の例は、スタット
金属としてアルミニウムを使ってリフトオフ方法を行な
うと起り得る。アルミニウムは、蒸着によって堆積され
る必要がある。しかしながら、アルミニウムの蒸着は、
その形成において、ボイドや規則性の問題を発生するこ
とが知られている。

スタットの形成に関係した他の問題は、マスクスライス
工程の特質によって起ることが知られている構造的不規
則性である。例えば、マスタスライス工程が接点の深さ
に変化を生じさせるので、堆積されたスタットの高さが
まちまちになり、その結果アルミニウムスタットは平ら
な面を形成するようにイオンエツチングされなければな
らないようになる。（例えば、米国特許第４５４１１６
９参照）。

スタットの平坦化を達成するために、多くの技術が提案
されてきているけれども、これらの技術は、すべてリフ
トオフの前のイオンエツチングの使用に基いている。例
えば、米国特許第４４１０６２２号、第４４７０８７４
号または第４５４１１６９号において、その結果は、平
坦化が一貫して達成されておらず、それらの方法は、よ
り大きな線幅とスタットに制限されている。

更に、スタット金属としてアルミニウムを使用した場合
、接点合金化／浸透、エレクトロマイグレーションまた
シリコン粒子形成の点がらさらに、問題がある。シリコ
ンは、接点穴内に粒子及び薄膜を形成し、この結果アル
ミニウムが基板表面がら隔離されることになる。更に、
デバイス多重レベル配線系統における寸法を限りなく減
少し続ける場合、アルミニウムを使用する際の絶縁及び
エレクトロマイグレーション公差についての限界に直面
する。

シリコン型基板上に堆積したアルミニウムに関係したエ
レクトロマイグレーションの問題は、タングステン層を
拡散バリヤとして使用することによって除かれることが
提案されている。（Ｍ、Ｌ。

Ｇｒｅｅｎ及びＲ，Ａ、Ｌｅｖｙによる、１９８５年９
月の半導体装置及び材料学会における会報セミコン／イ
ースト８５の第５７乃至６３頁）、。

しかしながら、タングステン／シリコンの境界で生じる
欠陥″ウオームホール″及びＬＰＧＶＤによるタングス
テン堆積からイオン注入されたＮ＋＋ シリコンかＰ　シリコンの選択的侵食の問題によって、
接点スタット充填的冶金としてＬＰＧＶＤによるタング
ステンの単独使用をすべきでないことがわかった。

更に最近の刊行物で（Ｕ、Ｆｒ１ｔｓｃｈ、Ｇ、Ｈｉｇ
ｅｌｉｎ、Ｇ。

Ｅｎｄｅｒｓ及びＷ、Ｍｕｌｌｅｒらによる、１９８８
年６月１３．１４日におけるＶ−ＭＩＣ会議の技術的会
報第６９乃至７５頁）、この著者らは、ＣＭＯ８装置に
おけるＣＶＤによるタングステンの堆積に関係した欠陥
に対する１つの解決を提案している。

その中において、著者らは、ＣＶＤによるタングステン
層の堆積の前に、スパッタリングによってチタニウム／
チタニウム窒素物の拡散バリヤを最初に堆積させること
を提案している。しかしながら、この構造は、後にくる
ＣＶＤ耐火性金属の原子構造に整合する結晶種層を形成
しない。そのため、ＣＶＤ耐火性埋め金属とチタニウム
窒化物層との間に、例えば機械的分離そして／又は電気
抵抗のような界面の問題が存在し得る。

そのため、本発明の目的は、ＶＬＳＩ半導体装置用の多
重レベル、共通平面に位置した金属及び絶縁配線系統の
製造方法を提供することである。

更に本発明の他の目的は、相互接続配線の第１のレベル
に基板を接続するための平面スタットを提供することで
ある。

また、別の目的は、リフトオフ公差（すなわち、１．５
μｍより小さいスタット幅）を生じさせ得ない配線スタ
ットを提供することである。

また、他の目的は、低エレクトロマイグレーション特性
を持つボイドのない堆積用の非反応性金属の基板接点ス
タットを提供することである。

更に他の目的は、種々の半導体デバイス接点とともに使
用可能な基板接点スタット構造を提供することである。

Ｃ０課題を解するための手段 接点スタット冶金のための準備ができている段階まで処
理されている基板上へ、絶縁体が一面に堆積される。次
にこの絶縁体は、平面化され、それから各部分は、接点
用の基板表面を露光するために予め決められた位置で選
択的に除去される。

次に、反応性付着層が、上記絶縁体上及び上記接点穴内
に一面に堆積される。

次に、結晶種層が、上記付着層上に堆積される。

これら両層共スパッタリングによって付着される。

好ましくは、その付着層が５ｉｎ２を還元させることが
できる遷移金属であり、さらに、結晶種層が耐火性金属
であるのが良い。しかしながら、接点が形成されるべき
特定のトランジスタ構成要素によっては付着層は、遷移
金属又は耐火性金属と反応性金属の合金のいづれかであ
り得る。

次に例えば、タングステンのような耐火性金属が、接点
スタットの形成を完成させるために、充填物層として化
学的気相成長（ＣＶＤ）される。

その表面は、前記絶縁体及び前記スタットが共通の平ら
な表面を形成するように再び平坦化される。

相互接続配線の連続上部層は、それからスタット上へ形
成され得る。従って、前記基板への接点が前もって堆積
されたスタットを通じて形成されるように、前記スタッ
ト上へ配線冶金が堆積される。

Ｄ、実施例 第１図を参照すると、基板１が示されており、これは例
えばＳ　ｉＯ，／Ｓ　ｉ、Ｎ４のような二つの部分から
なる第１＃＠縁層３を有する典型的に単結晶シリコン又
は他の半導体材料である。好ましくは、第１絶縁層３は
、その上に約１５００人のＳｉ□Ｎ４層を熱的に成長さ
せる約１０００人の熱的成長ＳｉＯ□層を含んでいる。

本発明の好ましい実施例における基板１は、その中に作
りこまれた能動装置および受動装置を有し、また装置間
を互いに電気的に絶縁するための手段（示されていない
）を有する集積回路装置である。本出顕において第１絶
縁層３は、接点領域７（すなわち、Ｐｔ５ｉ）に接点を
形成するための接点穴５を設けている。

次に第２図を参照すると、エツチング停止Ｍ９は、第１
絶縁Ｍ３及び基板１に沿うように堆積される。エツチン
グ停止層９は、後の被覆材料とエツチング抵抗の点で顕
著な違いを示すけれども、基板１及び第１＃！縁層３の
表面に一致して全体を覆うように付着する無機材料から
成り得る。

第３図に示すように、前記エツチング停止層９上に、第
２絶縁層１１が堆積される。例えば、スバッタ又は化学
的気相成長（ＣＶＤ）されたＳｉＯ２若しくはほうりん
けい酸ガラス（ＢＰＳＧ）又はりんけい酸ガラス（ＰＳ
Ｇ）が第２図に示す構造を覆うように配置される。その
第２絶縁層１１内の厚さが、スタット冶金の形成用の上
記絶縁層１１内に向ってエツチングされるチャンネルに
形成される配線のレベルの厚さを決定することが、三当
業者によって認識されるべきである。次に、第２絶縁層
１１は、第４図に示されるように、反応性イオンエツチ
ング（ＲＩＥ）によるエツチングを含む現存の平坦化技
術によって平坦化される。

次に第５図を参照すると、いったん第２絶縁体表面が平
坦化されると、バイアホール又はスタットホール１３が
標準的なフォトリングラフィ技術又はＲＩＥ技術を使用
することによって、上記絶縁層１１内に形成される。次
に、所望のパターンがウェットエツチング技術又はＲＩ
Ｅエツチング技術によってエツチング停止Ｎ９に転写さ
れる。

細かい寸法が要求される場合は、特にＲＩＥエツチング
技術が好ましい。バイアホール又は配線冶金パターンを
形成する他の可能な技術は、投影レーザーで促進される
エツチング及びスパッタリング技術又は反応性イオンビ
ームエツチングを含んでいる。絶縁層９及び３は、基板
の接点領域を露光するために開けられる。第５図は接点
穴５と同じ幅の技術領域７を示しているけれども、スタ
ットは、接点領域７よりも大きくなり得るか及び／又は
２以上の穴でさえ接続し得るということに注意すべきで
ある。

接点穴が画定された後、反応性付着層１５は、第６図に
示すように、第５図に示した構造上を覆うようにスパッ
タ又は蒸着によって形成される。

付着層は、２００人乃至１０００人の膜厚になるように
堆積される。好ましい実施例において、シリコンに直接
形成されるエミッタ接点用の付着金属としてチタニウム
が使用される。当業者は、ＳｉＯ２及び／又は珪化物を
形成することなくオーミック接点又はショットキー障壁
接点を形成することを認識するであろう。遷移金属のい
づれかを含むその他の金属も又付着金属及び反応性金属
としての使用に充分適合する。しかしながら、使用され
るべき的確な付着金属層は、組み込まれるべき特定の構
成要素接点によって変わることに注意すべきである。

例えば、仮りに集積回路の構成要素が低障壁高さのショ
ットキー障壁ダイオード（Ｌ　Ｓ　Ｂ　Ｄ）であるなら
ば、純粋な反応性金属（すなわち、チタニウム）又は反
応性金属、耐火性金属の合金（すなわち、１０％Ｔｉと
９０％Ｗを有するＴｉＷ合金）のいづれかを使用する必
要がある。次に当該反応性付着層１５の後には、純粋な
耐火性金属（すなわち、スパッタによって付着したタン
グステン）から成る種層が続く。

例えば、高障壁高さを持つショットキー障壁ダイオード
（Ｈ８ＢＤ）　、ベース、コレクタまた抵抗用等の接点
のような他の接点に関して、接点領域７は、そこにおい
て堆積されたプラチナを有していても良く、こ九はプラ
チナ珪化物を形成する。

これらの接点において、ただスパッタされた耐火性金属
種層だけが必要とされる。

第６図を再び参照すると、金属種層２１が前記反応性付
着ＪｉｌｌＳ上ヘスバ上メスバッタされる。

当該種Ｍ２１は、典型として約１０００人の厚さを有す
るが、おおよそであって、実際の厚さは、後に続く充填
材層へのシリコンの浸透を防ぐ種層２１の能力次第によ
って変化し得る。

シリコンに対する拡散バリヤを提供することに加えて、
種層２１もまた、充填物Ｊｌ１１７の堆積のための核層
としての役目を果す。好ましい実施例において、種層２
１は、耐火性金属の分類に属する金属である（すなわち
、タングステン、モリブデン、タンタル等）。

次に、接点スタット充填物冶金１７が前記種層２１上へ
化学的に気相成長される。接点スタット冶金は、第７図
に示すように、種層２１の表面上を覆うように堆積され
る。接点スタット冶金の厚さは少くともスタットバイア
と同じぐらい大きい。

種層の冶金と同様に、耐火性金属（すなわち、タングス
テン、モリブデン等）は、接点スタットにとって好まし
い金属である。

第８図に見られるように、充填物金属層１７が堆積され
ると、それから接点スタット構造は平坦化され得る。多
数の技術が金属と絶縁体材料の結合について大きな除去
速度比を有する異なる層化された構造を平坦化するため
に存在している。使用可能な技術としてＲＩＥエツチン
グ等があるが必ずしもこれに限定されない。これらの技
術によって、被覆付着層、種層、充填物層は、絶縁体接
点の表面と冶金とが共通の平面に位置するように除去さ
れる。

次に、相互接続チャネルがレジスト被覆層（図示してい
ない）内に標準的なフォトリソグラフィによって画定さ
れる。

被覆金属配線へのスタットバイア接続が望まれる場所で
は被覆層における個々のチャネル穴は少くとも部分的に
接点スタットを覆うように整列されなければならない。

第９図に示すように、チャネルがフォトレジスト層中に
設けられた後の実施例の１つの特定の型において、水平
に設けられた金属配線１９が構成上に堆積されている。

フォトレジストと余分な金属が配線冶金１９を残して除
去される。しかしながら、付加的なリフトオフ工程が記
述されでいるが、サブトラクティブ法（すなわち、ＲＩ
Ｅ又はウェットエツチング）でリフトオフ工程のこの段
階を実行することができることがいわゆる当業者によっ
て認識されるべきである。

次に例えば、スパッタされたＳｉＯ□又はＣｖＤによる
酸化物のような絶縁材料層が前期配線冶金１９上へ堆積
される。Ｓｉｎ、絶縁物に対して、バイア穴は配線冶金
１９に接触させるためにバイア穴がエツチングされ得る
。次に、スタット冶金は、前記バイア穴中へスパッタ堆
積され、前期絶縁物上を覆う。好ましくは、この段階で
スタット冶金ベースが配線冶金１９と同じ冶金であれば
良い。これはＡＱ−Ｃｕをベースとした合金であるのが
好ましい。

次に、被覆冶金は、次の別の配線段階の準備として、絶
縁体表面に対して平坦化される。次いで、前述の配線法
工程が基板上に連続層を形成するために反復され得る。

Ｅ０発明の効果 本発明によれば、多層配線層間の機械的分離や電気抵抗
のような界面での問題を生じさせず、低エレクトロマイ
グレーション特性を有するボイドのない基板接点スタン
ドを得ることができる。

【図面の簡単な説明】

第１図は、半導体チップ上へのデバイス接点形成を通じ
て処理された半導体チップの部分横断面図である。 第２図は、基板表面上へエツチング停止層の堆積が行な
われた第１図の半導体構造を示している。 第３図は、絶縁体が半導体チップ上に堆積された第２図
の半導体構造を示している。 第４図は、絶縁体が平面化された第３図の半導体構造を
示している。 第５図は、デバイス接点が露光された第４図の半導体構
造を示している。 第６図は、金属が表面上に堆積された第５図の半導体構
造を示している。 第７図は、接点スタット冶金が拡散バリヤ上に堆積され
た第６図の半導体構造を示している。 第８図は、金属及び絶縁体が共通平面に位置するように
形成された第７図の半導体構造を示している。 第９図は、配線冶金の堆積を表おす第８図の半導体構造
を示している。 １・・・基板、３・・・第１絶縁層、５・・・接点穴、
７・・・接点領域、９・・・エツチング停止層、１１・
・・第２絶縁暦、１３・・・ホール、１５・・・反応性
付着層、１７・・・充填物層、１９・・・配線冶金、２
１・・・シード層。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名） ２４−　シード肩

Claims (1)

1. 【特許請求の範囲】 ａ、半導体デバイス接点位置に穴を有する絶縁体材料を
   基板上に堆積した絶縁層と、 ｂ、前記基板の材料と反応し、その位置に付着し、前記
   絶縁層の穴を埋め込むように堆積した所定の厚さを有す
   る第１金属層と、 ｃ、前記第１金属層上へ一致するように堆積した耐火性
   金属から成る所定の厚さを有する第２金属層と、 ｄ、接点スタットを埋めるために前記第２金属層上へ堆
   積した耐火性金層から成る第３金属層とを含んでいる、 半導体デバイス接点と他の半導体デバイス接点とを相互
   接続配線するための基板に形成された半導体デバイス接
   点接続用接点スタット構造。