JPH031570A - 半導体装置接続用接点スタツド構造 - Google Patents
半導体装置接続用接点スタツド構造Info
- Publication number
- JPH031570A JPH031570A JP20710589A JP20710589A JPH031570A JP H031570 A JPH031570 A JP H031570A JP 20710589 A JP20710589 A JP 20710589A JP 20710589 A JP20710589 A JP 20710589A JP H031570 A JPH031570 A JP H031570A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- deposited
- metal
- substrate
- stud
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000003870 refractory metal Substances 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 abstract description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 10
- 239000010937 tungsten Substances 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 239000000945 filler Substances 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 4
- 229910052723 transition metal Inorganic materials 0.000 abstract description 4
- 150000003624 transition metals Chemical class 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 230000005012 migration Effects 0.000 abstract 1
- 238000013508 migration Methods 0.000 abstract 1
- 239000011800 void material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 68
- 238000000034 method Methods 0.000 description 26
- 238000005272 metallurgy Methods 0.000 description 25
- 239000012212 insulator Substances 0.000 description 15
- 238000005530 etching Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 239000004823 Reactive adhesive Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、高性能半導体チップ用の多重レベル、共通平
面に位置した、金属/絶縁体配線層の形成方法に関し、
特に、前記半導体チップに、違ったレベルで金属層を配
線するための接点スタットの製造方法に関する。
面に位置した、金属/絶縁体配線層の形成方法に関し、
特に、前記半導体チップに、違ったレベルで金属層を配
線するための接点スタットの製造方法に関する。
B、従来技術と本発明が解決しようとする課題半導体チ
ップは、接点が金属配線のパターンによって相互接続さ
れるデバイスの配置から成る。
ップは、接点が金属配線のパターンによって相互接続さ
れるデバイスの配置から成る。
VLSIチップにおいて、これらの金属パターンは多重
層であり、そして絶縁材料層によって分難されている。
層であり、そして絶縁材料層によって分難されている。
この金属配線パターンの眉間配線は、ホール(又は、バ
イアホール)によって形成される。これらの配線は、絶
縁体を貫いてエツチングされる。典型的なチップ設計は
、1つ若しくは2つ又は3つの配線層から成る。
イアホール)によって形成される。これらの配線は、絶
縁体を貫いてエツチングされる。典型的なチップ設計は
、1つ若しくは2つ又は3つの配線層から成る。
集積回路装置用の配線冶金系の形成は、通常、金属層を
一面に堆積し、金属層上にフォトレジスト層を形成し、
所望の冶金パターンにレジストを露光し、レジストを現
像し、また、後で、相互接続配線を形成するために、レ
ジストの下の金属層の露呈された部分をエツチングする
ことによって行われる。配線パターンは、後で、絶縁層
によって覆われ、平坦化され、それから、他の冶金パタ
ーンは、上記絶縁層上に形成される。所望の相互接続配
線ダイヤグラムが完成するまで、多層間の接点は、バイ
アホールを通じて形成された。
一面に堆積し、金属層上にフォトレジスト層を形成し、
所望の冶金パターンにレジストを露光し、レジストを現
像し、また、後で、相互接続配線を形成するために、レ
ジストの下の金属層の露呈された部分をエツチングする
ことによって行われる。配線パターンは、後で、絶縁層
によって覆われ、平坦化され、それから、他の冶金パタ
ーンは、上記絶縁層上に形成される。所望の相互接続配
線ダイヤグラムが完成するまで、多層間の接点は、バイ
アホールを通じて形成された。
基板上のデバイス接点に対する多重レベル配線構造の相
互接続は、通路配線層の形成によって行なわれる。
互接続は、通路配線層の形成によって行なわれる。
デバイス処理時間をさらに減少させ、デバイスサイズを
小さくするために、通路配線層は、従来スタットとして
知られているバイアスタット又は垂直配線にとって変わ
られた。今では、スタットは、上部多重レベル配線系と
相互接続するためにデバイス接点の上に直接配置され得
る。
小さくするために、通路配線層は、従来スタットとして
知られているバイアスタット又は垂直配線にとって変わ
られた。今では、スタットは、上部多重レベル配線系と
相互接続するためにデバイス接点の上に直接配置され得
る。
スタットは、′消耗性マスク方法″又は“リフトオフ方
法″と言われる方法を使用することによって形成される
ことが知られている。そして、これらは、米国特許第2
559389号において最初に記述され、クレームされ
た。例えば、1973年8月31日に出願された米国特
許第3849136号及び1973年11月29日に出
願された米国特許第3873361号において、基礎的
リフトオフ方法の改良が行なわれている。しかしながら
、スタット冶金を形成するためのりフトオフ技術は、全
体的に次の問題を克服していない。
法″と言われる方法を使用することによって形成される
ことが知られている。そして、これらは、米国特許第2
559389号において最初に記述され、クレームされ
た。例えば、1973年8月31日に出願された米国特
許第3849136号及び1973年11月29日に出
願された米国特許第3873361号において、基礎的
リフトオフ方法の改良が行なわれている。しかしながら
、スタット冶金を形成するためのりフトオフ技術は、全
体的に次の問題を克服していない。
その問題とは、スタット冶金の規則正しい堆積、規則正
しいスタットの高さを達成することに関係した平坦化の
問題、高縦横比を持つスタットの堆積、また、好ましい
スタット冶金のエレクトロマイグレーション傾向である
。
しいスタットの高さを達成することに関係した平坦化の
問題、高縦横比を持つスタットの堆積、また、好ましい
スタット冶金のエレクトロマイグレーション傾向である
。
スタット形成に関係したこれらの問題の例は、スタット
金属としてアルミニウムを使ってリフトオフ方法を行な
うと起り得る。アルミニウムは、蒸着によって堆積され
る必要がある。しかしながら、アルミニウムの蒸着は、
その形成において、ボイドや規則性の問題を発生するこ
とが知られている。
金属としてアルミニウムを使ってリフトオフ方法を行な
うと起り得る。アルミニウムは、蒸着によって堆積され
る必要がある。しかしながら、アルミニウムの蒸着は、
その形成において、ボイドや規則性の問題を発生するこ
とが知られている。
スタットの形成に関係した他の問題は、マスクスライス
工程の特質によって起ることが知られている構造的不規
則性である。例えば、マスタスライス工程が接点の深さ
に変化を生じさせるので、堆積されたスタットの高さが
まちまちになり、その結果アルミニウムスタットは平ら
な面を形成するようにイオンエツチングされなければな
らないようになる。(例えば、米国特許第454116
9参照)。
工程の特質によって起ることが知られている構造的不規
則性である。例えば、マスタスライス工程が接点の深さ
に変化を生じさせるので、堆積されたスタットの高さが
まちまちになり、その結果アルミニウムスタットは平ら
な面を形成するようにイオンエツチングされなければな
らないようになる。(例えば、米国特許第454116
9参照)。
スタットの平坦化を達成するために、多くの技術が提案
されてきているけれども、これらの技術は、すべてリフ
トオフの前のイオンエツチングの使用に基いている。例
えば、米国特許第4410622号、第4470874
号または第4541169号において、その結果は、平
坦化が一貫して達成されておらず、それらの方法は、よ
り大きな線幅とスタットに制限されている。
されてきているけれども、これらの技術は、すべてリフ
トオフの前のイオンエツチングの使用に基いている。例
えば、米国特許第4410622号、第4470874
号または第4541169号において、その結果は、平
坦化が一貫して達成されておらず、それらの方法は、よ
り大きな線幅とスタットに制限されている。
更に、スタット金属としてアルミニウムを使用した場合
、接点合金化/浸透、エレクトロマイグレーションまた
シリコン粒子形成の点がらさらに、問題がある。シリコ
ンは、接点穴内に粒子及び薄膜を形成し、この結果アル
ミニウムが基板表面がら隔離されることになる。更に、
デバイス多重レベル配線系統における寸法を限りなく減
少し続ける場合、アルミニウムを使用する際の絶縁及び
エレクトロマイグレーション公差についての限界に直面
する。
、接点合金化/浸透、エレクトロマイグレーションまた
シリコン粒子形成の点がらさらに、問題がある。シリコ
ンは、接点穴内に粒子及び薄膜を形成し、この結果アル
ミニウムが基板表面がら隔離されることになる。更に、
デバイス多重レベル配線系統における寸法を限りなく減
少し続ける場合、アルミニウムを使用する際の絶縁及び
エレクトロマイグレーション公差についての限界に直面
する。
シリコン型基板上に堆積したアルミニウムに関係したエ
レクトロマイグレーションの問題は、タングステン層を
拡散バリヤとして使用することによって除かれることが
提案されている。(M、L。
レクトロマイグレーションの問題は、タングステン層を
拡散バリヤとして使用することによって除かれることが
提案されている。(M、L。
Green及びR,A、Levyによる、1985年9
月の半導体装置及び材料学会における会報セミコン/イ
ースト85の第57乃至63頁)、。
月の半導体装置及び材料学会における会報セミコン/イ
ースト85の第57乃至63頁)、。
しかしながら、タングステン/シリコンの境界で生じる
欠陥″ウオームホール″及びLPGVDによるタングス
テン堆積からイオン注入されたN++ シリコンかP シリコンの選択的侵食の問題によって、
接点スタット充填的冶金としてLPGVDによるタング
ステンの単独使用をすべきでないことがわかった。
欠陥″ウオームホール″及びLPGVDによるタングス
テン堆積からイオン注入されたN++ シリコンかP シリコンの選択的侵食の問題によって、
接点スタット充填的冶金としてLPGVDによるタング
ステンの単独使用をすべきでないことがわかった。
更に最近の刊行物で(U、Fr1tsch、G、Hig
elin、G。
elin、G。
Enders及びW、Mullerらによる、1988
年6月13.14日におけるV−MIC会議の技術的会
報第69乃至75頁)、この著者らは、CMO8装置に
おけるCVDによるタングステンの堆積に関係した欠陥
に対する1つの解決を提案している。
年6月13.14日におけるV−MIC会議の技術的会
報第69乃至75頁)、この著者らは、CMO8装置に
おけるCVDによるタングステンの堆積に関係した欠陥
に対する1つの解決を提案している。
その中において、著者らは、CVDによるタングステン
層の堆積の前に、スパッタリングによってチタニウム/
チタニウム窒素物の拡散バリヤを最初に堆積させること
を提案している。しかしながら、この構造は、後にくる
CVD耐火性金属の原子構造に整合する結晶種層を形成
しない。そのため、CVD耐火性埋め金属とチタニウム
窒化物層との間に、例えば機械的分離そして/又は電気
抵抗のような界面の問題が存在し得る。
層の堆積の前に、スパッタリングによってチタニウム/
チタニウム窒素物の拡散バリヤを最初に堆積させること
を提案している。しかしながら、この構造は、後にくる
CVD耐火性金属の原子構造に整合する結晶種層を形成
しない。そのため、CVD耐火性埋め金属とチタニウム
窒化物層との間に、例えば機械的分離そして/又は電気
抵抗のような界面の問題が存在し得る。
そのため、本発明の目的は、VLSI半導体装置用の多
重レベル、共通平面に位置した金属及び絶縁配線系統の
製造方法を提供することである。
重レベル、共通平面に位置した金属及び絶縁配線系統の
製造方法を提供することである。
更に本発明の他の目的は、相互接続配線の第1のレベル
に基板を接続するための平面スタットを提供することで
ある。
に基板を接続するための平面スタットを提供することで
ある。
また、別の目的は、リフトオフ公差(すなわち、1.5
μmより小さいスタット幅)を生じさせ得ない配線スタ
ットを提供することである。
μmより小さいスタット幅)を生じさせ得ない配線スタ
ットを提供することである。
また、他の目的は、低エレクトロマイグレーション特性
を持つボイドのない堆積用の非反応性金属の基板接点ス
タットを提供することである。
を持つボイドのない堆積用の非反応性金属の基板接点ス
タットを提供することである。
更に他の目的は、種々の半導体デバイス接点とともに使
用可能な基板接点スタット構造を提供することである。
用可能な基板接点スタット構造を提供することである。
C0課題を解するための手段
接点スタット冶金のための準備ができている段階まで処
理されている基板上へ、絶縁体が一面に堆積される。次
にこの絶縁体は、平面化され、それから各部分は、接点
用の基板表面を露光するために予め決められた位置で選
択的に除去される。
理されている基板上へ、絶縁体が一面に堆積される。次
にこの絶縁体は、平面化され、それから各部分は、接点
用の基板表面を露光するために予め決められた位置で選
択的に除去される。
次に、反応性付着層が、上記絶縁体上及び上記接点穴内
に一面に堆積される。
に一面に堆積される。
次に、結晶種層が、上記付着層上に堆積される。
これら両層共スパッタリングによって付着される。
好ましくは、その付着層が5in2を還元させることが
できる遷移金属であり、さらに、結晶種層が耐火性金属
であるのが良い。しかしながら、接点が形成されるべき
特定のトランジスタ構成要素によっては付着層は、遷移
金属又は耐火性金属と反応性金属の合金のいづれかであ
り得る。
できる遷移金属であり、さらに、結晶種層が耐火性金属
であるのが良い。しかしながら、接点が形成されるべき
特定のトランジスタ構成要素によっては付着層は、遷移
金属又は耐火性金属と反応性金属の合金のいづれかであ
り得る。
次に例えば、タングステンのような耐火性金属が、接点
スタットの形成を完成させるために、充填物層として化
学的気相成長(CVD)される。
スタットの形成を完成させるために、充填物層として化
学的気相成長(CVD)される。
その表面は、前記絶縁体及び前記スタットが共通の平ら
な表面を形成するように再び平坦化される。
な表面を形成するように再び平坦化される。
相互接続配線の連続上部層は、それからスタット上へ形
成され得る。従って、前記基板への接点が前もって堆積
されたスタットを通じて形成されるように、前記スタッ
ト上へ配線冶金が堆積される。
成され得る。従って、前記基板への接点が前もって堆積
されたスタットを通じて形成されるように、前記スタッ
ト上へ配線冶金が堆積される。
D、実施例
第1図を参照すると、基板1が示されており、これは例
えばS iO,/S i、N4のような二つの部分から
なる第1#@縁層3を有する典型的に単結晶シリコン又
は他の半導体材料である。好ましくは、第1絶縁層3は
、その上に約1500人のSi□N4層を熱的に成長さ
せる約1000人の熱的成長SiO□層を含んでいる。
えばS iO,/S i、N4のような二つの部分から
なる第1#@縁層3を有する典型的に単結晶シリコン又
は他の半導体材料である。好ましくは、第1絶縁層3は
、その上に約1500人のSi□N4層を熱的に成長さ
せる約1000人の熱的成長SiO□層を含んでいる。
本発明の好ましい実施例における基板1は、その中に作
りこまれた能動装置および受動装置を有し、また装置間
を互いに電気的に絶縁するための手段(示されていない
)を有する集積回路装置である。本出顕において第1絶
縁層3は、接点領域7(すなわち、Pt5i)に接点を
形成するための接点穴5を設けている。
りこまれた能動装置および受動装置を有し、また装置間
を互いに電気的に絶縁するための手段(示されていない
)を有する集積回路装置である。本出顕において第1絶
縁層3は、接点領域7(すなわち、Pt5i)に接点を
形成するための接点穴5を設けている。
次に第2図を参照すると、エツチング停止M9は、第1
絶縁M3及び基板1に沿うように堆積される。エツチン
グ停止層9は、後の被覆材料とエツチング抵抗の点で顕
著な違いを示すけれども、基板1及び第1#!縁層3の
表面に一致して全体を覆うように付着する無機材料から
成り得る。
絶縁M3及び基板1に沿うように堆積される。エツチン
グ停止層9は、後の被覆材料とエツチング抵抗の点で顕
著な違いを示すけれども、基板1及び第1#!縁層3の
表面に一致して全体を覆うように付着する無機材料から
成り得る。
第3図に示すように、前記エツチング停止層9上に、第
2絶縁層11が堆積される。例えば、スバッタ又は化学
的気相成長(CVD)されたSiO2若しくはほうりん
けい酸ガラス(BPSG)又はりんけい酸ガラス(PS
G)が第2図に示す構造を覆うように配置される。その
第2絶縁層11内の厚さが、スタット冶金の形成用の上
記絶縁層11内に向ってエツチングされるチャンネルに
形成される配線のレベルの厚さを決定することが、三当
業者によって認識されるべきである。次に、第2絶縁層
11は、第4図に示されるように、反応性イオンエツチ
ング(RIE)によるエツチングを含む現存の平坦化技
術によって平坦化される。
2絶縁層11が堆積される。例えば、スバッタ又は化学
的気相成長(CVD)されたSiO2若しくはほうりん
けい酸ガラス(BPSG)又はりんけい酸ガラス(PS
G)が第2図に示す構造を覆うように配置される。その
第2絶縁層11内の厚さが、スタット冶金の形成用の上
記絶縁層11内に向ってエツチングされるチャンネルに
形成される配線のレベルの厚さを決定することが、三当
業者によって認識されるべきである。次に、第2絶縁層
11は、第4図に示されるように、反応性イオンエツチ
ング(RIE)によるエツチングを含む現存の平坦化技
術によって平坦化される。
次に第5図を参照すると、いったん第2絶縁体表面が平
坦化されると、バイアホール又はスタットホール13が
標準的なフォトリングラフィ技術又はRIE技術を使用
することによって、上記絶縁層11内に形成される。次
に、所望のパターンがウェットエツチング技術又はRI
Eエツチング技術によってエツチング停止N9に転写さ
れる。
坦化されると、バイアホール又はスタットホール13が
標準的なフォトリングラフィ技術又はRIE技術を使用
することによって、上記絶縁層11内に形成される。次
に、所望のパターンがウェットエツチング技術又はRI
Eエツチング技術によってエツチング停止N9に転写さ
れる。
細かい寸法が要求される場合は、特にRIEエツチング
技術が好ましい。バイアホール又は配線冶金パターンを
形成する他の可能な技術は、投影レーザーで促進される
エツチング及びスパッタリング技術又は反応性イオンビ
ームエツチングを含んでいる。絶縁層9及び3は、基板
の接点領域を露光するために開けられる。第5図は接点
穴5と同じ幅の技術領域7を示しているけれども、スタ
ットは、接点領域7よりも大きくなり得るか及び/又は
2以上の穴でさえ接続し得るということに注意すべきで
ある。
技術が好ましい。バイアホール又は配線冶金パターンを
形成する他の可能な技術は、投影レーザーで促進される
エツチング及びスパッタリング技術又は反応性イオンビ
ームエツチングを含んでいる。絶縁層9及び3は、基板
の接点領域を露光するために開けられる。第5図は接点
穴5と同じ幅の技術領域7を示しているけれども、スタ
ットは、接点領域7よりも大きくなり得るか及び/又は
2以上の穴でさえ接続し得るということに注意すべきで
ある。
接点穴が画定された後、反応性付着層15は、第6図に
示すように、第5図に示した構造上を覆うようにスパッ
タ又は蒸着によって形成される。
示すように、第5図に示した構造上を覆うようにスパッ
タ又は蒸着によって形成される。
付着層は、200人乃至1000人の膜厚になるように
堆積される。好ましい実施例において、シリコンに直接
形成されるエミッタ接点用の付着金属としてチタニウム
が使用される。当業者は、SiO2及び/又は珪化物を
形成することなくオーミック接点又はショットキー障壁
接点を形成することを認識するであろう。遷移金属のい
づれかを含むその他の金属も又付着金属及び反応性金属
としての使用に充分適合する。しかしながら、使用され
るべき的確な付着金属層は、組み込まれるべき特定の構
成要素接点によって変わることに注意すべきである。
堆積される。好ましい実施例において、シリコンに直接
形成されるエミッタ接点用の付着金属としてチタニウム
が使用される。当業者は、SiO2及び/又は珪化物を
形成することなくオーミック接点又はショットキー障壁
接点を形成することを認識するであろう。遷移金属のい
づれかを含むその他の金属も又付着金属及び反応性金属
としての使用に充分適合する。しかしながら、使用され
るべき的確な付着金属層は、組み込まれるべき特定の構
成要素接点によって変わることに注意すべきである。
例えば、仮りに集積回路の構成要素が低障壁高さのショ
ットキー障壁ダイオード(L S B D)であるなら
ば、純粋な反応性金属(すなわち、チタニウム)又は反
応性金属、耐火性金属の合金(すなわち、10%Tiと
90%Wを有するTiW合金)のいづれかを使用する必
要がある。次に当該反応性付着層15の後には、純粋な
耐火性金属(すなわち、スパッタによって付着したタン
グステン)から成る種層が続く。
ットキー障壁ダイオード(L S B D)であるなら
ば、純粋な反応性金属(すなわち、チタニウム)又は反
応性金属、耐火性金属の合金(すなわち、10%Tiと
90%Wを有するTiW合金)のいづれかを使用する必
要がある。次に当該反応性付着層15の後には、純粋な
耐火性金属(すなわち、スパッタによって付着したタン
グステン)から成る種層が続く。
例えば、高障壁高さを持つショットキー障壁ダイオード
(H8BD) 、ベース、コレクタまた抵抗用等の接点
のような他の接点に関して、接点領域7は、そこにおい
て堆積されたプラチナを有していても良く、こ九はプラ
チナ珪化物を形成する。
(H8BD) 、ベース、コレクタまた抵抗用等の接点
のような他の接点に関して、接点領域7は、そこにおい
て堆積されたプラチナを有していても良く、こ九はプラ
チナ珪化物を形成する。
これらの接点において、ただスパッタされた耐火性金属
種層だけが必要とされる。
種層だけが必要とされる。
第6図を再び参照すると、金属種層21が前記反応性付
着JillS上ヘスバ上メスバッタされる。
着JillS上ヘスバ上メスバッタされる。
当該種M21は、典型として約1000人の厚さを有す
るが、おおよそであって、実際の厚さは、後に続く充填
材層へのシリコンの浸透を防ぐ種層21の能力次第によ
って変化し得る。
るが、おおよそであって、実際の厚さは、後に続く充填
材層へのシリコンの浸透を防ぐ種層21の能力次第によ
って変化し得る。
シリコンに対する拡散バリヤを提供することに加えて、
種層21もまた、充填物Jl117の堆積のための核層
としての役目を果す。好ましい実施例において、種層2
1は、耐火性金属の分類に属する金属である(すなわち
、タングステン、モリブデン、タンタル等)。
種層21もまた、充填物Jl117の堆積のための核層
としての役目を果す。好ましい実施例において、種層2
1は、耐火性金属の分類に属する金属である(すなわち
、タングステン、モリブデン、タンタル等)。
次に、接点スタット充填物冶金17が前記種層21上へ
化学的に気相成長される。接点スタット冶金は、第7図
に示すように、種層21の表面上を覆うように堆積され
る。接点スタット冶金の厚さは少くともスタットバイア
と同じぐらい大きい。
化学的に気相成長される。接点スタット冶金は、第7図
に示すように、種層21の表面上を覆うように堆積され
る。接点スタット冶金の厚さは少くともスタットバイア
と同じぐらい大きい。
種層の冶金と同様に、耐火性金属(すなわち、タングス
テン、モリブデン等)は、接点スタットにとって好まし
い金属である。
テン、モリブデン等)は、接点スタットにとって好まし
い金属である。
第8図に見られるように、充填物金属層17が堆積され
ると、それから接点スタット構造は平坦化され得る。多
数の技術が金属と絶縁体材料の結合について大きな除去
速度比を有する異なる層化された構造を平坦化するため
に存在している。使用可能な技術としてRIEエツチン
グ等があるが必ずしもこれに限定されない。これらの技
術によって、被覆付着層、種層、充填物層は、絶縁体接
点の表面と冶金とが共通の平面に位置するように除去さ
れる。
ると、それから接点スタット構造は平坦化され得る。多
数の技術が金属と絶縁体材料の結合について大きな除去
速度比を有する異なる層化された構造を平坦化するため
に存在している。使用可能な技術としてRIEエツチン
グ等があるが必ずしもこれに限定されない。これらの技
術によって、被覆付着層、種層、充填物層は、絶縁体接
点の表面と冶金とが共通の平面に位置するように除去さ
れる。
次に、相互接続チャネルがレジスト被覆層(図示してい
ない)内に標準的なフォトリソグラフィによって画定さ
れる。
ない)内に標準的なフォトリソグラフィによって画定さ
れる。
被覆金属配線へのスタットバイア接続が望まれる場所で
は被覆層における個々のチャネル穴は少くとも部分的に
接点スタットを覆うように整列されなければならない。
は被覆層における個々のチャネル穴は少くとも部分的に
接点スタットを覆うように整列されなければならない。
第9図に示すように、チャネルがフォトレジスト層中に
設けられた後の実施例の1つの特定の型において、水平
に設けられた金属配線19が構成上に堆積されている。
設けられた後の実施例の1つの特定の型において、水平
に設けられた金属配線19が構成上に堆積されている。
フォトレジストと余分な金属が配線冶金19を残して除
去される。しかしながら、付加的なリフトオフ工程が記
述されでいるが、サブトラクティブ法(すなわち、RI
E又はウェットエツチング)でリフトオフ工程のこの段
階を実行することができることがいわゆる当業者によっ
て認識されるべきである。
去される。しかしながら、付加的なリフトオフ工程が記
述されでいるが、サブトラクティブ法(すなわち、RI
E又はウェットエツチング)でリフトオフ工程のこの段
階を実行することができることがいわゆる当業者によっ
て認識されるべきである。
次に例えば、スパッタされたSiO□又はCvDによる
酸化物のような絶縁材料層が前期配線冶金19上へ堆積
される。Sin、絶縁物に対して、バイア穴は配線冶金
19に接触させるためにバイア穴がエツチングされ得る
。次に、スタット冶金は、前記バイア穴中へスパッタ堆
積され、前期絶縁物上を覆う。好ましくは、この段階で
スタット冶金ベースが配線冶金19と同じ冶金であれば
良い。これはAQ−Cuをベースとした合金であるのが
好ましい。
酸化物のような絶縁材料層が前期配線冶金19上へ堆積
される。Sin、絶縁物に対して、バイア穴は配線冶金
19に接触させるためにバイア穴がエツチングされ得る
。次に、スタット冶金は、前記バイア穴中へスパッタ堆
積され、前期絶縁物上を覆う。好ましくは、この段階で
スタット冶金ベースが配線冶金19と同じ冶金であれば
良い。これはAQ−Cuをベースとした合金であるのが
好ましい。
次に、被覆冶金は、次の別の配線段階の準備として、絶
縁体表面に対して平坦化される。次いで、前述の配線法
工程が基板上に連続層を形成するために反復され得る。
縁体表面に対して平坦化される。次いで、前述の配線法
工程が基板上に連続層を形成するために反復され得る。
E0発明の効果
本発明によれば、多層配線層間の機械的分離や電気抵抗
のような界面での問題を生じさせず、低エレクトロマイ
グレーション特性を有するボイドのない基板接点スタン
ドを得ることができる。
のような界面での問題を生じさせず、低エレクトロマイ
グレーション特性を有するボイドのない基板接点スタン
ドを得ることができる。
第1図は、半導体チップ上へのデバイス接点形成を通じ
て処理された半導体チップの部分横断面図である。 第2図は、基板表面上へエツチング停止層の堆積が行な
われた第1図の半導体構造を示している。 第3図は、絶縁体が半導体チップ上に堆積された第2図
の半導体構造を示している。 第4図は、絶縁体が平面化された第3図の半導体構造を
示している。 第5図は、デバイス接点が露光された第4図の半導体構
造を示している。 第6図は、金属が表面上に堆積された第5図の半導体構
造を示している。 第7図は、接点スタット冶金が拡散バリヤ上に堆積され
た第6図の半導体構造を示している。 第8図は、金属及び絶縁体が共通平面に位置するように
形成された第7図の半導体構造を示している。 第9図は、配線冶金の堆積を表おす第8図の半導体構造
を示している。 1・・・基板、3・・・第1絶縁層、5・・・接点穴、
7・・・接点領域、9・・・エツチング停止層、11・
・・第2絶縁暦、13・・・ホール、15・・・反応性
付着層、17・・・充填物層、19・・・配線冶金、2
1・・・シード層。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗(外1名) 24− シード肩
て処理された半導体チップの部分横断面図である。 第2図は、基板表面上へエツチング停止層の堆積が行な
われた第1図の半導体構造を示している。 第3図は、絶縁体が半導体チップ上に堆積された第2図
の半導体構造を示している。 第4図は、絶縁体が平面化された第3図の半導体構造を
示している。 第5図は、デバイス接点が露光された第4図の半導体構
造を示している。 第6図は、金属が表面上に堆積された第5図の半導体構
造を示している。 第7図は、接点スタット冶金が拡散バリヤ上に堆積され
た第6図の半導体構造を示している。 第8図は、金属及び絶縁体が共通平面に位置するように
形成された第7図の半導体構造を示している。 第9図は、配線冶金の堆積を表おす第8図の半導体構造
を示している。 1・・・基板、3・・・第1絶縁層、5・・・接点穴、
7・・・接点領域、9・・・エツチング停止層、11・
・・第2絶縁暦、13・・・ホール、15・・・反応性
付着層、17・・・充填物層、19・・・配線冶金、2
1・・・シード層。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗(外1名) 24− シード肩
Claims (1)
- 【特許請求の範囲】 a、半導体デバイス接点位置に穴を有する絶縁体材料を
基板上に堆積した絶縁層と、 b、前記基板の材料と反応し、その位置に付着し、前記
絶縁層の穴を埋め込むように堆積した所定の厚さを有す
る第1金属層と、 c、前記第1金属層上へ一致するように堆積した耐火性
金属から成る所定の厚さを有する第2金属層と、 d、接点スタットを埋めるために前記第2金属層上へ堆
積した耐火性金層から成る第3金属層とを含んでいる、 半導体デバイス接点と他の半導体デバイス接点とを相互
接続配線するための基板に形成された半導体デバイス接
点接続用接点スタット構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25283688A | 1988-10-03 | 1988-10-03 | |
US252836 | 1988-10-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH031570A true JPH031570A (ja) | 1991-01-08 |
Family
ID=22957752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20710589A Pending JPH031570A (ja) | 1988-10-03 | 1989-08-11 | 半導体装置接続用接点スタツド構造 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0363297B1 (ja) |
JP (1) | JPH031570A (ja) |
DE (1) | DE68914080T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5498572A (en) * | 1993-06-25 | 1996-03-12 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
DE112014000193B4 (de) | 2013-01-28 | 2021-12-23 | Fuji Electric Co., Ltd. | Lotlegierung zum Die-Bonden |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9015820D0 (en) * | 1990-07-18 | 1990-09-05 | Raychem Ltd | Processing microchips |
US5216282A (en) * | 1991-10-29 | 1993-06-01 | International Business Machines Corporation | Self-aligned contact studs for semiconductor structures |
JP2755360B2 (ja) * | 1991-12-17 | 1998-05-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | アルファ粒子遮蔽機能を有する半導体モジュール |
US5712193A (en) * | 1994-12-30 | 1998-01-27 | Lucent Technologies, Inc. | Method of treating metal nitride films to reduce silicon migration therein |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63172463A (ja) * | 1987-01-09 | 1988-07-16 | Mitsubishi Electric Corp | 半導体装置 |
JPS63205951A (ja) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 安定な低抵抗コンタクト |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
-
1989
- 1989-07-26 DE DE1989614080 patent/DE68914080T2/de not_active Expired - Lifetime
- 1989-07-26 EP EP89480113A patent/EP0363297B1/en not_active Expired - Lifetime
- 1989-08-11 JP JP20710589A patent/JPH031570A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63172463A (ja) * | 1987-01-09 | 1988-07-16 | Mitsubishi Electric Corp | 半導体装置 |
JPS63205951A (ja) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 安定な低抵抗コンタクト |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5498572A (en) * | 1993-06-25 | 1996-03-12 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
DE112014000193B4 (de) | 2013-01-28 | 2021-12-23 | Fuji Electric Co., Ltd. | Lotlegierung zum Die-Bonden |
Also Published As
Publication number | Publication date |
---|---|
EP0363297B1 (en) | 1994-03-23 |
DE68914080D1 (de) | 1994-04-28 |
DE68914080T2 (de) | 1994-10-20 |
EP0363297A1 (en) | 1990-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5008216A (en) | Process for improved contact stud structure for semiconductor devices | |
US5008730A (en) | Contact stud structure for semiconductor devices | |
US5756395A (en) | Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures | |
JP2576820B2 (ja) | コンタクト・プラグの製造方法 | |
JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
JPH031570A (ja) | 半導体装置接続用接点スタツド構造 | |
JP4829389B2 (ja) | 半導体素子の配線形成方法 | |
JPS63133648A (ja) | タングステン被覆法 | |
US5985754A (en) | Method of forming a void-free contact plug | |
JPS60115221A (ja) | 半導体装置の製造方法 | |
JP3021683B2 (ja) | 集積回路用配線 | |
JPS63174336A (ja) | 多層配線間のコンタクトにおける鉱散バリヤ層の形成方法 | |
JPH0629294A (ja) | 半導体装置の製造方法 | |
JPH0669205A (ja) | 半導体装置の製造方法 | |
JPH0536839A (ja) | 半導体装置の製造方法 | |
JPH01255249A (ja) | 半導体集積回路装置 | |
JP3237917B2 (ja) | 半導体素子の製造方法 | |
JP2753098B2 (ja) | 半導体装置の製造方法 | |
JPH0786209A (ja) | 半導体装置の製造方法 | |
JPH0629399A (ja) | 半導体装置の製造方法 | |
JP2723560B2 (ja) | 半導体装置の製造方法 | |
JP3329148B2 (ja) | 配線形成方法 | |
JPS62136857A (ja) | 半導体装置の製造方法 | |
JPH0695516B2 (ja) | 半導体装置 | |
JPH0629237A (ja) | 半導体装置及びその製造方法 |