JPH03151629A - 半導体薄膜製造装置及び半導体多層薄膜の製造方法 - Google Patents

半導体薄膜製造装置及び半導体多層薄膜の製造方法

Info

Publication number
JPH03151629A
JPH03151629A JP29021189A JP29021189A JPH03151629A JP H03151629 A JPH03151629 A JP H03151629A JP 29021189 A JP29021189 A JP 29021189A JP 29021189 A JP29021189 A JP 29021189A JP H03151629 A JPH03151629 A JP H03151629A
Authority
JP
Japan
Prior art keywords
gas
exhaust system
thin film
reaction chamber
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29021189A
Other languages
English (en)
Inventor
Tatsuo Yoshioka
吉岡 達男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP29021189A priority Critical patent/JPH03151629A/ja
Publication of JPH03151629A publication Critical patent/JPH03151629A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体薄膜の製造を行うためのプラズマCV
 D (Chemicalνaper Daposjt
ion:化学気相堆積)装置に関するものである。
従来の技術 従来の平行平板型プラズマCVD装置のガス導入系は、
反応室側壁から反応ガスを導入するものやプラズマ電極
に設けた多数の孔からガスを導入するものがある。また
、それらのガスを排気するための系は反応室の側壁か下
部に設けである。例えば、第2図の(A)と(B)に従
来のガス導入系と排気系の模式図を示す。第2図(A)
では反応室側壁からガスを導入してまた側壁から排気す
る構造をとっている。このような構造ではガスの流れは
導入系から排気系へ向けて層流となる。そのため、基板
上へ均一に膜を製膜することが困難となり、それを防ぐ
ために基板支持台に回転機構をもたせている。第2図(
B)ではガスの導入系を多数の孔を存するプラズマ電極
に設けている。このような構造をとることによりガスは
電極周辺で均一となり基板上に均一に膜を製膜すること
が可能である。
しかし、この構造ではプラズマ電極上に付着した膜をガ
スの流れにより巻き上げる可能性があり、製膜時のダス
トの原因になる。またこのような構造のガス導入系では
高真空状態の反応室にガスを導入する際に、加熱された
基板上に急激に冷えたガスを基板方向に吹き付ける可能
性があり、そのため基板表面の一部を汚染する原因とな
る。これを防ぐために反応室内にガスを導入する前に予
め反応ガスをある温度に加熱して、その加熱されたガス
を反応室に導入する方法をとっているものもある。
発明が解決しようとする111題 前記に述べた従来型の平行平板プラズマCVD装置に於
いては以下に述べるような課題がある。
まず、ガス導入系から排気系に向けてガスの流れが起こ
るため上部電極と下部゛電極の藺に反応ガスを均一にす
ることが困難となる。また、電極間のガスを安定させる
ためにプラズマ電極からガスを導入することにより、ダ
ストを基板上に巻き上げる原因になったり高″真空状態
の反応室にガス導入初期に加熱された基板にガスを吹き
付けることにより膜成長に影響を及ぼす可能性がある。
課題を解決するための手段 本発明では、前記課題を解決するために反応室内の電極
周辺を多数個の孔を有する金属壁で被い、その金属壁外
部は大気とは閉鎖された構造をとる。
そのようにして構成された室をガス溜室として反応ガス
を導入し、金属壁に設けた孔から電極へガスを流す。そ
して、このガス溜室内にも第一の排気系を少なくとも1
つ以上設けている。また金属壁内部には多数個の孔を設
けたプラズマ電極を有しζそこから反応ガスを排気する
ための第二の排気系(B)を接続する。さらに前記第二
の排気系とは別に反応室下部に第三の排気系を設けてい
る。
作用 本発明により作製されたプラズマCVD装置では、反応
ガスは電極周辺の金属壁に設けた多数個の孔から反応室
内部に導入されるため、反応ガスが反応室に周辺から均
一に流れるため電極間で安定したガスの流れを得ること
ができる。さらにプラズマ電極に多数個の孔を設は排気
系としているため、電極間に達したガス“が基板を固定
した上部電極から排気系を有する下部電極に向かって流
れる。そのため、もしダストが発生したとしてもガスの
流れにより基板上に到達し難く、製膜中に基板上にダス
トが付着することを防ぐことができる。
また、反応室下部に設けた第三の排気系のコンダクタン
スを第二の排気系のコンダクタンスよりも大きくするこ
とにより、ガス全体の流れは金属壁から反応室下部に向
い電極間でダストが舞い上がることを防いでいる。ガス
溜室に設けた第一の排気系は反応室内を排気する際に用
い、同一反応室で多層薄膜を製膜する際に高速にガスの
切り換えを行うことができる。
実施例 第2図に本発明による平行平板型プラズマCVD装置の
模式図を示す。第2図(A)は正面から見た断面図であ
り、第2図(B)は上から見た断面図である。基板1は
、基板加熱用のヒータ2を有する上部電極3に固定され
ている。また下部電極4には同心円状に規則正しく孔5
が設けられており、電極の下側にはこれらの孔全体を被
うように第二の排気系との緩衝用の空間6を設けさらに
この空間の中心に排気系の配管7を接続する。反応室下
部には第三の排気系の配管9が下部電極4の周辺を対称
位置に4箇所設けである。ここで、配管9のコンダクタ
ンスは配管7に比べて十分大きくしておく。次に電極周
辺を金属壁10で被いそこに電極間より広い幅で規則正
しくガス導入用の孔11を設げる。金属壁10の外部に
は大気と閉鎖されたガス溜室12を設け、このガス溜室
にガス配管13A、13Bと第一の排気系の配管14を
接続する。
次に、このようにして構成されたプラズマCVD装置に
よる半導体薄膜の製膜方法について述べる。まず上部電
極3に基板1を取り付けて反応室内を排気系配管14,
9.7のバルブをこの順番で開け排気を行°なう。高真
空状態に達したら排気系配管7,9のバルブをこの順番
で閉じる。
このとき反応室は排気系配管14のみにより排気されて
いる。この状態で13BからH2ガスを導入した後、排
気系配管9,7をこの順番で開け、反応室内が所定の圧
力に達したら排気系配管14を閉じ基板1をヒータ2に
より所定の温度に加熱する。基板1の温度が所定の温度
に安定したらI]2ガスの排気を行なうためにガス配管
13Bを閉じる。ここで反応室内のガスの排気を行なう
ときには、反応室内にガスがある状態でまず排気系配管
14を開け、排気系配管7,9をこの順番で閉じて、排
気系配管14により初期排気を行なう。
真空度がある値になった状態で再び排気系配管9゜7を
この順番で開け高真空状態まで排気を行なう。
高真空状態が得られた段階で反応ガスを反応室に導入す
るために排気系配管7.9をこの順番で閉じる。次に、
例えば第1の膜を製膜するためにSiH,ガスとH2ガ
スをある混合比で予め混合した状態の反応ガスを装置の
ガス配管13Aを通してガス溜室12へ流す。反応ガス
がガス溜室に導入された初期には反応ガスは排気系配管
14のみで排気され、さらに前記で述べたように排気系
配管9,7を開けることにより反応室内、電極間へと反
応ガスを導入していく。その後、圧力コントローラによ
り反応室内が所定の圧力に達したら排気系配管14のバ
ルブを閉じて上部電極3と下部電極4の間で放電を開始
し製膜を行う。この時、排気系配管9のコンダクタンス
が排気系配管7のコンダクタンスよりも大きくしである
ため反応ガスは全体として金属壁の孔から排気系配管9
に向かって流れる。また、電極間に拡散してきた反応ガ
スはプラズマによって分解され基板上に付着する。この
ようにして半導体薄膜の製膜を行う。ここで、第1の膜
の製膜が完了したら排気系配管7゜9をこの順番で閉じ
て排気系配管14を開ける。
以後は、前記で述べたH2ガスの排気方法と同様の手順
を用いて反応ガスを反応室から排気する。
次に第2の膜の製膜を行なう。例えばS + H4H2
,N2とNH3ガスを混合した反応ガスをガス配管13
Bを用いて前記第1の膜を製膜したときと同様の手順で
ガスの導入、製膜、排気を行なう。このようにして第1
の膜と第2の膜を交互に製膜することにより、1室の反
応室で効率よく良質な半導体多層膜の製膜を行なうこと
ができる。
発明の効果 以上述べてきたようにガスを導入する際も排気を行う際
も常に第一、第三、第二の排気系の順番で行うことによ
り、電極間に取り付けた基板上にダストの付着を防ぎ且
つ安定したガスの供給を行うことができる。また、半導
体II膜製造装置をこのような構造にすることにより、
反応室内のガスの排気を高速に行うことができるととも
に基板上にガスの切り換えによる影響がほとんどでない
ため1室の反応室で良好な多層薄膜を製膜することが可
能となる。
【図面の簡単な説明】
第1図は本発明によるプラズマCVD装置の構ある。 1・・・・・・基板、2・・・・・・ヒータ、3・・・
・・・上部電極、4・・・・・・下部電極、5・・・・
・・孔、6・・・・・・排気緩衝室、7・・・・・・排
気系配管、8・・・・・・絶縁性物質、9・・・・・・
排気系配管、10・・・・・・金属壁、11・・・・・
・ガス導入用の孔、12・・・・・・ガス溜室、13A
・・・・・・ガス導入配管、13B・・・・・・ガス導
入配管、14・・・・・・排気系配管、15・・・・・
・反応ガス。 1

Claims (8)

    【特許請求の範囲】
  1. (1)反応性ガスを分解することにより半導体薄膜を製
    膜する半導体薄膜製造装置に於て、反応室内に設けた、
    ガスを分解するためのプラズマ形成電極の周辺を多数個
    の孔を有する金属壁で囲むことを特徴とする半導体薄膜
    製造装置。
  2. (2)プラズマ形成電極周辺を囲んだ金属壁の外部には
    金属壁を被う形で大気とは閉鎖された反応ガスを導入す
    るためのガス溜室を有し、装置外部から導入された反応
    ガスは前記ガス溜室を通って反応室へ流れる構造をとる
    ことを特徴とする請求項1記載の半導体薄膜製造装置。
  3. (3)ガス溜室に反応ガスを排気するための第一の排気
    系を有することを特徴とする請求項(1)記載の半導体
    薄膜製造装置。
  4. (4)反応ガスを分解するために平行平板からなるプラ
    ズマ形成電極を用い、この平行平板電極のうち第一の電
    極には基板を固定し加熱するための構造を有し、第二の
    電極は多数個の孔を有する金属板からなり、その孔のう
    ち少なくとも1つ以上が第二の排気系に接続されている
    ことを特徴とする半導体薄膜製造装置。
  5. (5)基板を固定する構造を有する第一の電極を反応室
    上部に設け、第二の排気系を有する第二の電極を反応室
    下部に設けることを特徴とする請求項(4)記載の半導
    体薄膜製造装置。
  6. (6)反応室には、第二の電極に設けた第二の排気系と
    は別に、反応室下部にも第三の排気系を少なくとも1つ
    以上設け、この第三の排気系のコンダクタンスを前記第
    二の排気系のコンダクタンスよりも大きくすることを特
    徴とする請求項4記載の半導体薄膜製造装置。
  7. (7)半導体多層薄膜を製膜する際に、プラズマ形成電
    極周辺を囲むガス導入系とガス溜室内、反応室下部、下
    部電極に排気系を設けた前記半導体薄膜製造装置を用い
    ることを特徴とする半導体多層薄膜の製造方法。
  8. (8)前記半導体製造装置を用いて、ガスを導入する際
    には第二及び第三の排気系を閉じた状態で第一の排気系
    で初期排気を行い、その後前記第三の排気系、前記第二
    の排気系を順番に開け反応室内にガスを導入し、また、
    反応室にガスがある状態から高真空状態に排気する際に
    は排気状態にある前記第二の排気系、前記第三の排気系
    を順番に閉め、まず前記第一の排気系からガスを排気し
    、つづいて前記第三の排気系、前記第二の排気系を再び
    順番に開けることを特徴とする請求項7記載の半導体多
    層薄膜の製造方法。
JP29021189A 1989-11-08 1989-11-08 半導体薄膜製造装置及び半導体多層薄膜の製造方法 Pending JPH03151629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29021189A JPH03151629A (ja) 1989-11-08 1989-11-08 半導体薄膜製造装置及び半導体多層薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29021189A JPH03151629A (ja) 1989-11-08 1989-11-08 半導体薄膜製造装置及び半導体多層薄膜の製造方法

Publications (1)

Publication Number Publication Date
JPH03151629A true JPH03151629A (ja) 1991-06-27

Family

ID=17753188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29021189A Pending JPH03151629A (ja) 1989-11-08 1989-11-08 半導体薄膜製造装置及び半導体多層薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPH03151629A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5439523A (en) * 1994-02-14 1995-08-08 Memc Electronic Materials, Inc. Device for suppressing particle splash onto a semiconductor wafer
US5888579A (en) * 1996-07-29 1999-03-30 Texas Instruments-Acer Incorporated Method and apparatus for preventing particle contamination in a process chamber
WO2002008487A1 (en) * 2000-07-24 2002-01-31 The University Of Maryland, College Park Spatially programmable microelectronics process equipment using segmented gas injection showerhead with exhaust gas recirculation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5439523A (en) * 1994-02-14 1995-08-08 Memc Electronic Materials, Inc. Device for suppressing particle splash onto a semiconductor wafer
US5888579A (en) * 1996-07-29 1999-03-30 Texas Instruments-Acer Incorporated Method and apparatus for preventing particle contamination in a process chamber
WO2002008487A1 (en) * 2000-07-24 2002-01-31 The University Of Maryland, College Park Spatially programmable microelectronics process equipment using segmented gas injection showerhead with exhaust gas recirculation
US6821910B2 (en) 2000-07-24 2004-11-23 University Of Maryland, College Park Spatially programmable microelectronics process equipment using segmented gas injection showerhead with exhaust gas recirculation

Similar Documents

Publication Publication Date Title
US6539891B1 (en) Chemical deposition reactor and method of forming a thin film using the same
US7825039B2 (en) Vertical plasma processing method for forming silicon containing film
JP3925566B2 (ja) 薄膜形成装置
US8227346B2 (en) Method of producing semiconductor device
US8394200B2 (en) Vertical plasma processing apparatus for semiconductor process
KR100355321B1 (ko) 성막방법및장치
US4624214A (en) Dry-processing apparatus
JPH02114530A (ja) 薄膜形成装置
JP2005502784A (ja) プラズマで補強した原子層蒸着装置及びこれを利用した薄膜形成方法
KR20060021940A (ko) 박막 형성 방법 및 박막 형성 장치
KR100721504B1 (ko) 플라즈마 강화 원자층 증착 장치 및 이를 이용한 박막형성방법
JP2006057162A (ja) バリア膜の形成方法
JPH02234419A (ja) プラズマ電極
KR101282544B1 (ko) 성막 방법 및 성막 장치
KR20010007431A (ko) 화학 증착 반응기 및 이를 이용한 박막 형성 방법
JPH04370924A (ja) Cvd装置
JPH1154441A (ja) 触媒化学蒸着装置
JPH03151629A (ja) 半導体薄膜製造装置及び半導体多層薄膜の製造方法
CN101107379B (zh) 气体处理方法
JP2650530B2 (ja) 半導体装置製造用気相反応装置
JP3670524B2 (ja) 半導体装置の製造方法
JP3507614B2 (ja) 薄膜成膜装置
JPH02184022A (ja) Cvd電極
JPH02200784A (ja) Cvd電極
JP2001073146A (ja) 薄膜製造装置および薄膜製造方法