JPH0314826Y2 - - Google Patents
Info
- Publication number
- JPH0314826Y2 JPH0314826Y2 JP8185984U JP8185984U JPH0314826Y2 JP H0314826 Y2 JPH0314826 Y2 JP H0314826Y2 JP 8185984 U JP8185984 U JP 8185984U JP 8185984 U JP8185984 U JP 8185984U JP H0314826 Y2 JPH0314826 Y2 JP H0314826Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- local oscillator
- vco
- mixer
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 14
- 230000000694 effects Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
(産業上の利用分野)
本考案は受信機やトランシーバー等に用いて最
適なPLL(フエーズロツクドループ)回路に関す
る。
適なPLL(フエーズロツクドループ)回路に関す
る。
(従来技術)
近年、受信機やトランシーバー等の可変周波数
発振器として所謂PLL回路が用いられている。
第1図はこのPLL回路の一般的な構成例であり、
VCO(電圧制御発振器)1の発振信号fVと局部発
振器2の発振信号fHとがミクサ3で混合され、混
合後の信号(|fV±fH|)はローパスフイルタ4
を経て不要周波数がカツトされて信号|fV±fH|
としてデバイダ5に入力されるようになつてい
る。デバイダ5によつて分周された信号は位相比
較器6において基準信号発生部7と位相比較さ
れ、その差分はローパスフイルタ8を介して上記
VCO1の周波数制御端9に入力されてVCO1の
発振周波が所定の値に補正されるようになつてい
る。
発振器として所謂PLL回路が用いられている。
第1図はこのPLL回路の一般的な構成例であり、
VCO(電圧制御発振器)1の発振信号fVと局部発
振器2の発振信号fHとがミクサ3で混合され、混
合後の信号(|fV±fH|)はローパスフイルタ4
を経て不要周波数がカツトされて信号|fV±fH|
としてデバイダ5に入力されるようになつてい
る。デバイダ5によつて分周された信号は位相比
較器6において基準信号発生部7と位相比較さ
れ、その差分はローパスフイルタ8を介して上記
VCO1の周波数制御端9に入力されてVCO1の
発振周波が所定の値に補正されるようになつてい
る。
ところが、この種PLL回路は一般にアンロツ
ク状態(発振周波数が所期のものと異なつたり発
振が停止する状態)になり易いという問題があつ
た。
ク状態(発振周波数が所期のものと異なつたり発
振が停止する状態)になり易いという問題があつ
た。
即ち、本来ロツク時にはfV>fHの関係が保持さ
れるのであるが、電源投入時にはローパスフイル
タ4からの出力は略零であるためVCO1の発振
周波数はロツク時(正常動作時)よりも低くな
る。ここで、もしVCO1の発振周波数(fV)と
局部発振器2の発振周波数(fH)との関係がfV<
fHになるとデバイダ5の出力はfH−fVとなるが、
位相比較器6にはfV>fHの状態とfH>fVの状態と
を判別する機能はないためこの異常時の周波数
(fH−fV)/N(Nは分周比)を正常時の周波数
(fV−fH)/Nと同様に基準信号発生部7からの
信号に対して位相が進んでいるものと誤認して、
ローパスフイルタ8からはVCO1の出力周波数
(fV)を下げるべき信号が出力されることとなる。
しかし斯る異常時においては、本来、VCO1か
らの出力周波数(fV)を上げて補正しなければな
らないのであるから、上記状態ではアンロツク状
態が維持され、PLL回路としての作用を永久に
なさないこととなる。
れるのであるが、電源投入時にはローパスフイル
タ4からの出力は略零であるためVCO1の発振
周波数はロツク時(正常動作時)よりも低くな
る。ここで、もしVCO1の発振周波数(fV)と
局部発振器2の発振周波数(fH)との関係がfV<
fHになるとデバイダ5の出力はfH−fVとなるが、
位相比較器6にはfV>fHの状態とfH>fVの状態と
を判別する機能はないためこの異常時の周波数
(fH−fV)/N(Nは分周比)を正常時の周波数
(fV−fH)/Nと同様に基準信号発生部7からの
信号に対して位相が進んでいるものと誤認して、
ローパスフイルタ8からはVCO1の出力周波数
(fV)を下げるべき信号が出力されることとなる。
しかし斯る異常時においては、本来、VCO1か
らの出力周波数(fV)を上げて補正しなければな
らないのであるから、上記状態ではアンロツク状
態が維持され、PLL回路としての作用を永久に
なさないこととなる。
そこで従来はローパスフイルタ8の出力電圧を
バンドエツジで可能な限り低く設定することによ
り上記した不都合を防止するようにしていたが、
斯る方式においては温度変化によつてアンロツク
状態になり易く、また、VCO1の発振電圧を高
くして安定化した場合においてはVCO1内の可
変容量ダイオードに整流作用が発生しC/N(キ
ヤリアレベル対ノイズの比)が悪化するという問
題があつた。
バンドエツジで可能な限り低く設定することによ
り上記した不都合を防止するようにしていたが、
斯る方式においては温度変化によつてアンロツク
状態になり易く、また、VCO1の発振電圧を高
くして安定化した場合においてはVCO1内の可
変容量ダイオードに整流作用が発生しC/N(キ
ヤリアレベル対ノイズの比)が悪化するという問
題があつた。
(考案の目的)
本考案は上記した点に鑑みてなされたものであ
り、その目的は、アンロツク状態が生ずる虞れが
ないようにしたPLL回路を提供することにある。
り、その目的は、アンロツク状態が生ずる虞れが
ないようにしたPLL回路を提供することにある。
(考案の構成)
本考案に係るPLL回路は、ループ内に周波数
混合器が含まれていると共にVCO周波数が局部
発振器の周波数に対して高いか低いかのいずれか
一方の範囲内において可変されるようになつてい
る電圧制御発振器(VCO)と、該電圧制御発振
器の発振信号と前記局部発振器の発振信号とを混
合するミクサと、該ミクサの出力信号中の不要周
波数をカツトするローパスフイルタと、該ローパ
スフイルタの出力信号を分周するデバイダと、分
周された信号と基準信号発生部の出力とを比較す
る位相比較器と、これらの各ブロツクへ供給する
電源とからなるPLL回路において、前記局部発
振器、電圧制御発振器、ミクサ、ローパスフイル
タ及びデバイダのいずれかのブロツクの回路と前
記電源との間に遅延回路を設け、VCO周波数と
前記局部発振器との周波数関係が正規となる時間
をおいて前記いずれかの各ブロツクの回路へ電源
を供給するように構成したものである。
混合器が含まれていると共にVCO周波数が局部
発振器の周波数に対して高いか低いかのいずれか
一方の範囲内において可変されるようになつてい
る電圧制御発振器(VCO)と、該電圧制御発振
器の発振信号と前記局部発振器の発振信号とを混
合するミクサと、該ミクサの出力信号中の不要周
波数をカツトするローパスフイルタと、該ローパ
スフイルタの出力信号を分周するデバイダと、分
周された信号と基準信号発生部の出力とを比較す
る位相比較器と、これらの各ブロツクへ供給する
電源とからなるPLL回路において、前記局部発
振器、電圧制御発振器、ミクサ、ローパスフイル
タ及びデバイダのいずれかのブロツクの回路と前
記電源との間に遅延回路を設け、VCO周波数と
前記局部発振器との周波数関係が正規となる時間
をおいて前記いずれかの各ブロツクの回路へ電源
を供給するように構成したものである。
(実施例)
本考案に係るPLL回路の実施例を第2図に基
づいて説明する。
づいて説明する。
図中、AはPLL回路全体を示し、1はVCO、
2は局部発振器、3はミクサ、4,8はローパス
フイルタ、5はデバイダ、6は位相比較器、7は
基準信号発生部を夫々示し、これらは第1図に示
す従来例と同様に構成されている。10は遅延回
路であつて、実施例では局部発振器2と電源Pと
の間に設けられており、電源投入後所定時間をお
いて局部発振器2に電源を供給するようになつて
いる。上記遅延回路10は上記VCO1の発振周
波数と局部発振器2の発振周波数との関係が正規
(例えばfV>fHの関係)となるに充分な遅延時間
(時定数)に設定されておりその遅延時間に至る
までは局部発振器2をオフ状態とすることができ
るようになつている。
2は局部発振器、3はミクサ、4,8はローパス
フイルタ、5はデバイダ、6は位相比較器、7は
基準信号発生部を夫々示し、これらは第1図に示
す従来例と同様に構成されている。10は遅延回
路であつて、実施例では局部発振器2と電源Pと
の間に設けられており、電源投入後所定時間をお
いて局部発振器2に電源を供給するようになつて
いる。上記遅延回路10は上記VCO1の発振周
波数と局部発振器2の発振周波数との関係が正規
(例えばfV>fHの関係)となるに充分な遅延時間
(時定数)に設定されておりその遅延時間に至る
までは局部発振器2をオフ状態とすることができ
るようになつている。
即ち、上記遅延時間に至るまでは位相比較器6
の出力は直流となりローパスフイルタ8はVCO
1の発振周波数を上げるべく作用し、さらに位相
比較器6の出力電圧は正規の極性(負又は正)と
なる。この状態においては依然アンロツク状態に
あるが、上記時定数に至ると同時に局部発振器2
の動作が開始し、直ちにPLL回路Aをロツク状
態とすることができる。
の出力は直流となりローパスフイルタ8はVCO
1の発振周波数を上げるべく作用し、さらに位相
比較器6の出力電圧は正規の極性(負又は正)と
なる。この状態においては依然アンロツク状態に
あるが、上記時定数に至ると同時に局部発振器2
の動作が開始し、直ちにPLL回路Aをロツク状
態とすることができる。
なお、実施例においては局部発振器2の動作を
遅延させるようにしたが、この例に限らず、
VCO1、ミクサ3、ローパスフイルタ4及びデ
バイダ5のうちいずれかのブロツクへの電源供給
を遅延させても同様の効果を得ることができる。
遅延させるようにしたが、この例に限らず、
VCO1、ミクサ3、ローパスフイルタ4及びデ
バイダ5のうちいずれかのブロツクへの電源供給
を遅延させても同様の効果を得ることができる。
(考案の効果)
本考案に係るPLL回路によれば、VCO周波数
と局部発振器との周波数関係が正規となる時間を
おいて、局部発振器、電圧制御発振器、ミクサ、
ローパスフイルタ及びデバイダのいずれかのブロ
ツクの回路へ電源を供給するようになつている遅
延回路が設けられているから、PLL内における
周波数関係が反転することに起因するアンロツク
状態が生ずる虞れはなく安定した発振信号を得る
ことができる。
と局部発振器との周波数関係が正規となる時間を
おいて、局部発振器、電圧制御発振器、ミクサ、
ローパスフイルタ及びデバイダのいずれかのブロ
ツクの回路へ電源を供給するようになつている遅
延回路が設けられているから、PLL内における
周波数関係が反転することに起因するアンロツク
状態が生ずる虞れはなく安定した発振信号を得る
ことができる。
しかも、強制的に所期状態に設定することがで
きるから、温度変化に伴う半導体の特性変化によ
つて悪影響を受けることはなく、また、VCOの
出力を高く設定してもC/N比を低下させる虞も
ない等の優れた効果がある。
きるから、温度変化に伴う半導体の特性変化によ
つて悪影響を受けることはなく、また、VCOの
出力を高く設定してもC/N比を低下させる虞も
ない等の優れた効果がある。
第1図は従来のPLL回路を示すブロツク図、
第2図は本考案に係るPLL回路の実施例を示す
ブロツク図である。 1:VCO、2:局部発振器、3:ミクサ、
4:ローパスフイルタ、5:デバイダ、6:位相
比較器、7:基準信号発生部、8:ローパスフイ
ルタ、10:遅延回路。
第2図は本考案に係るPLL回路の実施例を示す
ブロツク図である。 1:VCO、2:局部発振器、3:ミクサ、
4:ローパスフイルタ、5:デバイダ、6:位相
比較器、7:基準信号発生部、8:ローパスフイ
ルタ、10:遅延回路。
Claims (1)
- 【実用新案登録請求の範囲】 ループ内に周波数混合器が含まれていると共に
VCO周波数が局部発振器の周波数に対して高い
か低いかのいずれか一方の範囲内において可変さ
れるようになつている電圧制御発振器(VCO)
と、該電圧制御発振器の発振信号と前記局部発振
器の発振信号とを混合するミクサと、該ミクサの
出力信号中の不要周波数をカツトするローパスフ
イルタと、該ローパスフイルタの出力信号を分周
するデバイダと、分周された信号と基準信号発生
部の出力とを比較する位相比較器と、これらの各
ブロツクへ供給する電源とからなるPLL回路に
おいて、 前記局部発振器、電圧制御発振器、ミクサ、ロ
ーパスフイルタ及びデバイダのいずれかのブロツ
クの回路と前記電源との間に遅延回路を設け、
VCO周波数と前記局部発振器との周波数関係が
正規となる時間をおいて前記いずれかの各ブロツ
クの回路へ電源を供給するように構成したことを
特徴とするPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8185984U JPS60193720U (ja) | 1984-06-04 | 1984-06-04 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8185984U JPS60193720U (ja) | 1984-06-04 | 1984-06-04 | Pll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60193720U JPS60193720U (ja) | 1985-12-23 |
JPH0314826Y2 true JPH0314826Y2 (ja) | 1991-04-02 |
Family
ID=30629038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8185984U Granted JPS60193720U (ja) | 1984-06-04 | 1984-06-04 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60193720U (ja) |
-
1984
- 1984-06-04 JP JP8185984U patent/JPS60193720U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS60193720U (ja) | 1985-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7180377B1 (en) | Method and apparatus for a hybrid phase lock loop frequency synthesizer | |
KR970002219B1 (ko) | 최적 조정 및 레벨형 동기 표시를 구현한 디지탈 위상 검출기를 가진 주파수 합성기 | |
EP1039640B1 (en) | PLL circuit | |
US7038507B2 (en) | Frequency synthesizer having PLL with an analog phase detector | |
US6456165B1 (en) | Phase error control for phase-locked loops | |
US4797637A (en) | PLL frequency synthesizer | |
US20040000936A1 (en) | Digital summing phase-lock loop circuit with sideband control and method therefor | |
JPH0314826Y2 (ja) | ||
EP0435881B1 (en) | Sample-and-hold phase detector for use in a phase locked loop | |
US20040151271A1 (en) | Phase-locked loop control circuit | |
WO1991007016A1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
JPH02111123A (ja) | 可変周波発振器の同期化回路 | |
US4642574A (en) | Digital quartz-stabilized FM discriminator | |
JP3560906B2 (ja) | Pll回路 | |
JP2569508B2 (ja) | Pll回路 | |
JP3248453B2 (ja) | 発振装置 | |
JPS6348997Y2 (ja) | ||
GB2331643A (en) | Local oscillator arrangement | |
JPS63234724A (ja) | 周波数シンセサイザ | |
JPH09246967A (ja) | Pll周波数シンセサイザ回路 | |
JPH0115216Y2 (ja) | ||
JPH0115177B2 (ja) | ||
JPS6135601A (ja) | 変調器 | |
JPH06204864A (ja) | Pll回路 |