JPH03144609A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH03144609A JPH03144609A JP2272502A JP27250290A JPH03144609A JP H03144609 A JPH03144609 A JP H03144609A JP 2272502 A JP2272502 A JP 2272502A JP 27250290 A JP27250290 A JP 27250290A JP H03144609 A JPH03144609 A JP H03144609A
- Authority
- JP
- Japan
- Prior art keywords
- row
- conductors
- display
- column
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 13
- 239000004020 conductor Substances 0.000 claims abstract description 158
- 239000011159 matrix material Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 230000000694 effects Effects 0.000 description 15
- 230000002950 deficient Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 101100214494 Solanum lycopersicum TFT4 gene Proteins 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は活性マトリックス アドレス液晶表示装置に関
するもので、特に、間に液晶を含む第1および第2の隔
離電極を有し、それぞれ表示素子にデータ信号を供給す
るため、スイッチング信号により作動しうるよう形成し
た2つのトランジスタに関連させるようにした行および
列の表示素子のアレイと、端部にそれぞれ行駆動回路お
よび列駆動回路によりスイッチング信号およびデータ信
号を供給するようにした組の行および列導線とを含み、
1つの行内の各表示素子の2つのトランジスタをそれぞ
れ2つの異なる行導線に接続するようにした活性マトリ
ックス アドレス液晶表示装置に関するものである。
するもので、特に、間に液晶を含む第1および第2の隔
離電極を有し、それぞれ表示素子にデータ信号を供給す
るため、スイッチング信号により作動しうるよう形成し
た2つのトランジスタに関連させるようにした行および
列の表示素子のアレイと、端部にそれぞれ行駆動回路お
よび列駆動回路によりスイッチング信号およびデータ信
号を供給するようにした組の行および列導線とを含み、
1つの行内の各表示素子の2つのトランジスタをそれぞ
れ2つの異なる行導線に接続するようにした活性マトリ
ックス アドレス液晶表示装置に関するものである。
〔従来の技術]
活性マトリックス液晶表示装置においては、各表示素子
に対し単一のスイッチング トランジスタを使用するこ
とが一般的である。この場合、同じ列内のすべてのトラ
ンジスタのソース電極は、データ信号を供給するように
した組の列導線の関連の1つに接続し、同じ行内のすべ
てのトランジスタのゲート電極は、トランジスタのスイ
ッチングを制御するためスイッチング電圧(ゲーティン
グ電圧)を供給するようにした組の行導線の関連の1つ
に接続する。また、各表示素子の1つの電極を関連のト
ランジスタのドレインに接続する。
に対し単一のスイッチング トランジスタを使用するこ
とが一般的である。この場合、同じ列内のすべてのトラ
ンジスタのソース電極は、データ信号を供給するように
した組の列導線の関連の1つに接続し、同じ行内のすべ
てのトランジスタのゲート電極は、トランジスタのスイ
ッチングを制御するためスイッチング電圧(ゲーティン
グ電圧)を供給するようにした組の行導線の関連の1つ
に接続する。また、各表示素子の1つの電極を関連のト
ランジスタのドレインに接続する。
作動に際しては、行導線をスイッチング信号で一時に1
つ宛走査して各行内のすべてのトランジスタを順次ター
ン オンさせ、各行に対して適当に同期して列導線に順
次データ信号を供給してデイスプレィを形成させるよう
にし、前記トランジスタによりそれらが次に走査される
までの間隔(インターバル)中表示素子を隔離するよう
にしている。したがって、任意の表示素子の動作は関連
のトランジスタおよびアドレス導線の適正な作動に左右
される。
つ宛走査して各行内のすべてのトランジスタを順次ター
ン オンさせ、各行に対して適当に同期して列導線に順
次データ信号を供給してデイスプレィを形成させるよう
にし、前記トランジスタによりそれらが次に走査される
までの間隔(インターバル)中表示素子を隔離するよう
にしている。したがって、任意の表示素子の動作は関連
のトランジスタおよびアドレス導線の適正な作動に左右
される。
表示面積の増大をはかった表示装置を提案しようとする
場合は、それに対応して表示素子の数、したがって必要
とするスイッチング トランジスタの数の増加をきたし
、大面積の表示装置を製造するのに大なる困難を伴う問
題が生ずることになる。すなわち、この場合は1つの行
導線内の断線(discontinuity )または
欠陥トランジスタが装置を受入れ不能とする可能性があ
り、また欠陥の性質によっては1つの欠陥トランジスタ
であっても全体の行または列の表示素子を使用不能に導
くことさえ考えられる。
場合は、それに対応して表示素子の数、したがって必要
とするスイッチング トランジスタの数の増加をきたし
、大面積の表示装置を製造するのに大なる困難を伴う問
題が生ずることになる。すなわち、この場合は1つの行
導線内の断線(discontinuity )または
欠陥トランジスタが装置を受入れ不能とする可能性があ
り、また欠陥の性質によっては1つの欠陥トランジスタ
であっても全体の行または列の表示素子を使用不能に導
くことさえ考えられる。
例えば、英国特許GB−A−2115199号には、あ
る程度の障害許容度を与えるため、各表示素子に対して
関連の異なる行導線に接続した2つのトランジスタを使
用する方法が提案されており、この場合には、各行導線
は実際上各行導線が2つの行の素子により共用されるよ
う、2つの隣接する行の表示素子に関連するトランジス
タに接続されている。
る程度の障害許容度を与えるため、各表示素子に対して
関連の異なる行導線に接続した2つのトランジスタを使
用する方法が提案されており、この場合には、各行導線
は実際上各行導線が2つの行の素子により共用されるよ
う、2つの隣接する行の表示素子に関連するトランジス
タに接続されている。
ここで、1つの表示素子を考えることとし、双方の関連
のトランジスタおよびそれらの関連の行導線に障害がな
いものとした場合は、第1トランジスタは1つの行アド
レス周期の間表示素子にデータ信号電圧を負荷(ロード
)するよう作動し、その後連続する行アドレス周期の間
において第2トランジスタは特にその表示素子向けのデ
ータ信号電圧を有するデータ電圧をほぼ直ちに重ね書き
(over−write)するよう作動する。第1トラ
ンジスタまたはそれへの接続に欠陥があり開路状態であ
ることが分かった場合には、装置は第2トランジスタを
使用して単一のトランジスタ駆動の場合のように、一般
の方法で作動する。また、第2トランジスタまたはそれ
に至る行導線に欠陥があり、開路状態の場合には、隣接
する行内の表示素子用として意図されたデータ電圧情報
は第1トランジスタによりこの素子に書込まれ、その場
合には重ねて書込まれることはない。
のトランジスタおよびそれらの関連の行導線に障害がな
いものとした場合は、第1トランジスタは1つの行アド
レス周期の間表示素子にデータ信号電圧を負荷(ロード
)するよう作動し、その後連続する行アドレス周期の間
において第2トランジスタは特にその表示素子向けのデ
ータ信号電圧を有するデータ電圧をほぼ直ちに重ね書き
(over−write)するよう作動する。第1トラ
ンジスタまたはそれへの接続に欠陥があり開路状態であ
ることが分かった場合には、装置は第2トランジスタを
使用して単一のトランジスタ駆動の場合のように、一般
の方法で作動する。また、第2トランジスタまたはそれ
に至る行導線に欠陥があり、開路状態の場合には、隣接
する行内の表示素子用として意図されたデータ電圧情報
は第1トランジスタによりこの素子に書込まれ、その場
合には重ねて書込まれることはない。
したがって、ある表示素子は、特にその素子用として意
図された表示効果よりむしろ他の素子と同じ表示効果を
生ずるが、これは視聴者に対しては感知されず、受容可
能なデイスプレィが生成可能となる。
図された表示効果よりむしろ他の素子と同じ表示効果を
生ずるが、これは視聴者に対しては感知されず、受容可
能なデイスプレィが生成可能となる。
原則として、この技術は行導線またはトランジスタ内の
開路(断線)に対して補正可能または部分的に補正可能
であるが、行導線がその長さに沿ったポイントにおいて
開路の場合、すなわち断線または不連続の場合にはその
不連続を超える行導線の部分に関連する表示素子には、
依然として表示品質の問題が起こる。
開路(断線)に対して補正可能または部分的に補正可能
であるが、行導線がその長さに沿ったポイントにおいて
開路の場合、すなわち断線または不連続の場合にはその
不連続を超える行導線の部分に関連する表示素子には、
依然として表示品質の問題が起こる。
本発明の目的は障害許容度に改良を加えるようにした前
述形式の活性マトリックス アドレス表示装置を提供し
ようとするものである。
述形式の活性マトリックス アドレス表示装置を提供し
ようとするものである。
この目的を達成するため、前述形式の本発明活性マトリ
ックス アドレス液晶表示装置においては、該行導線を
行駆動回路から離れた端部において補助トランジスタに
接続し装置の作動中、該トランジスタを周期的にスイッ
チさせて該行導線の端部を所定電位に接続するようにし
たことを特徴とする。
ックス アドレス液晶表示装置においては、該行導線を
行駆動回路から離れた端部において補助トランジスタに
接続し装置の作動中、該トランジスタを周期的にスイッ
チさせて該行導線の端部を所定電位に接続するようにし
たことを特徴とする。
本発明は行導線の破損部分に関連する表示素子から観察
される誤った表示効果は、それに接続されたトランジス
タのり一ケージ(漏洩)の結果として破損部分上に形成
される荷電に起因するらしいという認識にもとづきなさ
れたもので、本発明はこの問題に対して解決を与えるも
のである。
される誤った表示効果は、それに接続されたトランジス
タのり一ケージ(漏洩)の結果として破損部分上に形成
される荷電に起因するらしいという認識にもとづきなさ
れたもので、本発明はこの問題に対して解決を与えるも
のである。
すなわち、もし行導線の1つにそき長さに沿って断線(
不連続)が起こった場合は、補助トランジスタを介して
の所定電位への周期的な接続により、断線を超えたその
部分に任意の荷電が形成されないようにするほか、破損
部分を放電して所定電位のレベルにクランプし、このレ
ベルをその部分に関連するトランジスタをほぼそれらの
“′オフ”状態に保持するに充分な値に選定するように
している。このような接続がない場合は、断線個所を超
えた行導線のセクションは浮動状態のままとなり、また
、特に例えばソースとゲート間のトランジスタ リーケ
ージおよび寄生容量にもよると思われる原因により、そ
のゲートは、それに接続されているトランジスタが充分
に“オフ”状態とならないような電圧にフロートされ、
関係する当該表示素子にそれらの意図するローティング
周期後、不正確なデータ信号がロードされ、誤った表示
効果を生じさせる可能性がある。本発明はこのような方
法で行導線のフローティングを防止しており、より一層
の誤り許容度を与えるようにしている。
不連続)が起こった場合は、補助トランジスタを介して
の所定電位への周期的な接続により、断線を超えたその
部分に任意の荷電が形成されないようにするほか、破損
部分を放電して所定電位のレベルにクランプし、このレ
ベルをその部分に関連するトランジスタをほぼそれらの
“′オフ”状態に保持するに充分な値に選定するように
している。このような接続がない場合は、断線個所を超
えた行導線のセクションは浮動状態のままとなり、また
、特に例えばソースとゲート間のトランジスタ リーケ
ージおよび寄生容量にもよると思われる原因により、そ
のゲートは、それに接続されているトランジスタが充分
に“オフ”状態とならないような電圧にフロートされ、
関係する当該表示素子にそれらの意図するローティング
周期後、不正確なデータ信号がロードされ、誤った表示
効果を生じさせる可能性がある。本発明はこのような方
法で行導線のフローティングを防止しており、より一層
の誤り許容度を与えるようにしている。
かくして、行導線の不連続部分に関連する表示素子はそ
れらの関連の他の行導線に接続したトランジスタの作動
により受入れ可能なデイスプレィを与え続けることにな
る。
れらの関連の他の行導線に接続したトランジスタの作動
により受入れ可能なデイスプレィを与え続けることにな
る。
所定電位は一般にV。いで表示する連続するスイッチン
グ信号間に行駆動回路により行導線に供給される通常■
。ffで表す電位に等しくすることが好都合であるが、
所定電位は正確にv07.に対応させるを要しない。ま
た、すべての列(データ信号)電圧の期待値に対して、
表示素子トランジスタのゲートは充分な負の値とし、l
フィールド周期の間に表示素子トランジスタを流れる電
荷(チャージ)が表示素子に蓄積される電荷より充分小
さくなるようにすることが望ましい。これは所定電位を
行駆動信号のオフ電圧に等しくした場合、自動的に達成
される。
グ信号間に行駆動回路により行導線に供給される通常■
。ffで表す電位に等しくすることが好都合であるが、
所定電位は正確にv07.に対応させるを要しない。ま
た、すべての列(データ信号)電圧の期待値に対して、
表示素子トランジスタのゲートは充分な負の値とし、l
フィールド周期の間に表示素子トランジスタを流れる電
荷(チャージ)が表示素子に蓄積される電荷より充分小
さくなるようにすることが望ましい。これは所定電位を
行駆動信号のオフ電圧に等しくした場合、自動的に達成
される。
補助トランジスタは、それに所定電位を供給するように
した共通ラインに接続するを可とする。
した共通ラインに接続するを可とする。
この共通ラインは行導線または列導線と同時に基板上に
形成させるようにするのが好都合である。
形成させるようにするのが好都合である。
しかし、このように共通ラインを使用する代わりに、大
部分の時間に対してはv07.に対応する所定電位が行
導線上に存在するという事実を用いることもできる。か
くして、各補助トランジスタのソースを例えば、前の行
導線に接続することにより、各補助トランジスタに■。
部分の時間に対してはv07.に対応する所定電位が行
導線上に存在するという事実を用いることもできる。か
くして、各補助トランジスタのソースを例えば、前の行
導線に接続することにより、各補助トランジスタに■。
11に対応する所定電位を供給することもできる。
補助(サブレメンタリー)トランジスタは、装置の共通
基板上に表示素子トランジスタおよび行アドレス導線と
ともに与えるようにすることがきわめて便利であり、表
示素子トランジスタと同時に形成することが望ましい。
基板上に表示素子トランジスタおよび行アドレス導線と
ともに与えるようにすることがきわめて便利であり、表
示素子トランジスタと同時に形成することが望ましい。
このようにするときは、表示装置の製作は大幅に容易と
なる。この配置の場合は、補助トランジスタは、単結晶
(アモルファス)技術を用いて、例えば、TPTのよう
な表示素子トランジスタと全く同じ技術により製造する
ことができるので、任意の処理の変更を要することなく
簡単に補助トランジスタを与えることが可能となる。同
様に、行導線および列導線と同時に共通ラインを与える
ようにしているため、任意の付加的処理操作の必要性を
排除することができる。かくして、最小のコストで障害
許容度を改善した表示装置を与えることができる。
なる。この配置の場合は、補助トランジスタは、単結晶
(アモルファス)技術を用いて、例えば、TPTのよう
な表示素子トランジスタと全く同じ技術により製造する
ことができるので、任意の処理の変更を要することなく
簡単に補助トランジスタを与えることが可能となる。同
様に、行導線および列導線と同時に共通ラインを与える
ようにしているため、任意の付加的処理操作の必要性を
排除することができる。かくして、最小のコストで障害
許容度を改善した表示装置を与えることができる。
また、本発明の一実施例の場合は、各補助トランジスタ
のゲートを、便宜のため行導線と同時に形成した1つの
ラインを介してそれぞれの補助トランジスタの関連する
行導線に隣接する行導線に接続するようにしている。こ
のようにするときは、当該行導線に接続した表示素子ト
ランジスタをターン オンさせるため、1つの行導、%
R(R,、)にスイッチング信号(Von)が供給され
た場合は、スイッチング信号(Van)の持続期間中、
例えば、前の行導線(R,、)に関連する補助トランジ
スタもターン オンされ、それより前の行導線が所定電
位(V、tt )に接続される。同様に、順次的に次の
行導線(R−1)にスイッチング信号(V、、)が供給
されると、前の行導m (R,)に関連する補助トラン
ジスタがターン オンされる。この実施例は周期的な所
定電位信号の供給ならびにその構造の双方に関して簡便
さを与えるという利点を有する。
のゲートを、便宜のため行導線と同時に形成した1つの
ラインを介してそれぞれの補助トランジスタの関連する
行導線に隣接する行導線に接続するようにしている。こ
のようにするときは、当該行導線に接続した表示素子ト
ランジスタをターン オンさせるため、1つの行導、%
R(R,、)にスイッチング信号(Von)が供給され
た場合は、スイッチング信号(Van)の持続期間中、
例えば、前の行導線(R,、)に関連する補助トランジ
スタもターン オンされ、それより前の行導線が所定電
位(V、tt )に接続される。同様に、順次的に次の
行導線(R−1)にスイッチング信号(V、、)が供給
されると、前の行導m (R,)に関連する補助トラン
ジスタがターン オンされる。この実施例は周期的な所
定電位信号の供給ならびにその構造の双方に関して簡便
さを与えるという利点を有する。
さらに、本発明の他の実施例の場合は、補助トランジス
タのゲートを相互に接続し、該ゲートに周期的にゲーテ
ィング信号を供給して、すべての補助トランジスタを同
時にターン オンさせるようにしている。この場合、ゲ
ーティング信号は連続するスイッチング信号間のインタ
ーバルもしくはフィールド帰線消去期間中に供給するよ
うにすることが望ましい。この実施例は、補助トランジ
スタが所望のようにかなり大きい場合、装置には行導線
の抵抗によりゲート パルスの振幅の減少および低速化
を生ずるような余分の容量性負荷が加わることはないと
いう利点を有する。また、より頻繁なりランピングも可
能である。必要とするクランピングの規則性は種々の漏
洩抵抗のような複数の因子に左右されるものと思われ、
したがって決定は困難である。
タのゲートを相互に接続し、該ゲートに周期的にゲーテ
ィング信号を供給して、すべての補助トランジスタを同
時にターン オンさせるようにしている。この場合、ゲ
ーティング信号は連続するスイッチング信号間のインタ
ーバルもしくはフィールド帰線消去期間中に供給するよ
うにすることが望ましい。この実施例は、補助トランジ
スタが所望のようにかなり大きい場合、装置には行導線
の抵抗によりゲート パルスの振幅の減少および低速化
を生ずるような余分の容量性負荷が加わることはないと
いう利点を有する。また、より頻繁なりランピングも可
能である。必要とするクランピングの規則性は種々の漏
洩抵抗のような複数の因子に左右されるものと思われ、
したがって決定は困難である。
各表示素子に関連する2つのスイッチング トランジス
タは同じ列導線に接続するを可とするが、本発明による
他の配置においては、各表示素子に関連する2つのトラ
ンジスタを関連の異なる列導線ならびに関連の異なる行
導線に接続し、かくして列導線の1つがその長さに沿っ
たある点で断線(不連続)に遭遇した場合、冗長性を与
えるようにしている。3つの隣接する表示素子のグルー
プのおのおのがその原色の関連の1つを表示し、かつ斜
めの方向に隣接する表示素子が同じ色成分を表示するよ
う形成したカラー表示装置の場合には、ある表示素子の
正しい行導線、列導線またはスイッチング トランジス
タが実際上開路状態の場合、表示素子はその関連の2番
目のスイッチング トランジスタの作動により、同じ色
の最も近い表示素子のそれと同じ表示効果を生ずるとい
う他の利点が得られる。
タは同じ列導線に接続するを可とするが、本発明による
他の配置においては、各表示素子に関連する2つのトラ
ンジスタを関連の異なる列導線ならびに関連の異なる行
導線に接続し、かくして列導線の1つがその長さに沿っ
たある点で断線(不連続)に遭遇した場合、冗長性を与
えるようにしている。3つの隣接する表示素子のグルー
プのおのおのがその原色の関連の1つを表示し、かつ斜
めの方向に隣接する表示素子が同じ色成分を表示するよ
う形成したカラー表示装置の場合には、ある表示素子の
正しい行導線、列導線またはスイッチング トランジス
タが実際上開路状態の場合、表示素子はその関連の2番
目のスイッチング トランジスタの作動により、同じ色
の最も近い表示素子のそれと同じ表示効果を生ずるとい
う他の利点が得られる。
列導線は隣接する列の表示素子により共用されるように
するか、あるいは既知の方法で、専ら関連の列の表示素
子のみに関連させることができる。
するか、あるいは既知の方法で、専ら関連の列の表示素
子のみに関連させることができる。
行の表示素子との行導線の相互接続方法は任意の適当な
既知の様式に従わせることができる。簡単な方法におい
ては、例えば、各行導線を2つの隣接する行の表示素子
に関連するそれぞれのトランジスタと接続し、かつ前記
トランジスタにより共用させることができる。他の例に
おいては、複数の行の表示素子を隣接する対のグループ
に配置し、2つの行の各グループを専らそのグループに
関連する3つの行導線を介して駆動するようにし、行導
線のうち2つを関連する行の表示素子のトランジスタに
接続するとともに、中間の行導線を双方の行の表示素子
により共用されるようにし、双方の行の素子のトランジ
スタに接続するようにしている。この場合には、採用さ
れる行導線および列導線構造に応じて適当に修正を加え
た駆動体系を必要とすること当然である。
既知の様式に従わせることができる。簡単な方法におい
ては、例えば、各行導線を2つの隣接する行の表示素子
に関連するそれぞれのトランジスタと接続し、かつ前記
トランジスタにより共用させることができる。他の例に
おいては、複数の行の表示素子を隣接する対のグループ
に配置し、2つの行の各グループを専らそのグループに
関連する3つの行導線を介して駆動するようにし、行導
線のうち2つを関連する行の表示素子のトランジスタに
接続するとともに、中間の行導線を双方の行の表示素子
により共用されるようにし、双方の行の素子のトランジ
スタに接続するようにしている。この場合には、採用さ
れる行導線および列導線構造に応じて適当に修正を加え
た駆動体系を必要とすること当然である。
以下図面により本発明を説明する。
第1図に示すように、TV画像を表示するに適する本発
明活性マトリックス アドレス表示装置は各行内にn個
の水平配置表示素子12(1ないしn)を具えたm個の
行(工ないしm)を有する表示パネル11を含む。第1
図には、図示を明瞭にするため、5つの行の表示素子、
すなわち行lないし3、m−1およびmならびに各行内
の4つの素子のみを表示しているが、実際上マトリック
ス アレイ内の表示素子の総数(mXn)は200.0
00またはそれ以上である。表示素子はLC,、、で表
示するものとする。ただし、yおよびXはそれぞれそれ
らの行および列の位置を示す、また、表示素子は、図に
おいて符号文字RおよびCで表した組の行および列導線
を介してアドレスされるようにする。
明活性マトリックス アドレス表示装置は各行内にn個
の水平配置表示素子12(1ないしn)を具えたm個の
行(工ないしm)を有する表示パネル11を含む。第1
図には、図示を明瞭にするため、5つの行の表示素子、
すなわち行lないし3、m−1およびmならびに各行内
の4つの素子のみを表示しているが、実際上マトリック
ス アレイ内の表示素子の総数(mXn)は200.0
00またはそれ以上である。表示素子はLC,、、で表
示するものとする。ただし、yおよびXはそれぞれそれ
らの行および列の位置を示す、また、表示素子は、図に
おいて符号文字RおよびCで表した組の行および列導線
を介してアドレスされるようにする。
前記行および列導線はこれらを表示素子間のスペースに
伸長させ、それぞれその端部において、通常の方法でス
イッチング信号およびデータ信号を与える行駆動回路3
0および列駆動回路32に接続するようにする。障害許
容目的のため、第1の行以外のすべての行の表示素子は
2つの行導線に関連させ、同様に、第1列の表示素子以
外のすべての表示素子は2つの列導線に関連させるよう
にする。
伸長させ、それぞれその端部において、通常の方法でス
イッチング信号およびデータ信号を与える行駆動回路3
0および列駆動回路32に接続するようにする。障害許
容目的のため、第1の行以外のすべての行の表示素子は
2つの行導線に関連させ、同様に、第1列の表示素子以
外のすべての表示素子は2つの列導線に関連させるよう
にする。
第1行および第1列の表示素子以外のこれらの各表示素
子に対するデータ(ビデオ)信号の供給は、その表示素
子に関連する対の行および列導線の関連の1つに接続し
たTA、、 、およびTB、、 Xで示す2つのスイッ
チング トランジスタにより制御するようにする。した
がって、それぞれ単一の行導線および列導線に関連する
第1行および第1列の表示素子は単一のスイッチング
トランジスタに関連する。これらの特定の素子はそれ自
体では同一障害許容度(fault toleranc
e )を有しない。これは完成品においてパネルの周辺
の表示素子を見えないようにする場合は問題とはならな
い。それはこれらの素子の作動における障害は見ること
ができないことによる。しかし、後述するように、これ
らの縁部表示素子は付加釣行および列導線を与えること
により他の同じ障害許容度を与えることができる。他の
すべての行および列に対しては、個々の各行の表示素子
に関連するスイッチングトランジスタを関連の共通の対
の行導線に接続し、同様に、同じ列内のすべての表示素
子に関連するスイッチング トランジスタを関連の同じ
共通の対の列導線に接続する。
子に対するデータ(ビデオ)信号の供給は、その表示素
子に関連する対の行および列導線の関連の1つに接続し
たTA、、 、およびTB、、 Xで示す2つのスイッ
チング トランジスタにより制御するようにする。した
がって、それぞれ単一の行導線および列導線に関連する
第1行および第1列の表示素子は単一のスイッチング
トランジスタに関連する。これらの特定の素子はそれ自
体では同一障害許容度(fault toleranc
e )を有しない。これは完成品においてパネルの周辺
の表示素子を見えないようにする場合は問題とはならな
い。それはこれらの素子の作動における障害は見ること
ができないことによる。しかし、後述するように、これ
らの縁部表示素子は付加釣行および列導線を与えること
により他の同じ障害許容度を与えることができる。他の
すべての行および列に対しては、個々の各行の表示素子
に関連するスイッチングトランジスタを関連の共通の対
の行導線に接続し、同様に、同じ列内のすべての表示素
子に関連するスイッチング トランジスタを関連の同じ
共通の対の列導線に接続する。
図示の特定配置においては、最後の行および列導線以外
の行導線および列導線はおのおの表示素子の2つの隣接
する行および2つの隣接する列に関連させ、かつそれぞ
れ2つの隣接する行および2つの隣接する列により共用
されるようにしているが、後述するように、例えば、1
つの列内の各表示素子に関連する2つのTPT (I
膜トランジスタ)を関連の1つの列導線に接続するよう
にした他の配置も可能である。
の行導線および列導線はおのおの表示素子の2つの隣接
する行および2つの隣接する列に関連させ、かつそれぞ
れ2つの隣接する行および2つの隣接する列により共用
されるようにしているが、後述するように、例えば、1
つの列内の各表示素子に関連する2つのTPT (I
膜トランジスタ)を関連の1つの列導線に接続するよう
にした他の配置も可能である。
この実施例におけるスイッチング トランジスタは単結
晶(アモルファス)シリコンまたは多結晶シリコン技術
を用いて一般の方法で製作したTPTを含み、前記TP
Tのゲート端子およびソース端子をそれぞれそれらに関
連する行および列導線に接続している。
晶(アモルファス)シリコンまたは多結晶シリコン技術
を用いて一般の方法で製作したTPTを含み、前記TP
Tのゲート端子およびソース端子をそれぞれそれらに関
連する行および列導線に接続している。
第2図に部分断面図で示すような標準形表示素子12は
、行および列導線ならびにTPTとともに表示装置の透
明基板10上に支持され、その関連の2つのスイッチン
グTPTのドレイン端子に接続した透明パッド電極14
(第1図においては単純な方形電極として表示)と、
それらの間に液晶材料17を配置した第2の離隔透明基
板16上に支持するようにした対向透明基板15とを含
む。第2基板上の表示素子の対向電極は通常の方法でパ
ッド電極により占有される領域と同じ広さにわたる共通
なカウンタ電極(counter electrode
)の個別部分を含む。また、ガラスにまり形成するを
可とする2つの基板には、一般の方法により偏光層(p
olarisinglayer ) 18および19な
らびにオリエンテーション層(orientation
1ayer ) 20および21を設ける。
、行および列導線ならびにTPTとともに表示装置の透
明基板10上に支持され、その関連の2つのスイッチン
グTPTのドレイン端子に接続した透明パッド電極14
(第1図においては単純な方形電極として表示)と、
それらの間に液晶材料17を配置した第2の離隔透明基
板16上に支持するようにした対向透明基板15とを含
む。第2基板上の表示素子の対向電極は通常の方法でパ
ッド電極により占有される領域と同じ広さにわたる共通
なカウンタ電極(counter electrode
)の個別部分を含む。また、ガラスにまり形成するを
可とする2つの基板には、一般の方法により偏光層(p
olarisinglayer ) 18および19な
らびにオリエンテーション層(orientation
1ayer ) 20および21を設ける。
この場合、液晶材料は、表示素子を透過する光をそれに
供給されるデータ電圧の値により変調し、各表示素子が
装置を通る光透過を個々に変化させるよう作動すること
を可能にする。
供給されるデータ電圧の値により変調し、各表示素子が
装置を通る光透過を個々に変化させるよう作動すること
を可能にする。
カラー表示を生成するため、各表示素子は各々カラー
トリプレットを与える3つの隣接する表示素子のグルー
プによりカラー フィルり22を用いて既知の方法で色
合わせ(register)する。トリプレットはアレ
イ内の斜めに隣接する表示素子が同じ原色、すなわち赤
、緑または青を表示するような配列とする。
トリプレットを与える3つの隣接する表示素子のグルー
プによりカラー フィルり22を用いて既知の方法で色
合わせ(register)する。トリプレットはアレ
イ内の斜めに隣接する表示素子が同じ原色、すなわち赤
、緑または青を表示するような配列とする。
障害許容度の改良を与えるため行導線R,ないしRm−
1の各々は駆動回路30から離隔した端部においてこれ
らを関連の補助TFT 40のドレインに接続する。ま
た、TFT 40の他の側、すなわちソース電極の側を
駆動回路30まで伸長するライン41を介して相互に接
続し、前記駆動回路30においてそれを所定電位源に接
続するほか、各TFT 40のゲートを関連のライン4
2を介してすぐ次の行導線に接続する。かくして、例え
ば、行導線R3に関連するTPT40は行導線R2に接
続したゲートを有し、以下これに準する。図示配置にお
いては、最後の行導線R0には補助TPTを配置してい
ないが、同様にして他の行導線に接続したゲートを有す
るこの行導線R1用の補助TPTを与えることもできる
。ただし、この場合のゲート接続は交差接続を伴う。ま
た、この補助TPTのゲートは、例えば、行駆動回路3
0の予備の行駆動出力に接続した予備の行導線を使用す
ることにより、別のラインを介して周期的に所定電位の
パルスを生成する電位源に接続することもできる。
1の各々は駆動回路30から離隔した端部においてこれ
らを関連の補助TFT 40のドレインに接続する。ま
た、TFT 40の他の側、すなわちソース電極の側を
駆動回路30まで伸長するライン41を介して相互に接
続し、前記駆動回路30においてそれを所定電位源に接
続するほか、各TFT 40のゲートを関連のライン4
2を介してすぐ次の行導線に接続する。かくして、例え
ば、行導線R3に関連するTPT40は行導線R2に接
続したゲートを有し、以下これに準する。図示配置にお
いては、最後の行導線R0には補助TPTを配置してい
ないが、同様にして他の行導線に接続したゲートを有す
るこの行導線R1用の補助TPTを与えることもできる
。ただし、この場合のゲート接続は交差接続を伴う。ま
た、この補助TPTのゲートは、例えば、行駆動回路3
0の予備の行駆動出力に接続した予備の行導線を使用す
ることにより、別のラインを介して周期的に所定電位の
パルスを生成する電位源に接続することもできる。
作動時には、表示素子は一番上の行から始まって下の行
に至る行選択スイッチング信号で行導線Rを順次的に走
査して各行内のスイッチングTPTをターン オンさせ
、かつスイッチング信号と同期して適当に列導線にデー
タ信号を供給することにより、時間ベースで1つの行に
つき駆動するようにし、フレーム周期における完全な表
示画像を形成させるようにする。この場合、スイッチン
グ信号およびデータ信号を与える行および列駆動回路3
0および32は一般の形状のものとする。第3図は3つ
の連続する行導線の標準的グループ、この場合は最初の
3つに対して、行駆動回路30により供給される信号波
形のタイミング関係を示す。TV表示に対して、データ
信号はビデオ情報信号を含み、各行の表示素子は1つの
TVラインに対応するビデオ情報信号を与える。−時に
1行のアドレッシングを使用して、1つの行の表示素子
に関連するスイッチングTPT 、 TA、、、および
TB、、、のグループの各々は時間周期TIの間パルス
信号■。7によりスイッチ オンされ、その間にそれら
のTPTに関係する列導線から表示素子にビデオ情報信
号が転送される。フィールド周期Tr(Trはm、Tt
にほぼ等しい)の残りの期間には、TPTは行導線へ
の■。、fの供給によりターン オフされ、表示素子を
列導線から隔離させる。
に至る行選択スイッチング信号で行導線Rを順次的に走
査して各行内のスイッチングTPTをターン オンさせ
、かつスイッチング信号と同期して適当に列導線にデー
タ信号を供給することにより、時間ベースで1つの行に
つき駆動するようにし、フレーム周期における完全な表
示画像を形成させるようにする。この場合、スイッチン
グ信号およびデータ信号を与える行および列駆動回路3
0および32は一般の形状のものとする。第3図は3つ
の連続する行導線の標準的グループ、この場合は最初の
3つに対して、行駆動回路30により供給される信号波
形のタイミング関係を示す。TV表示に対して、データ
信号はビデオ情報信号を含み、各行の表示素子は1つの
TVラインに対応するビデオ情報信号を与える。−時に
1行のアドレッシングを使用して、1つの行の表示素子
に関連するスイッチングTPT 、 TA、、、および
TB、、、のグループの各々は時間周期TIの間パルス
信号■。7によりスイッチ オンされ、その間にそれら
のTPTに関係する列導線から表示素子にビデオ情報信
号が転送される。フィールド周期Tr(Trはm、Tt
にほぼ等しい)の残りの期間には、TPTは行導線へ
の■。、fの供給によりターン オフされ、表示素子を
列導線から隔離させる。
より正確には、各行の表示素子は2つの連続する行導線
を走査することによりアドレスされる。
を走査することによりアドレスされる。
例えば、LCD、 、ないしLC2,7を含む第1図示
表示素子の2番目の行(y=2)を考える場合、行導線
(R1)に供給される選択スイッチング信号v6゜はT
FT 、 Tlh、zないしTAz、−をターン オン
させ、そのとき列導線C1ないしcfi−を上にあられ
れるビデオ情報信号がそれぞれ表示素子LCt、 zな
いしt、CZ、、に供給されることを可能にする。行導
線R1は前の行の表示素子(TBl、 +ないしTB、
、、)用のスイッチング トランジスタ(TBI、 l
ないしTB、、、、)にも接続されているので、これ
らの素子にも同しように関連するビデオ情報電圧が供給
される。その後、スイッチング信号■。7は行導線R1
から除去され、大地電位またはゼロ電圧を可とする基準
電圧信号■。ffが供給されて、TPT、 TAX、
zないしTA2.n(ならびにTPT、 TB、、、な
いしTB、、ll)はターン オフされ、かくして表示
素子LC2,,ないしLC,、、(ならびにLC,、l
ないしLC,、、)が隔離される。実際上は、同時に選
択スイッチング信号V o n カ行導vARZニ供給
すhテTFT、 TBz、+ナイLTB2. 、、をタ
ーン オンさせるので、そのとき列導線C1ないしC7
上にある選択スイッチング信号が表示素子LCz、 +
ないしI、C2,nに供給されうる状態となり、かくし
て、前にロードされたこれらの素子のビデオ情報上にこ
れらの素子用に意図された値が重ねて書込まれる。また
、同様に、行導線R2に供給されるスイッチング信号V
onも次の表示素子の行のTPT、 TA3.zない
しTAG、、をターン オンさせるので、列導線C+な
いしC11−1上の同じビデオ情報信号もそれぞれ素子
LC:l、 zないしLCi、 fiにも供給される。
表示素子の2番目の行(y=2)を考える場合、行導線
(R1)に供給される選択スイッチング信号v6゜はT
FT 、 Tlh、zないしTAz、−をターン オン
させ、そのとき列導線C1ないしcfi−を上にあられ
れるビデオ情報信号がそれぞれ表示素子LCt、 zな
いしt、CZ、、に供給されることを可能にする。行導
線R1は前の行の表示素子(TBl、 +ないしTB、
、、)用のスイッチング トランジスタ(TBI、 l
ないしTB、、、、)にも接続されているので、これ
らの素子にも同しように関連するビデオ情報電圧が供給
される。その後、スイッチング信号■。7は行導線R1
から除去され、大地電位またはゼロ電圧を可とする基準
電圧信号■。ffが供給されて、TPT、 TAX、
zないしTA2.n(ならびにTPT、 TB、、、な
いしTB、、ll)はターン オフされ、かくして表示
素子LC2,,ないしLC,、、(ならびにLC,、l
ないしLC,、、)が隔離される。実際上は、同時に選
択スイッチング信号V o n カ行導vARZニ供給
すhテTFT、 TBz、+ナイLTB2. 、、をタ
ーン オンさせるので、そのとき列導線C1ないしC7
上にある選択スイッチング信号が表示素子LCz、 +
ないしI、C2,nに供給されうる状態となり、かくし
て、前にロードされたこれらの素子のビデオ情報上にこ
れらの素子用に意図された値が重ねて書込まれる。また
、同様に、行導線R2に供給されるスイッチング信号V
onも次の表示素子の行のTPT、 TA3.zない
しTAG、、をターン オンさせるので、列導線C+な
いしC11−1上の同じビデオ情報信号もそれぞれ素子
LC:l、 zないしLCi、 fiにも供給される。
次に行導線R2に供給される電圧がV。nから■。、f
に戻り、次の行導線R1にスイッチング電圧信号V 6
nが供給されると、TPT、 TBg、 +ないしTB
g、 、、はターン オフされ、表示素子LCz、 +
ないしLCt、。
に戻り、次の行導線R1にスイッチング電圧信号V 6
nが供給されると、TPT、 TBg、 +ないしTB
g、 、、はターン オフされ、表示素子LCz、 +
ないしLCt、。
が隔離されるので、最後に供給されたビデオ情報信号は
保持され、素子の対向電極に供給される基準電圧に関連
して素子から所望の表示効果が得られる。
保持され、素子の対向電極に供給される基準電圧に関連
して素子から所望の表示効果が得られる。
したがって、PAL方式TVデイスプレィの場合の12
8コり秒に対応する2つの連続するライン アドレス周
期Tt 内では表示素子LCz、 tないしLC,、。
8コり秒に対応する2つの連続するライン アドレス周
期Tt 内では表示素子LCz、 tないしLC,、。
にはまず始めに、前の行の対応する1つの表示素子に供
給され、かつ主としてその表示素子向けを意図する関連
のビデオ情報信号がロードされ、ついで、特にその行の
表示素子に向けたビデオ情報信号がロードされることが
分る。それ故、TPT。
給され、かつ主としてその表示素子向けを意図する関連
のビデオ情報信号がロードされ、ついで、特にその行の
表示素子に向けたビデオ情報信号がロードされることが
分る。それ故、TPT。
T13z、 tないしTB、、、の1つが開路状態で、
影響する表示素子に適当なビデオ情報信号が供給されな
い状態の場合には、その表示素子は他のTPTを介して
ロードされたビデオ情報信号による表示効果を生成し続
ける。したがって、これらの環境においては、影響する
表示素子は前の行の斜めに隣接する表示素子により与え
られるものとほぼ同じ表示効果を生ずることになる。斜
めに隣接する表示素子は同じカラーを表示するよう配置
されているので、影響する表示素子は最も近接する同じ
カラーの表示素子と同じ表示効果を再生する。TPTが
短絡し害なった場合は、それはレーザ スクライビング
(laser scribing)などにより切断し、
事実上、開路形式の障害を生じさせることができる。
影響する表示素子に適当なビデオ情報信号が供給されな
い状態の場合には、その表示素子は他のTPTを介して
ロードされたビデオ情報信号による表示効果を生成し続
ける。したがって、これらの環境においては、影響する
表示素子は前の行の斜めに隣接する表示素子により与え
られるものとほぼ同じ表示効果を生ずることになる。斜
めに隣接する表示素子は同じカラーを表示するよう配置
されているので、影響する表示素子は最も近接する同じ
カラーの表示素子と同じ表示効果を再生する。TPTが
短絡し害なった場合は、それはレーザ スクライビング
(laser scribing)などにより切断し、
事実上、開路形式の障害を生じさせることができる。
行導線Rは、各行の表示素子に対して上述の駆動スキム
が順次繰返され、後続のフィールド周期においてそれら
が次にアドレスされるまで、素子により生成される表示
効果が保持されるよう順次走査される。
が順次繰返され、後続のフィールド周期においてそれら
が次にアドレスされるまで、素子により生成される表示
効果が保持されるよう順次走査される。
かくして、最初の行および列以外のすべての表示素子に
対して、通常1つの電圧がそのTPT、 TAを介して
書込まれ、そのほぼ直ぐ後に、TPT、 TBを介して
正しい電圧が重ねて書込まれる。ここで、TPT、 T
Aまたはそれへの接続が開路状態の場合、装置は一般の
方法で作動し、トランジスタTBが開路状態の場合、情
報は隣接する表示素子に書込まれ、重ねて書込まれるこ
とばない。この場合は通常°“エラー゛は感知すること
はできない。
対して、通常1つの電圧がそのTPT、 TAを介して
書込まれ、そのほぼ直ぐ後に、TPT、 TBを介して
正しい電圧が重ねて書込まれる。ここで、TPT、 T
Aまたはそれへの接続が開路状態の場合、装置は一般の
方法で作動し、トランジスタTBが開路状態の場合、情
報は隣接する表示素子に書込まれ、重ねて書込まれるこ
とばない。この場合は通常°“エラー゛は感知すること
はできない。
ここで、行導線Rが、例えばその長さに沿ったあるポイ
ントに破損個所(break )を有するような開路状
態にあり、破損個所を超えてそれに接続された1または
それ以上の表示素子TPTが駆動回路30からのスイッ
チング信号を受信できない場合について考えると、行導
線の端部における補助トランジスタ40の作動は、行導
線の切断部分(disconnected 5ecti
on)が、恐らくトランジスタ リーケージおよび容量
性効果により、結合された表示素子TPTを完全にオフ
状態とはしないような電圧にフロートされる可能性を防
止している。
ントに破損個所(break )を有するような開路状
態にあり、破損個所を超えてそれに接続された1または
それ以上の表示素子TPTが駆動回路30からのスイッ
チング信号を受信できない場合について考えると、行導
線の端部における補助トランジスタ40の作動は、行導
線の切断部分(disconnected 5ecti
on)が、恐らくトランジスタ リーケージおよび容量
性効果により、結合された表示素子TPTを完全にオフ
状態とはしないような電圧にフロートされる可能性を防
止している。
かくして、切断部分は、補助トランジスタ40の作動に
より、■61.に対応する充分低い電圧にクランプされ
、切断部分に接続された表示素子TPTは、それらの°
°オフ゛状態に保持される。したがって、関連表示素子
は専ら関連するそれらの他の行導線に接続されたトラン
ジスタを介して駆動されるので、満足な表示効果を与え
るような素子の作動が保持される。
より、■61.に対応する充分低い電圧にクランプされ
、切断部分に接続された表示素子TPTは、それらの°
°オフ゛状態に保持される。したがって、関連表示素子
は専ら関連するそれらの他の行導線に接続されたトラン
ジスタを介して駆動されるので、満足な表示効果を与え
るような素子の作動が保持される。
補助トランジスタ40は、表示装置の作動に際し各々周
期的にゲートされ、ターン オンされるようにし、また
、このゲーティングは当該TFT40に関連する行導線
にスイッチング信号が供給される周期と時間的に離隔さ
せるようにする。任意の特定の行導線に関連する補助T
FT40は通常オフ状態にあるが、直ぐ次の行導線にス
イッチング信号vo7が供給された際は、スイッチング
信号■。7の持続時間中、そのゲートがライン42を介
して次の行1xtIjAに接続され、関連の行導線の端
をライン41を介して所定電位、すなわちV。ffに接
続し、当該行導線をクランプするので、TFT40はフ
ィールド周期ごとに1回ターン オンされる。かくして
、行導線が不連続(discontinous )でな
い場合には電圧votfが行導線の両端に供給されると
いう現象が起こるが、行導線が不連続の場合には、フロ
ーティング状態の破損部分に蓄積された任意の荷電が除
去され、V o f fにクランプされるという現象が
起こる。最初の行導線以外の各行導線は、スイッチング
信号V onで順次走査されるので、直ぐ前の行導線の
補助的なりランピングTFT40は同じような方法で作
動し、この作動は各フィールドごとに繰返される。所定
電位は正しく Votrに一致させる必要はないが、表
示素子TPTをそれらの″″オフ状態に保持するに充分
な値とする必要がある。所定電位はすべての列電圧の期
待値に対して表示素子TPTのゲートを充分な負の値と
し、1フイ一ルド周期の間にこれらのTPTを流れる電
荷が表示素子上に蓄積される電荷よりはるかに小さくな
るようにする必要がある。
期的にゲートされ、ターン オンされるようにし、また
、このゲーティングは当該TFT40に関連する行導線
にスイッチング信号が供給される周期と時間的に離隔さ
せるようにする。任意の特定の行導線に関連する補助T
FT40は通常オフ状態にあるが、直ぐ次の行導線にス
イッチング信号vo7が供給された際は、スイッチング
信号■。7の持続時間中、そのゲートがライン42を介
して次の行1xtIjAに接続され、関連の行導線の端
をライン41を介して所定電位、すなわちV。ffに接
続し、当該行導線をクランプするので、TFT40はフ
ィールド周期ごとに1回ターン オンされる。かくして
、行導線が不連続(discontinous )でな
い場合には電圧votfが行導線の両端に供給されると
いう現象が起こるが、行導線が不連続の場合には、フロ
ーティング状態の破損部分に蓄積された任意の荷電が除
去され、V o f fにクランプされるという現象が
起こる。最初の行導線以外の各行導線は、スイッチング
信号V onで順次走査されるので、直ぐ前の行導線の
補助的なりランピングTFT40は同じような方法で作
動し、この作動は各フィールドごとに繰返される。所定
電位は正しく Votrに一致させる必要はないが、表
示素子TPTをそれらの″″オフ状態に保持するに充分
な値とする必要がある。所定電位はすべての列電圧の期
待値に対して表示素子TPTのゲートを充分な負の値と
し、1フイ一ルド周期の間にこれらのTPTを流れる電
荷が表示素子上に蓄積される電荷よりはるかに小さくな
るようにする必要がある。
最初の行の表示素子は各々1つのTPTを介してのみア
ドレスされるので、行導体RIの補助TFT40は、こ
の行導線が不連続の場合、当該表示素子は表示効果をB
Eしないことを意味するに過ぎない。
ドレスされるので、行導体RIの補助TFT40は、こ
の行導線が不連続の場合、当該表示素子は表示効果をB
Eしないことを意味するに過ぎない。
この補助TPTは所望に応じて省略することもできる。
また、本実施例の変形の場合は、任意の所定時間にはす
べてのしかし1つの行導線上に電位V o t fが存
在するという事実を使用している。補助TPTのソース
をVoffが供給された共通ラインに接続する代わりに
、関連の補助TPTのソースを前の行導線に接続するこ
ともできる。
べてのしかし1つの行導線上に電位V o t fが存
在するという事実を使用している。補助TPTのソース
をVoffが供給された共通ラインに接続する代わりに
、関連の補助TPTのソースを前の行導線に接続するこ
ともできる。
第4図は本発明の他の実施例を示す。この実施例は第1
図示実施例とほとんど同様であるので、簡単のため対応
する構成素子は同一符号数字を用いて表示しである。こ
の実施例は補助クランピングTFT40の作動様式が前
述の実施例と異なる。図示のように、これらのTFT4
0もそれらが関連するそれぞれの行導線の端部と所定電
位Voffを供給するようにしたライン41との間に接
続するようにするが、TFT40のゲートはすべて■。
図示実施例とほとんど同様であるので、簡単のため対応
する構成素子は同一符号数字を用いて表示しである。こ
の実施例は補助クランピングTFT40の作動様式が前
述の実施例と異なる。図示のように、これらのTFT4
0もそれらが関連するそれぞれの行導線の端部と所定電
位Voffを供給するようにしたライン41との間に接
続するようにするが、TFT40のゲートはすべて■。
7に対応するゲート信号を周期的に供給するようにした
ライン43を介して相互に接続している。したがって、
このようなゲーティング信号の供給時には、すべてのク
ランピングTFT40が同時にスイッチ オンされてそ
れらの関連の行導線をライン41と接続するので、・駆
動回路30から離れた行導線の破損部分に蓄積された任
意の電荷が存在する場合、それを除去するよう作動する
。
ライン43を介して相互に接続している。したがって、
このようなゲーティング信号の供給時には、すべてのク
ランピングTFT40が同時にスイッチ オンされてそ
れらの関連の行導線をライン41と接続するので、・駆
動回路30から離れた行導線の破損部分に蓄積された任
意の電荷が存在する場合、それを除去するよう作動する
。
また、この実施例において、駆動回路30は、連続的行
導線に供給される行選択スイッチング信号を事実上直ぐ
続けてでなく、僅かにずらせるよう形成し、TFT40
へのゲーティング信号をスイッチング信号間のインター
バルに供給するよう変形させている。これらのゲーティ
ング信号は連続する多対のスイッチング信号の間に供給
するを可とする。また、ゲーティング信号は連続するフ
ィールド間のフィールド帰線消去期間内に供給するよう
にすることが望ましい。かくして、前述のように、TF
T40はスイッチング信号と同時でなく時々ゲートされ
、またこの特別の場合には、ゲーティングはすべての行
導線に供給されるスイッチング信号の周期から時間的に
切り離されることが分る。また、便宜上この実施例にお
いては、所定電位■。11およびゲーティング パルス
v、、、、を行駆動回路30から得るようにしているが
、別個の、ただし同期した回路からこれらを供給するこ
とも可能である。
導線に供給される行選択スイッチング信号を事実上直ぐ
続けてでなく、僅かにずらせるよう形成し、TFT40
へのゲーティング信号をスイッチング信号間のインター
バルに供給するよう変形させている。これらのゲーティ
ング信号は連続する多対のスイッチング信号の間に供給
するを可とする。また、ゲーティング信号は連続するフ
ィールド間のフィールド帰線消去期間内に供給するよう
にすることが望ましい。かくして、前述のように、TF
T40はスイッチング信号と同時でなく時々ゲートされ
、またこの特別の場合には、ゲーティングはすべての行
導線に供給されるスイッチング信号の周期から時間的に
切り離されることが分る。また、便宜上この実施例にお
いては、所定電位■。11およびゲーティング パルス
v、、、、を行駆動回路30から得るようにしているが
、別個の、ただし同期した回路からこれらを供給するこ
とも可能である。
第5図は例えば、R2およびR1のような2つの標準的
隣接行導線に供給される信号波形ならびにライン43に
供給されるゲーティング信号波形を示す。
隣接行導線に供給される信号波形ならびにライン43に
供給されるゲーティング信号波形を示す。
この図において、T、は前述のようなライン周期を示し
、T、は行選択スイッチング信号(V、、)の周期を示
し、またT、はゲーティング信号■。
、T、は行選択スイッチング信号(V、、)の周期を示
し、またT、はゲーティング信号■。
(V、、の大きさに対応)の周期(ただし、Tg〈(T
L−T、)) 、さらにTbはフィールド帰線消去期間
を示す。
L−T、)) 、さらにTbはフィールド帰線消去期間
を示す。
上述の説明から分るように、この実施例は、TFT40
をゲートしうる周波数に関してかなりの融通性を与える
ことができる。
をゲートしうる周波数に関してかなりの融通性を与える
ことができる。
上述の実施例の双方に関して、補助TFT40は基板2
0上に表示素子TPTと同時に、同じTPT技術を用い
て製作することができるので、表示装置の製造にそれ以
上の処理操作を必要としない。同様に、ライン41およ
び42は、標準写真石版プロセスにより、例えは、IT
O、アルミニウム、またはクロムから行もしくは列導線
と同時に限定するようにする。かくして、補助TFT4
0の作動により与えられる付加的障害許容度をきわめて
簡単かつ最小コストで達成することができる。
0上に表示素子TPTと同時に、同じTPT技術を用い
て製作することができるので、表示装置の製造にそれ以
上の処理操作を必要としない。同様に、ライン41およ
び42は、標準写真石版プロセスにより、例えは、IT
O、アルミニウム、またはクロムから行もしくは列導線
と同時に限定するようにする。かくして、補助TFT4
0の作動により与えられる付加的障害許容度をきわめて
簡単かつ最小コストで達成することができる。
上述の実施例においては、最初の行および最初の列の表
示素子は各々単一の行導線を単一の列導線に接続した1
つのTPT 、すなわち、TB+、 rないしTB、、
11およびTB、、、ないしTB□1のみによりそれぞ
れ制御するようにしている。かくして、これらのTPT
の1つが不良の場合は関係する個々の素子は障害常態と
なるが、これらの周辺の素子をとにかく見えないようマ
スクする場合は、この可能性は臨界的ではなくなる。し
かし、これらの表示素子の実施例の変形例においては、
Iつの付加的行導線を与えて、行導線の数を表示素子の
数より1つだけ多くし、さらに前記付加的行導線に接続
したこの行用のTPT、 TAを与えることにより、最
初の行の表示素子(LCI、I以外の)の各々をも残り
の行と同様に2つのスイッチング トランジスタに関連
させるようにすることができる。さらに、関連の付加的
TPT、 TAを介して最初の列内の表示素子に接続し
た付加的導線を与えることもできる。
示素子は各々単一の行導線を単一の列導線に接続した1
つのTPT 、すなわち、TB+、 rないしTB、、
11およびTB、、、ないしTB□1のみによりそれぞ
れ制御するようにしている。かくして、これらのTPT
の1つが不良の場合は関係する個々の素子は障害常態と
なるが、これらの周辺の素子をとにかく見えないようマ
スクする場合は、この可能性は臨界的ではなくなる。し
かし、これらの表示素子の実施例の変形例においては、
Iつの付加的行導線を与えて、行導線の数を表示素子の
数より1つだけ多くし、さらに前記付加的行導線に接続
したこの行用のTPT、 TAを与えることにより、最
初の行の表示素子(LCI、I以外の)の各々をも残り
の行と同様に2つのスイッチング トランジスタに関連
させるようにすることができる。さらに、関連の付加的
TPT、 TAを介して最初の列内の表示素子に接続し
た付加的導線を与えることもできる。
さらに、各表示素子用に2つのTPTを使用する障害許
容表示装置用として知られているような異なる形状の行
および列アドレス導線を使用することもできる。このよ
うに、上述の実施例においては、少なくとも大部分の表
示素子を2つの異なる行導線および2つの異なる列導線
に接続した2つのTPTを介して駆動するようにしてい
るが、表示素子TPTを特定の表示素子に関連する多対
の表示素子が同じ列導線に接続されるよう配置すること
もできる。また、列導線は前述のように隣接する列の表
示素子により共用されるようにする必要はなく、単に1
つの列の素子にのみ関連させることもできる。
容表示装置用として知られているような異なる形状の行
および列アドレス導線を使用することもできる。このよ
うに、上述の実施例においては、少なくとも大部分の表
示素子を2つの異なる行導線および2つの異なる列導線
に接続した2つのTPTを介して駆動するようにしてい
るが、表示素子TPTを特定の表示素子に関連する多対
の表示素子が同じ列導線に接続されるよう配置すること
もできる。また、列導線は前述のように隣接する列の表
示素子により共用されるようにする必要はなく、単に1
つの列の素子にのみ関連させることもできる。
さらに、複数の列の表示素子を隣接する対にグループ分
けして、各グループを3つの関連の行導線に関連させ、
これら3つの行導線を任意の他の行の表示素子用には使
用しないようにした既知の他の行導線構造を使用するこ
ともできる。この場合、任意の1つのグループに関連す
る3つの行導線のうち、2つの行導線はそれぞれ専ら2
つの行の表示素子の最初のトランジスタに接続し、第3
の中間の行導線は双方の行の表示素子の2番目のトラン
ジスタに接続することで、双方の行により共用されるよ
うにしている。このような構造の場合は、行および列導
線に供給する駆動波形は当然変わったものとなる。
けして、各グループを3つの関連の行導線に関連させ、
これら3つの行導線を任意の他の行の表示素子用には使
用しないようにした既知の他の行導線構造を使用するこ
ともできる。この場合、任意の1つのグループに関連す
る3つの行導線のうち、2つの行導線はそれぞれ専ら2
つの行の表示素子の最初のトランジスタに接続し、第3
の中間の行導線は双方の行の表示素子の2番目のトラン
ジスタに接続することで、双方の行により共用されるよ
うにしている。このような構造の場合は、行および列導
線に供給する駆動波形は当然変わったものとなる。
第1図は本発明表示装置の一実施例の若干側の表示素子
ならびに関連のアドレッシング トランジスタおよび導
線を示す等価回路図、 第2図は標準的表示素子の中央領域を通しての縮尺によ
らない断面図、 第3図は3つの標準的行導線に供給されるスイッチング
信号のタイミング図、 第4図は本発明表示装置の他の実施例の等価回路図、 第5図は第4図示実施例において使用される信号波形図
である。 10、16・・・透明基板 If・・・表示パネル 12・・・表示素子 14・・・透明パッド電極 15・・・透明電極 17・・・液晶材料 18、19・・・ボーラリゼーシゴン層20、21・・
・オリエンテーション層22・・・カラー フィルタ 30・・・行駆動回路 32・・・列駆動回路 40・・・補助TPT 41〜43・・・ライン LC,、X・・・表示素子 R・・・行導線 C・・・列導線 TA、、、 、 TB、、、・・・スイッチング(TP
T ) トランジスタ
ならびに関連のアドレッシング トランジスタおよび導
線を示す等価回路図、 第2図は標準的表示素子の中央領域を通しての縮尺によ
らない断面図、 第3図は3つの標準的行導線に供給されるスイッチング
信号のタイミング図、 第4図は本発明表示装置の他の実施例の等価回路図、 第5図は第4図示実施例において使用される信号波形図
である。 10、16・・・透明基板 If・・・表示パネル 12・・・表示素子 14・・・透明パッド電極 15・・・透明電極 17・・・液晶材料 18、19・・・ボーラリゼーシゴン層20、21・・
・オリエンテーション層22・・・カラー フィルタ 30・・・行駆動回路 32・・・列駆動回路 40・・・補助TPT 41〜43・・・ライン LC,、X・・・表示素子 R・・・行導線 C・・・列導線 TA、、、 、 TB、、、・・・スイッチング(TP
T ) トランジスタ
Claims (1)
- 【特許請求の範囲】 1、各々それらの間に液晶を含む第1および第2の隔離
電極を有し、各々を表示素子にデータ信号を供給するた
めスイッチング信号により作動しうるよう形成した2つ
のトランジスタに関連させるようにした行および列の表
示素子のアレイと、それらの端部にそれぞれ行駆動回路
および列駆動回路によりスイッチング信号およびデータ
信号を供給するようにした組の行および列導線とを含み
、1つの行内の各表示素子の2つのトランジスタをそれ
ぞれ2つの異なる行導線に接続するようにした活性マト
リックスアドレス液晶表示装置において、 該行導線をおのおのの行駆動回路から離れたそれらの端
部において補助トランジスタに接続し、装置の作動中、
該トランジスタを周期的にスイッチさせて該行導線の端
部を所定電位に接続するようにしたことを特徴とする活
性マトリックスアドレス液晶表示装置。 2、各補助トランジスタのゲートを、1つのラインを介
してそれぞれの補助トランジスタが関連する行導線に隣
接する行導線に接続するようにしたことを特徴とする請
求項1記載の表示装置。 3、該補助トランジスタのゲートを相互に接続し、該ゲ
ートに周期的にゲート信号を供給して、すべての補助ト
ランジスタを同時にターンオンさせるようにしたことを
特徴とする請求項1記載の表示装置。 4、該補助トランジスタ用のゲーティング信号を連続す
るスイッチング信号間のインターバルに供給するように
したことを特徴とする請求項3記載の表示装置。 5、該補助トランジスタ用のゲーティング信号をフィー
ルド帰線消去期間中に供給するようにしたことを特徴と
する請求項3または4に記載の表示装置。 6、該所定電位をスイッチング信号の間に行駆動回路に
より行導線に供給される電位に対応させるようにしたこ
とを特徴とする請求項1ないし5のいずれか1項に記載
の表示装置。 7、該補助トランジスタを該所定電位を供給した共通ラ
インに接続するようにしたことを特徴とする請求項1な
いし6のいずれか1項に記載の表示装置。 8、表示素子トランジスタ、行導線、補助トランジスタ
および共通ラインを装置の共通基板上に与えるようにし
たことを特徴とする請求項7記載の表示装置。 9、各表示素子に関連する2つのスイッチングトランジ
スタを関連の異なる列導線に接続するようにしたことを
特徴とする請求項1ないし8のいずれか1項に記載の表
示装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8923281.3 | 1989-10-16 | ||
GB8923281A GB2237431A (en) | 1989-10-16 | 1989-10-16 | Active matrix liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03144609A true JPH03144609A (ja) | 1991-06-20 |
Family
ID=10664657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2272502A Pending JPH03144609A (ja) | 1989-10-16 | 1990-10-12 | 液晶表示装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0423887A2 (ja) |
JP (1) | JPH03144609A (ja) |
GB (1) | GB2237431A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07270754A (ja) * | 1994-03-30 | 1995-10-20 | Nec Corp | 液晶表示装置 |
JP2004013153A (ja) * | 2002-06-07 | 2004-01-15 | Hannstar Display Corp | Lcdパネルのフリッカーを減少させる方法と回路 |
WO2011074333A1 (ja) * | 2009-12-18 | 2011-06-23 | シャープ株式会社 | 表示パネル、液晶表示装置、および、駆動方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2066074C1 (ru) * | 1992-12-30 | 1996-08-27 | Малое научно-производственное предприятие "ЭЛО" | Активная отображающая матрица для жидкокристаллических экранов |
US6985127B1 (en) * | 1994-09-01 | 2006-01-10 | The United States Of America As Represented By The Secretary Of The Navy | Programmable gray-scale liquid crystal display |
US8441424B2 (en) * | 2006-06-29 | 2013-05-14 | Lg Display Co., Ltd. | Liquid crystal display device and method of driving the same |
-
1989
- 1989-10-16 GB GB8923281A patent/GB2237431A/en not_active Withdrawn
-
1990
- 1990-10-12 JP JP2272502A patent/JPH03144609A/ja active Pending
- 1990-10-12 EP EP19900202718 patent/EP0423887A2/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07270754A (ja) * | 1994-03-30 | 1995-10-20 | Nec Corp | 液晶表示装置 |
JP2004013153A (ja) * | 2002-06-07 | 2004-01-15 | Hannstar Display Corp | Lcdパネルのフリッカーを減少させる方法と回路 |
WO2011074333A1 (ja) * | 2009-12-18 | 2011-06-23 | シャープ株式会社 | 表示パネル、液晶表示装置、および、駆動方法 |
US9159286B2 (en) | 2009-12-18 | 2015-10-13 | Sharp Kabushiki Kaisha | Display panel, liquid-crystal display device and drive method |
Also Published As
Publication number | Publication date |
---|---|
EP0423887A2 (en) | 1991-04-24 |
GB8923281D0 (en) | 1989-12-06 |
GB2237431A (en) | 1991-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5289174A (en) | Liquid crystal display device | |
CA1296438C (en) | Active matrix display device and method for driving the same | |
US5303072A (en) | Liquid crystal display device | |
JPS63311388A (ja) | マトリックス表示システム | |
US5132677A (en) | Active matrix-addressed display devices | |
CN110390917A (zh) | 显示装置 | |
JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
US4772099A (en) | Capacitive electrode configuration for liquid crystal displays | |
WO2015186832A1 (ja) | アクティブマトリクス基板及び表示パネル | |
JPH03144609A (ja) | 液晶表示装置 | |
JP2006030782A (ja) | 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法 | |
JPH02134618A (ja) | 表示装置 | |
US20210132453A1 (en) | Liquid crystal display device | |
JPS6388523A (ja) | 液晶表示装置及びその駆動方法 | |
JPH0635417A (ja) | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 | |
CN110297363B (zh) | 液晶显示装置 | |
JPH06118909A (ja) | アクティブマトリックス型表示装置及び故障している駆動トランジスタの検出方法 | |
JPH07294952A (ja) | 液晶表示パネル | |
JPS63241524A (ja) | 液晶デイスプレイ | |
JPH06149183A (ja) | 液晶表示装置 | |
JP3179319B2 (ja) | マトリクス型表示装置の欠陥検出方法 | |
EP0406975A2 (en) | Active matrix-addressed display devices | |
JP2646588B2 (ja) | アクティブマトリクスアレイ | |
JPH07114045A (ja) | 液晶表示装置 | |
JPH0468607B2 (ja) |