JPH0314286A - プリント配線板における導体回路の形成方法 - Google Patents
プリント配線板における導体回路の形成方法Info
- Publication number
- JPH0314286A JPH0314286A JP15135589A JP15135589A JPH0314286A JP H0314286 A JPH0314286 A JP H0314286A JP 15135589 A JP15135589 A JP 15135589A JP 15135589 A JP15135589 A JP 15135589A JP H0314286 A JPH0314286 A JP H0314286A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- metal
- conductor circuit
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims description 35
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 43
- 239000011888 foil Substances 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000010030 laminating Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 238000007747 plating Methods 0.000 abstract description 4
- 239000000853 adhesive Substances 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract description 2
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 abstract 2
- 239000003513 alkali Substances 0.000 abstract 1
- 239000002585 base Substances 0.000 abstract 1
- 238000000866 electrolytic etching Methods 0.000 abstract 1
- 235000011121 sodium hydroxide Nutrition 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、プリント配線板における回路パターン（以
下導体回路という）の形成方法に係り、特にサイドエツ
チングの発生を防止して高密度配線を可能にするプリン
ト配線板における導体回路の形成方法に関する。
下導体回路という）の形成方法に係り、特にサイドエツ
チングの発生を防止して高密度配線を可能にするプリン
ト配線板における導体回路の形成方法に関する。
（従来の技術）
従来、ウェットエツチングによって、プリント配線板の
導体回路を形成するには、第６図〜第８図に示すように
、被エツチング層となる金属層（２）の表面に導体回路
（５）として残したい形状のエツチングレジスト（１）
をフォトリソグラフィ技術を用いて形成し、これをエツ
チング液中に浸し、かつそれにより不要部を除去して所
望の導体回路（５）を得ている。
導体回路を形成するには、第６図〜第８図に示すように
、被エツチング層となる金属層（２）の表面に導体回路
（５）として残したい形状のエツチングレジスト（１）
をフォトリソグラフィ技術を用いて形成し、これをエツ
チング液中に浸し、かつそれにより不要部を除去して所
望の導体回路（５）を得ている。
ところが、ウェットエツチングにおいては、エツチング
は等方的に進行するので、エツチング終了時点では、第
７図に示すごとく、金属層（２）の厚さｔと等しいだけ
横方向にもエツチング（サイドエツチングまたはオーバ
エツチングという）され、このため上述の方法により導
体回路（５）を形成しようとすると、金属層（２）の厚
さｔに比較して導体回路（５）の幅（パターン幅ｄ）が
小さくなればなるほど、つまり微細パターンになれはな
るほど、導体回路（５）の輻ｄが保てなくなり、結果と
して微細パターンの形成ができなくなるといった欠点が
あった。
は等方的に進行するので、エツチング終了時点では、第
７図に示すごとく、金属層（２）の厚さｔと等しいだけ
横方向にもエツチング（サイドエツチングまたはオーバ
エツチングという）され、このため上述の方法により導
体回路（５）を形成しようとすると、金属層（２）の厚
さｔに比較して導体回路（５）の幅（パターン幅ｄ）が
小さくなればなるほど、つまり微細パターンになれはな
るほど、導体回路（５）の輻ｄが保てなくなり、結果と
して微細パターンの形成ができなくなるといった欠点が
あった。
そこで昨今では、このようなウェットエツチングによっ
て、プリント配線板（６）の導体回路（５）を形成する
場合には、第９図に示すように、被エツチング層となる
金属層（２）の表面に導体回路（５）として残したい形
状のエツチングレジスト（１）をフォトリソグラフィ技
術を用いて形成し、次いて、第１０図に示すようにエツ
チングを金属層（２）の厚さの中程まで行って一旦中止
し、第１１図ｔこ示すようにサイドエツチング部に耐エ
ツチング層（４）を被覆した後、第１２図に示すように
エツチングを再開して金属Ｎ（２）の底部まで行うこと
により、第１３図に示すようなサイドエツチングの発生
量を減少させた高密度配線か可能な導体回路（５）を得
ている。
て、プリント配線板（６）の導体回路（５）を形成する
場合には、第９図に示すように、被エツチング層となる
金属層（２）の表面に導体回路（５）として残したい形
状のエツチングレジスト（１）をフォトリソグラフィ技
術を用いて形成し、次いて、第１０図に示すようにエツ
チングを金属層（２）の厚さの中程まで行って一旦中止
し、第１１図ｔこ示すようにサイドエツチング部に耐エ
ツチング層（４）を被覆した後、第１２図に示すように
エツチングを再開して金属Ｎ（２）の底部まで行うこと
により、第１３図に示すようなサイドエツチングの発生
量を減少させた高密度配線か可能な導体回路（５）を得
ている。
ところが、このような形成方法においても、耐エツチン
グＮ（４）を形成する保護膜は、酸性エツチング液に溶
解させて使用されるため、そのエツチング液を回収し、
処理する場合に危険性を伴うといった問題があった。
グＮ（４）を形成する保護膜は、酸性エツチング液に溶
解させて使用されるため、そのエツチング液を回収し、
処理する場合に危険性を伴うといった問題があった。
（発明が解決しようとする課題）
本発明は、以上のような実情に鑑みてなされたもので、
その解決すべき課題は、サイドエツチングの発生ξこよ
り微細パターンが形成できないという点と、耐エツチン
グＮ（４）を形成する際の煩雑さと危険性にある。
その解決すべき課題は、サイドエツチングの発生ξこよ
り微細パターンが形成できないという点と、耐エツチン
グＮ（４）を形成する際の煩雑さと危険性にある。
そして、本発明の目的とするところは、上記従来技術の
問題点を解決し、サイドエツチングを極力押さえて、高
密度配線を可能にすると共に、簡単かつ安全に形成する
ことのできるプリント配線板（６）ムこおける導体回路
（５）の形成方法を提供することにある。
問題点を解決し、サイドエツチングを極力押さえて、高
密度配線を可能にすると共に、簡単かつ安全に形成する
ことのできるプリント配線板（６）ムこおける導体回路
（５）の形成方法を提供することにある。
（課題を解決するための手段）
以上のような課題を解決するために本発明が採った手段
は、 プリント配線板（６）における導体回路（５）を、以下
の各工程により形成する方法； （イ）二種以上の金属箔（２ａ）（２ｂ）を積層して導
体回路（５）となる金属層（２）を形成する工程；（【
コ）金属Ｎ（２）の最上層（２ａ）に導体回路形状のレ
ジスト（１）を形成する工程； （ハ）レジスト（１）が施された金属層（２）の各層を
、その層の材質に応じて逐次エツチングする工程； （ニ）金属層（２）の最上層（２ａ）のレジス１−（１
）を剥離する工程。
は、 プリント配線板（６）における導体回路（５）を、以下
の各工程により形成する方法； （イ）二種以上の金属箔（２ａ）（２ｂ）を積層して導
体回路（５）となる金属層（２）を形成する工程；（【
コ）金属Ｎ（２）の最上層（２ａ）に導体回路形状のレ
ジスト（１）を形成する工程； （ハ）レジスト（１）が施された金属層（２）の各層を
、その層の材質に応じて逐次エツチングする工程； （ニ）金属層（２）の最上層（２ａ）のレジス１−（１
）を剥離する工程。
をその要旨とするものである。
（発明の作用）
本発明は上記のような手段を採ることによって、以下の
ような作用がある。即ち、 二種以上の金属箔（２ａ）（２ｂ）を積層して金属層（
２）を形成し、この金属Ｎ（２）の各層をその層の材質
に応じて複数種類のエッチャントで数回に分けて逐次エ
ツチングすることにより、同じ厚さの一種類の金属箔を
エツチングするのζこ比較して、１回につきエツチング
する量（厚さ）が少なくなり、サイドエツチングを極力
押さえることができるのである。また、不必要なエツチ
ングがなくなるので従来のような、耐エツチング層（４
）を形成する必要がなくなるのである。
ような作用がある。即ち、 二種以上の金属箔（２ａ）（２ｂ）を積層して金属層（
２）を形成し、この金属Ｎ（２）の各層をその層の材質
に応じて複数種類のエッチャントで数回に分けて逐次エ
ツチングすることにより、同じ厚さの一種類の金属箔を
エツチングするのζこ比較して、１回につきエツチング
する量（厚さ）が少なくなり、サイドエツチングを極力
押さえることができるのである。また、不必要なエツチ
ングがなくなるので従来のような、耐エツチング層（４
）を形成する必要がなくなるのである。
（実施例）
次に、本発明に係る導体回路（５）の形成方法の実施例
を図面に従って詳細に説明する。
を図面に従って詳細に説明する。
先ず、第１図に示すように、絶縁基材（３）上の全面に
、一種類の金属箔（２ｂ）を接着剤を用いて積層し、そ
の上に、もう一種類の金属Ｆ！（２ａ）をメツキにより
形成し、導体回路（５）となる金属層（２）を形成する
。本実施例にあっては、絶縁基材（３）としてポリイミ
ドを使用し、金属箔（２ｂ）として、１７μｍ厚のアル
ミｆ５（２ｂ）を使用し、もう一種類の金属層（２ａ）
を、銅メツキ（２ａ）により、 １８７ｚ ｍ厚形酸し
た。
、一種類の金属箔（２ｂ）を接着剤を用いて積層し、そ
の上に、もう一種類の金属Ｆ！（２ａ）をメツキにより
形成し、導体回路（５）となる金属層（２）を形成する
。本実施例にあっては、絶縁基材（３）としてポリイミ
ドを使用し、金属箔（２ｂ）として、１７μｍ厚のアル
ミｆ５（２ｂ）を使用し、もう一種類の金属層（２ａ）
を、銅メツキ（２ａ）により、 １８７ｚ ｍ厚形酸し
た。
次に、第２図に示すようここ金属層（２）の最上層（２
ａ）に導体回路形状のレジス）（１）を形成する。
ａ）に導体回路形状のレジス）（１）を形成する。
つまり、銅メツキ！（２ａ）上に、エツチングレジスト
（１）を所定パターンとしてフォトリソグラフィ技術を
用いて形成する。
（１）を所定パターンとしてフォトリソグラフィ技術を
用いて形成する。
次いで、第３図及び第４図に示すように、レジスト（１
）が施された金属Ｎ（２）の各層（２ａ）（２ｈ）を、
その層の材質に応して逐次エツチングする。
）が施された金属Ｎ（２）の各層（２ａ）（２ｈ）を、
その層の材質に応して逐次エツチングする。
本実施例にあっては、第３図に示すように、銅メツキ層
（２ａ）を塩化第二銅液（酸性エラチャンｌ−）で４６
℃状態下においてエツチングする。
（２ａ）を塩化第二銅液（酸性エラチャンｌ−）で４６
℃状態下においてエツチングする。
次いて、第４図に示すようにアルミ箔（２ｂ ）を１０
％力性ソーダ液（アルカリエッチャント）て、２０°Ｃ
，電圧１０Ｖ状態下ζこおいて電解エツチングする。
％力性ソーダ液（アルカリエッチャント）て、２０°Ｃ
，電圧１０Ｖ状態下ζこおいて電解エツチングする。
そして最後に、第５図に示すように、金属層（２）の最
、ＩＸ、Ｎ（銅メツキＪＲ’ （２ａ））のレジスト（
１）を剥離することにより、所定パターンの導体回路（
５）を得ることができる。
、ＩＸ、Ｎ（銅メツキＪＲ’ （２ａ））のレジスト（
１）を剥離することにより、所定パターンの導体回路（
５）を得ることができる。
このように、この発明によれば、二種以上の金属箔（２
ａ）（２ｂ）を積層して金属Ｎ（２）を形成し、この金
属Ｎ（２）の各層（２ａ ） （２ｂ ）をその層の材
質に応して複数種類のエッチャントで数回に分けて逐次
エツチングすることにより、同じ厚さの一種類の金属箔
をエツチングするのに比較して、１回につきエツチング
する量（厚さ）が少なくなり、サイドエツチングを極力
押さえることができるため、微細パターンの形成が可能
となるのである。
ａ）（２ｂ）を積層して金属Ｎ（２）を形成し、この金
属Ｎ（２）の各層（２ａ ） （２ｂ ）をその層の材
質に応して複数種類のエッチャントで数回に分けて逐次
エツチングすることにより、同じ厚さの一種類の金属箔
をエツチングするのに比較して、１回につきエツチング
する量（厚さ）が少なくなり、サイドエツチングを極力
押さえることができるため、微細パターンの形成が可能
となるのである。
なお、本発明は前記実施例に限定されるものではなく、
例えは、金属Ｎ（２）は二種類以上の金属箔を積層した
ものであれは、何層であってもよく、層数が増えれば増
えるほとサイドエツチングの割合は少なくて済むのであ
る。
例えは、金属Ｎ（２）は二種類以上の金属箔を積層した
ものであれは、何層であってもよく、層数が増えれば増
えるほとサイドエツチングの割合は少なくて済むのであ
る。
また、この発明の具体的効果として、例えは、エツチン
グレジスト幅４５７１ｍ、エツチングレジスト間隔４５
７１ｍの導体回路（５）を形成する場合に、導体回路（
５）となる金属層（２）の厚さが３５μｍのものを、先
の実施例のように二種類の金属箔を積層した金属Ｎ（２
）とし、この金属層（２）を２回に分けてエツチングす
ることにより、一種類の金属箔を１回のみてエツチング
形成した場合に比へて、金属Ｎ（２）つまり導体回路（
５）の断面積が増大上 その結果として抵抗値を１ｚ２
程度にすることができた。
グレジスト幅４５７１ｍ、エツチングレジスト間隔４５
７１ｍの導体回路（５）を形成する場合に、導体回路（
５）となる金属層（２）の厚さが３５μｍのものを、先
の実施例のように二種類の金属箔を積層した金属Ｎ（２
）とし、この金属層（２）を２回に分けてエツチングす
ることにより、一種類の金属箔を１回のみてエツチング
形成した場合に比へて、金属Ｎ（２）つまり導体回路（
５）の断面積が増大上 その結果として抵抗値を１ｚ２
程度にすることができた。
（発明の効果）
以上詳述したように、本発明に係るプリント配線板にお
ける導体回路の形成方法は、 「プリント配線板における導体回路を、以下の各工程に
より形成する方法； （イ）二種以北の金属箔を積層して導体回路となる金属
Ｎを形成する工程； （ロ）金属層の最上層に導体回路形状のレジストを形成
する工程： （ハ）レジストが施された金属層の各層を、その層の材
質に応じて逐次エツチングする工程；（ニ）金属層の最
−Ｌ層のレジストを剥離する工程」をその構成」−の特
徴としている。
ける導体回路の形成方法は、 「プリント配線板における導体回路を、以下の各工程に
より形成する方法； （イ）二種以北の金属箔を積層して導体回路となる金属
Ｎを形成する工程； （ロ）金属層の最上層に導体回路形状のレジストを形成
する工程： （ハ）レジストが施された金属層の各層を、その層の材
質に応じて逐次エツチングする工程；（ニ）金属層の最
−Ｌ層のレジストを剥離する工程」をその構成」−の特
徴としている。
従って、この発明によれば、二種以上の金属箔を積層し
て金属層を形成し、この金属層の各層をその層の材質に
応じて複数種類のエッチャントで数回に分けて逐次エツ
チングすることにより、同じ厚さの一種類の金属箔をエ
ツチングするのに比較して、１回につきエツチングする
量（厚さ）が少なくなり、サイドエツチングを極力押さ
えることができるため、導体回路が高密度配線となる微
細パターンを容易むこ形成することができる。
て金属層を形成し、この金属層の各層をその層の材質に
応じて複数種類のエッチャントで数回に分けて逐次エツ
チングすることにより、同じ厚さの一種類の金属箔をエ
ツチングするのに比較して、１回につきエツチングする
量（厚さ）が少なくなり、サイドエツチングを極力押さ
えることができるため、導体回路が高密度配線となる微
細パターンを容易むこ形成することができる。
また、不必要なエツチングがなくなるので従来のような
、耐エツチング層を形成する必要がなくなり、このため
簡単かつ安全に導体回路を形成することができる。
、耐エツチング層を形成する必要がなくなり、このため
簡単かつ安全に導体回路を形成することができる。
第１図〜第５図は本発明に係るプリント配線板における
導体回路の形成方法の一実施例を工程順に示す部分断面
図、第６図〜第８図は従来の導体回路の形成方法を工程
順に示す部分断面図、第９図〜第１３図は他の従来の導
体回路の形成方法を工程順に示す部分断面図である。 符号の説明 １・・・エツチングレジスト、２・・・金属層、２ａ・
・・銅メツキ、２ｂ・・・アルミ箔、３・・・絶縁基材
、４・・・耐エツチング層、５・・・導体回路、６・・
・プリント配線板。 以 上 １ ｒ−ゝ） ｄ 、Ｏ
導体回路の形成方法の一実施例を工程順に示す部分断面
図、第６図〜第８図は従来の導体回路の形成方法を工程
順に示す部分断面図、第９図〜第１３図は他の従来の導
体回路の形成方法を工程順に示す部分断面図である。 符号の説明 １・・・エツチングレジスト、２・・・金属層、２ａ・
・・銅メツキ、２ｂ・・・アルミ箔、３・・・絶縁基材
、４・・・耐エツチング層、５・・・導体回路、６・・
・プリント配線板。 以 上 １ ｒ−ゝ） ｄ 、Ｏ
Claims (1)
- 【特許請求の範囲】 プリント配線板における導体回路を、以下の各工程に
より形成する方法； （イ） 二種以上の金属箔を積層して導体回路となる金
属層を形成する工程； （ロ） 金属層の最上層に導体回路形状のレジストを形
成する工程； （ハ） レジストが施された金属層の各層を、その層の
材質に応じて逐次エッチングする工程； （ニ） 金属層の最上層のレジストを剥離する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15135589A JPH0314286A (ja) | 1989-06-13 | 1989-06-13 | プリント配線板における導体回路の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15135589A JPH0314286A (ja) | 1989-06-13 | 1989-06-13 | プリント配線板における導体回路の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0314286A true JPH0314286A (ja) | 1991-01-22 |
Family
ID=15516737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15135589A Pending JPH0314286A (ja) | 1989-06-13 | 1989-06-13 | プリント配線板における導体回路の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0314286A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030005008A (ko) * | 2001-07-05 | 2003-01-15 | 스미토모덴키고교가부시키가이샤 | 회로기판과 그 제조방법 및 고출력 모듈 |
| JP2007116029A (ja) * | 2005-10-24 | 2007-05-10 | Mitsubishi Electric Corp | 配線基板、表示装置及び配線基板の製造方法 |
-
1989
- 1989-06-13 JP JP15135589A patent/JPH0314286A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030005008A (ko) * | 2001-07-05 | 2003-01-15 | 스미토모덴키고교가부시키가이샤 | 회로기판과 그 제조방법 및 고출력 모듈 |
| JP2007116029A (ja) * | 2005-10-24 | 2007-05-10 | Mitsubishi Electric Corp | 配線基板、表示装置及び配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3319317A (en) | Method of making a multilayered laminated circuit board | |
| US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
| JP4523051B2 (ja) | 配線回路基板の製造方法 | |
| CN102159035A (zh) | 印刷电路板及其制作方法和制作双面印刷电路板的方法 | |
| JP2005317836A (ja) | 配線回路基板およびその製造方法 | |
| US5733468A (en) | Pattern plating method for fabricating printed circuit boards | |
| US6996901B2 (en) | Production method of wired circuit board | |
| JPH1051137A (ja) | プリント配線板の製造方法 | |
| JPH05327211A (ja) | 多層フレキシブルプリント基板およびその製法 | |
| JPH0314286A (ja) | プリント配線板における導体回路の形成方法 | |
| JP2007123622A (ja) | フレキシブル配線基板及びその製造方法 | |
| US3496072A (en) | Multilayer printed circuit board and method for manufacturing same | |
| JP2005166910A (ja) | プリント配線板およびその製造方法 | |
| JP2004039771A (ja) | 配線回路基板の製造方法 | |
| JP2005108941A (ja) | 多層配線板及びその製造方法 | |
| US3776820A (en) | Method of forming miniature electrical conductors | |
| TWI835219B (zh) | 減成法細線路電路板製造方法 | |
| JP4547958B2 (ja) | 多層配線基板の製造方法 | |
| KR20050017905A (ko) | 연성인쇄회로기판 제조방법 및 그에 의해 제조된연성회로기판 | |
| US20240206057A1 (en) | Wiring substrate and method for manufacturing the same | |
| JPH04286389A (ja) | 回路基板の製造方法 | |
| JP2004014672A (ja) | 半導体装置用基板及びその製造方法 | |
| JPH0529395A (ja) | Ｔａｂテープの製造方法 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| JP2021089912A (ja) | プリント配線板およびその製造方法 |