JP2004014672A

JP2004014672A - 半導体装置用基板及びその製造方法

Info

Publication number: JP2004014672A
Application number: JP2002163989A
Authority: JP
Inventors: Ryuji Doi; 土井　隆二; Atsushi Onohara; 小野原　淳; Toshio Ofusa; 大房　俊雄; Toshiaki Ishii; 石井　俊明; Akihisa Takahashi; 高橋　明久
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2002-06-05
Filing date: 2002-06-05
Publication date: 2004-01-15

Abstract

【課題】信頼性を維持しながら、配線パターンの微細化、高密度化に対応できる半導体装置用基板及びその製造方法を提供することを目的とする。
【解決手段】絶縁基材１１表面に薄膜導体層上のレジストパターン２１をめっきマスクにして電解銅めっきを行い、レジストパターンを専用の剥離液で剥離処理し、薄配線パターン用導体層３１及び薄配線パターン用導体層３２を形成する。所定厚の感光層２２を形成し、一連のパターニング処理を行って、開口部４１を有するレジストパターン２２ａを形成する。レジストパターン２２ａをめっきマスクにして電解銅めっきを行い、開口部４１に嵩上げ用導体層３３を形成し、レジストパターン２２ａを剥離処理して、絶縁基材１１上に薄配線パターン３１ａ及び薄配線パターン３２ａと嵩上げ用導体層３３とからなる厚配線パターン３４が形成された半導体装置用基板１００を得る。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
半導体素子と外部基板を接続する際の接続媒体となるもので、高放熱性と微細回路配線を有する半導体装置用基板とその製造方法に関する。
【０００２】
【従来の技術】
ポリイミド、ガラスエポキシ等の絶縁基材上に配線パターンを形成する方法としては、均一厚の銅箔をラミネートし導体層を形成し、この導体層に液体レジストをコーティングして感光層を形成し、パターン露光、現像等のフォトリソ工程によりレジストパターンを形成し、レジストパターンをマスクにして導体層をエッチングして所定の配線パターンを形成するサブトラクティブ法が一般的である。
【０００３】
また、ポリイミド、ガラスエポキシなどの絶縁基材上に配線パターンを形成する別の方法として、まず、無電解めっき等で形成した薄膜導体層上にドライフィルムレジストをラミネートしフォトリソ工程を行いめっき用のレジストパターンを形成し、レジストパターン以外の領域に電解めっき等で所定厚の導体層を形成し、レジストパターンを剥離処理し、フラッシュエッチングにて薄膜導体層を除去し、所定の配線パターンを形成するセミアディティブ法がある。
【０００４】
上記いずれの方法においても、配線パターンの導体膜厚は絶縁基材上のいずれの場所でも同じである。
【０００５】
【発明が解決しようとする課題】
配線パターンのファインピッチ化に対応するため、アディティブ法では導体層膜厚の薄型化、セミアディティブ法ではファインパターンを形成するための感光層の薄型化、結果として配線パターンの薄型化の傾向にある。
例えば、５０μｍ以下のファインピッチの配線パターンを形成する場合、配線パターンの膜厚は薄くなるが、配線パターンの膜厚が薄くなることで配線強度の弱体化、放熱性の減少など信頼性低下を招く可能性がでており、配線パターンの種類、機能、特性等により配線パターンの膜厚を区分けする必要性が生じていた。
【０００６】
本発明は上記必要性に鑑み考案されたもので、信頼性を維持しながら、配線パターンの微細化、高密度化に対応できる半導体装置用基板及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に於いて上記課題を達成するため、まず請求項１においては、絶縁基材上の片面もしくは両面に配線パターンが形成された半導体装置用基板であって、前記配線パターンが薄い導体からなる薄配線パターンと厚い導体からなる厚配線パターンとで形成されていることを特徴とする半導体装置用基板としたものである。
【０００８】
また、請求項２においては、前記薄配線パターンは配線ピッチが５０μｍ以下で、前記厚配線パターンは配線ピッチが５０μｍ以上で形成されていることを特徴とする請求項１記載の半導体装置用基板としたものである。
【０００９】
また、請求項３においては、前記厚配線パターンの導体厚みは前記薄配線パターンの導体厚みの２倍以上になっていることを特徴とする請求項１または２に記載の半導体装置用基板としたものである。
【００１０】
また、請求項４においては、少なくとも以下の工程を備えていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置用基板の製造方法としたものである。
（ａ）絶縁基材の片面もしくは両面に薄膜導体層を形成する工程。
（ｂ）薄膜導体層上にレジストパターンを形成する工程。
（ｃ）レジストパターンをマスクにして電解銅めっき等を行い、薄膜導体層上の開口部に所定厚の導体層を形成する工程。
（ｄ）レジストパターンを剥離処理し、薄配線パターン用導体層を形成する工程。
（ｅ）薄膜導体層及び薄配線パターン用導体層上に所定厚の感光層を形成する工程。
（ｆ）感光層をパターニング処理し、所定の薄配線パターン用導体層上に開口部を有するレジストパターンを形成する工程。
（ｇ）レジストパターンをマスクにして電解銅めっき等を行い、薄配線パターン用導体層上の開口部に嵩上げ用導体層を形成する工程。
（ｈ）レジストパターンを剥離処理し、レジストパターン下部にあった薄膜導体層をフラッシュエッチングにて除去し、薄配線パターン及び厚配線パターンを形成する工程。
【００１１】
また、請求項５においては、少なくとも以下の工程を備えていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置用基板の製造方法としたものである。
（ａ）絶縁基材の片面もしくは両面に薄膜導体層を形成する工程。
（ｂ）薄膜導体層上にレジストパターンを形成する工程。
（ｃ）レジストパターンをマスクにして電解銅めっき等を行い、薄膜導体層上の開口部に所定厚の導体層を形成する工程。
（ｄ）レジストパターンを剥離処理し、薄配線パターン用導体層を形成する工程。
（ｅ）薄膜導体層及び薄配線パターン用導体層上に所定厚の感光層を形成する工程。
（ｆ）感光層をパターニング処理し、薄膜導体層上に開口部を有するレジストパターンを形成する工程。
（ｇ）レジストパターンをマスクにして電解銅めっき等を行い、薄配線パターン用導体層上の開口部に厚配線パターン用導体層を形成する工程。
（ｈ）レジストパターンを剥離処理し、レジストパターン下部にあった薄膜導体層をフラッシュエッチングにて除去し、薄配線パターン及び厚配線パターンを形成する工程。
【００１２】
また、請求項６においては、少なくとも以下の工程を備えていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置用基板の製造方法としたものである。
（ａ）絶縁基材の片面もしくは両面に所定厚の薄配線パターン用導体層を形成する工程。
（ｂ）薄配線パターン用導体層上にレジストパターンを形成する工程。
（ｃ）レジストパターンをマスクにして薄配線パターン用導体層をエッチングする工程。
（ｄ）レジストパターンを剥離処理し、薄配線パターンを形成する工程。
（ｅ）絶縁基材及び薄配線パターン上に所定厚の感光層を形成する工程。
（ｆ）感光層をパターニング処理し、所定の薄配線パターン上に開口部を有するレジストパターンを形成する工程。
（ｇ）レジストパターンをマスクにして電解銅めっき等を行い、薄配線パターン上の開口部に嵩上げ用導体層を形成する工程。
（ｈ）レジストパターンを剥離処理し、薄配線パターン及び厚配線パターンを形成する工程。
【００１３】
さらにまた、請求項７においては、少なくとも以下の工程を備えていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置用基板の製造方法としたものである。
（ａ）絶縁基材の片面もしくは両面に所定厚の薄配線パターン用導体層を形成する工程。
（ｂ）薄配線パターン用導体層上にレジストパターンを形成する工程。
（ｃ）レジストパターンをマスクにして薄配線パターン用導体層をエッチングする工程。
（ｄ）レジストパターンを剥離処理し、薄配線パターン及び絶縁基材の所定位置にビア用孔を形成する工程。
（ｅ）絶縁基材及び薄配線パターン上に所定厚の感光層を形成する工程。
（ｆ）感光層をパターニング処理し、所定の薄配線パターン上及びビア用孔上に開口部を有するレジストパターンを形成する工程。
（ｇ）レジストパターンをマスクにして電解銅めっき等を行い、薄配線パターン上の開口部に嵩上げ用導体層を、ビア用孔にフィルドビア及び配線用導体層を形成する工程。
（ｈ）レジストパターンを剥離し、薄配線パターン、厚配線パターン及びビア接続された配線パターンを形成する工程。
【００１４】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
図１（ａ）〜（ｄ）に、本発明の半導体装置用基板の実施例のいくつかを示す。請求項１に係る半導体装置用基板は同一基板上に薄配線パターンと厚配線パターンを混在させ、配線パターンの種類、機能等によって、薄配線パターンと厚配線パターンとに振り分けを行おうというものである。
例えば、高密度、高精度の配線パターンは薄配線パターンに、高放熱特性で且つ粗い配線パターンの場合は厚配線パターンにする。
【００１５】
請求項２に係る発明は、薄配線パターンと厚配線パターンとの振り分けを配線パターンピッチによって行うもので、配線ピッチが５０μｍ以上を厚配線パターン、配線ピッチが５０μｍ以下を薄配線パターンとすることにより、上記の配線パターンの機能、特性を満たすことができる。
【００１６】
請求項３に係る発明は、薄配線パターンと厚配線パターンとの振り分けを配線パターンの膜厚によって行うもので、厚配線パターンの膜厚を、薄配線パターンの膜厚の２倍以上にすることにより、高放熱特性を持たせることができる。
【００１７】
以下本発明の半導体装置用基板の製造法について述べる。
請求項４に係る半導体装置用基板の製造方法は、薄配線パターンをセミアディティブ法で作製し、薄配線パターンに嵩上げ導体層を積み上げて厚配線パターンを作製する方法である。
まず、ダイレクトプレーティングシステム（以下、ＤＰＳと称す）等により、絶縁基材１１表面に導電層を形成し、電解銅めっきにより薄膜導体層（特に図示せず）を形成する（図２（ａ）参照）。
次に、感光性レジストを塗布するか、ドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターン２１を形成する（図２（ｂ）参照）。
【００１８】
次に、レジストパターン２１をめっきマスクにして電解銅めっきを行い、薄膜導体層上に導体層３１及び３２を形成する（図２（ｃ）参照）。
次に、レジストパターンを専用の剥離液で剥離処理し、配線ピッチ５０μｍ以下の薄配線パターン用導体層３１及び配線ピッチ５０μｍ以上の薄配線パターン用導体層３２を形成する（図２（ｄ）参照）。
次に、ドライフィルムをラミネートする等の方法で所定厚の感光層２２を形成し（図２（ｅ）参照）、パターン露光、現像等の一連のパターニング処理を行って、配線ピッチ５０μｍ以上の薄配線パターン用導体層３２上に開口部４１を有するレジストパターン２２ａを形成する（図２（ｆ）参照）。
【００１９】
次に、レジストパターン２２ａをめっきマスクにして電解銅めっき等を行い、薄配線パターン用導体層３２上の開口部４１に嵩上げ用導体層３３を形成する（図２（ｇ）参照）。
次に、嵩上げ用導体層３３上にＡｕめっき皮膜５１を形成し（図２（ｈ）参照）、レジストパターン２２ａを専用の剥離液で剥離処理して、レジストパターン２２ａ下部にあった薄膜導体層をフラッシュエッチングで除去し、絶縁基材１１上に配線ピッチ５０μｍ以下の薄配線パターン３１ａ及び薄配線パターン３２ａと嵩上げ用導体層３３とからなる配線ピッチ５０μｍ以上の厚配線パターン３４が形成された半導体装置用基板１００を得る（図２（ｉ）参照）。
ここで、Ａｕめっき皮膜５１は半田及びボンディング用の下地層として形成するもので、省略する場合もある。
【００２０】
請求項５に係る半導体装置用基板の製造方法は、薄配線パターン及び厚配線パターンをセミアディティブ法で作製する方法である。
まず、ＤＰＳ工程等により、絶縁基材１１表面に導電層を形成し、電解銅めっきにより銅皮膜からなる薄膜導体層（特に図示せず）を形成する（図３（ａ）参照）。
次に、感光性レジストを塗布するか、ドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターン２１を形成する（図３（ｂ）参照）。
【００２１】
次に、レジストパターン２１をめっきマスクにして電解銅めっきを行い、薄膜導体層上に導体層３１を形成する（図３（ｃ）参照）。
次に、レジストパターン２１を専用の剥離液で剥離処理し、配線ピッチ５０μｍ以下の薄配線パターン用導体層３１を形成する（図３（ｄ）参照）。
次に、ドライフィルムをラミネートする等の方法で所定厚の感光層２２を形成し（図３（ｅ）参照）、パターン露光、現像等の一連のパターニング処理を行って、絶縁基材１１の薄膜導体層上の所定位置に開口部４２を有するレジストパターン２２ａを形成する（図３（ｆ）参照）。
【００２２】
次に、レジストパターン２２ａをめっきマスクにして電解銅めっき等を行い、薄膜導体層上の開口部４２に厚配線パターン用導体層３５を形成する（図３（ｇ）参照）。
次に、厚配線パターン用導体層３５上にＡｕめっき皮膜５１を形成し（図３（ｈ）参照）、レジストパターン２２ａを専用の剥離液で剥離処理して、レジストパターン２２ａ下部にあった薄膜導体層をフラッシュエッチングで除去し、絶縁基材１１上に配線ピッチ５０μｍ以下の薄配線パターン３１ａ及び配線ピッチ５０μｍ以上の厚配線パターン３５ａが形成された半導体装置用基板２００を得る（図３（ｉ）参照）。
ここで、Ａｕめっき皮膜５１は半田及びボンディング用の下地層として形成するもので、省略する場合もある。
【００２３】
請求項６に係る半導体装置用基板の製造方法は、薄配線パターンをサブトラクティブ法で作製し、薄配線パターンに嵩上げ導体層を積み上げて厚配線パターンを作製する方法である。
まず、絶縁基材１１上に所定厚の銅箔等を貼り合わせて導体層３６を形成する（図４（ａ）参照）。
ここで、導体層３６の膜厚は薄配線パターンの膜厚に設定する。
次に、感光性レジストを塗布するか、ドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターン２１を形成する（図４（ｂ）参照）。
【００２４】
次に、レジストパターン２１をエッチングマスクにして導体層３６をエッチングして（図４（ｃ）参照）、レジストパターン２１を専用の剥離液で剥離処理して配線ピッチ５０μｍ以下の薄配線パターン３６ａ及び配線ピッチ５０μｍ以上の薄配線パターン３６ｂを形成する（図４（ｄ）参照）。
次に、ドライフィルムをラミネートする等の方法で所定厚の感光層２２を形成し（図４（ｅ）参照）、パターン露光、現像等の一連のパターニング処理を行って、配線ピッチ５０μｍ以上の薄配線パターン３６ｂ上に開口部４１を有するレジストパターン２２ａを形成する（図４（ｆ）参照）。
【００２５】
次に、レジストパターン２２ａをめっきマスクにして電解銅めっき等を行い、薄配線パターン３６ｂ上の開口部４１に嵩上げ用導体層３３を形成する（図４（ｇ）参照）。
次に、レジストパターン２２ａを専用の剥離液で剥離処理し、絶縁基材１１上に配線ピッチ５０μｍ以下の薄配線パターン３６ａ及び薄配線パターン３６ｂと嵩上げ用導体層３３とからなる配線ピッチ５０μｍ以上の厚配線パターン３４が形成された半導体装置用基板３００を得る（図４（ｈ）参照）。
【００２６】
請求項７に係る半導体装置用基板の製造方法は、薄配線パターンをサブトラクティブ法で作製し、薄配線パターンに嵩上げ導体層を積み上げて厚配線パターンを、嵩上げ導体層作成時にフィルドビア及び配線パターン用導体層を同時に作製する方法である。
まず、絶縁基材１１の両面に所定厚の銅箔等を貼り合わせて導体層３６を形成する（図５（ａ）参照）。
ここで、導体層３６の膜厚は薄配線パターンの層厚に設定する。
次に、感光性レジストを塗布するか、ドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターン２３及び２４を形成する（図５（ｂ）参照）。
【００２７】
次に、レジストパターン２３及び２４をエッチングマスクにして導体層３６をエッチングし（図５（ｃ）参照）、レジストパターン２３及び２４を専用の剥離液で剥離処理して配線ピッチ５０μｍ以下の薄配線パターン３６ａ及び配線ピッチ５０μｍ以上の薄配線パターン３６ｂを形成し、さらに、レーザー加工にて絶縁基材１１の所定位置にビア用孔４６を形成する（図５（ｄ）参照）。
次に、ドライフィルムをラミネートする等の方法で所定厚の感光層２５及び２６を形成し（図５（ｅ）参照）、感光層２５にパターン露光、現像等の一連のパターニング処理を行って、配線ピッチ５０μｍ以上の薄配線パターン３６ｂ上に開口部４４とビア用孔４６領域に開口部４５を有するレジストパターン２５ａを形成する（図５（ｆ）参照）。
【００２８】
次に、ＤＰＳ工程等により、開口部４５及びビア用孔４６内に導電層を形成し、電解銅めっきにより銅皮膜からなる薄膜導体層（特に図示せず）を形成し、レジストパターン２５ａをめっきマスクにして電解銅めっき等を行い、薄配線パターン３６ｂ上の開口部４４に嵩上げ用導体層３３を、開口部４５にフィルドビア及び配線パターン用導体層３７を形成する（図６（ｇ）参照）。
次に、レジストパターン２２を専用の剥離液で剥離処理して、絶縁基材１１上に配線ピッチ５０μｍ以下の薄配線パターン３６ａ、薄配線パターン３６ｂと嵩上げ用導体層３３とからなる配線ピッチ５０μｍ以上の厚配線パターン３４及び薄配線パターン３６ｃとビア接続された配線パターン３７ａとが形成された半導体装置用基板４００を得る（図６（ｈ）参照）。
【００２９】
【実施例】
以下実施例にて本発明を詳細に説明する。
＜実施例１＞
まず、厚みが５０μｍ、４８ｍｍ幅のポリイミド樹脂（ユーピレックスＳ（商品名）：宇部興産製）からなる絶縁基材１１に搬送用のスプロケットホールをパンチングにて穿孔した。さらに、絶縁基材１１の片面にＤＰＳ工程にて導電層を形成し、電解銅めっきにて約２μｍ厚の銅被膜からなる薄膜導体層（特に図示せず）を形成した（図２（ａ）参照）。
【００３０】
次に、１４μｍ厚のドライフィルム（フォテック（商品名）：日立化成製）を大気圧ラミネーターによりラミネートして感光層を形成し、パターン露光後、０．８ｗｔ％炭酸ナトリウム溶液により現像を行い、５０μｍ以下の配線抜き開口部を有するレジストパターン２１を形成した（図２（ｂ）参照）。
【００３１】
次に、レジストパターン２１をめっきマスクにして電流密度１Ａ／ｄｍ^２、めっき時間２０分のめっき条件で電解銅めっきを行い、１２μｍ厚の導体層３１及び３２を形成した（図２（ｃ）参照）。さらに、レジストパターン２１を２．０ｗｔ％水酸化ナトリウム水溶液にて剥離し、配線ピッチ５０μｍ以下の薄配線パターン用導体層３１及び配線ピッチ５０μｍ以上の薄配線パターン用導体層３２を形成した（図２（ｄ）参照）。
【００３２】
次に、５０μｍ厚のドライフィルム（サンフォート（商品名）：旭化成製）を絶縁基材１１及び薄配線パターン用導体層３１及び３２上に真空ラミネーターによりラミネートして感光層２２を形成し（図２（ｅ）参照）、パターン露光、現像等の一連のパターニング処理を行って、配線ピッチ５０μｍ以上の薄配線パターン用導体層３２上に開口部４１を有するレジストパターン２２ａを形成した（図２（ｆ）参照）。
【００３３】
次に、レジストパターン２２ａをめっきマスクにして電流密度１Ａ／ｄｍ^２、めっき時間２５分のめっき条件で電解銅めっきを行い、薄配線パターン用導体層３２上の開口部４１に１５μｍ厚の嵩上げ導体層３３を形成した（図２（ｇ）参照）。
次に、嵩上げ用導体層３３上に０．５μｍ厚のＡｕめっき皮膜５１を形成し（図２（ｈ）参照）、レジストパターン２２ａを２．０ｗｔ％水酸化ナトリウム水溶液で剥離処理して、レジストパターン２２ａ下部にあった薄膜導体層をフラッシュエッチングで除去し、絶縁基材１１上に配線ピッチ５０μｍ以下で１２μｍ厚の薄配線パターン３１ａ及び薄配線パターン３２ａと嵩上げ用導体層３３とからなる配線ピッチ５０μｍ以上で２７μｍ厚の厚配線パターン３４が形成された半導体装置用基板１００を得た（図２（ｉ）参照）。
【００３４】
＜実施例２＞
まず、厚みが５０μｍ、４８ｍｍ幅のポリイミド樹脂（ユーピレックスＳ（商品名）：宇部興産製）からなる絶縁基材１１に搬送用のスプロケットホールをパンチングにて穿孔した。さらに、絶縁基材１１の片面にＤＰＳ工程にて導電層を形成し、電解銅めっきにて約２μｍ厚の銅被膜からなる薄膜導体層（特に図示せず）を形成した（図３（ａ）参照）。
【００３５】
次に、１５μｍ厚のドライフィルム（フォテック（商品名）：日立化成製）を大気圧ラミネーターによりラミネートして感光層を形成し、パターン露光後０．８ｗｔ％炭酸ナトリウム溶液により現像を行い、配線ピッチ５０μｍ以下の配線抜き開口部を有するレジストパターン２１を形成した（図３（ｂ）参照）。
【００３６】
次に、レジストパターン２１をめっきマスクにして電流密度１Ａ／ｄｍ^２、めっき時間２０分のめっき条件で電解銅めっきを行い、１２μｍ厚の導体層３１を形成した（図２（ｃ）参照）。さらに、レジストパターン２１を２．０ｗｔ％水酸化ナトリウム水溶液にて剥離し、配線ピッチ５０μｍ以下で１２μｍ厚の薄配線パターン用導体層３１を形成した（図３（ｄ）参照）。
【００３７】
次に、５０μｍ厚のドライフィルム（ＡＱ−２５５８（商品名）：旭化成製）を絶縁基材１１及び薄配線パターン用導体層３１上に真空ラミネーターによりラミネートして感光層２２を形成し（図３（ｅ）参照）、パターン露光、現像等の一連のパターニング処理を行って、絶縁基材１１の所定位置に配線ピッチ５０μｍ以上の配線抜き開口部４２を有するレジストパターン２２ａを形成した（図３（ｆ）参照）。
【００３８】
次に、レジストパターン２２ａをめっきマスクにして電流密度１Ａ／ｄｍ^２、めっき時間７０分のめっき条件で電解銅めっきを行い、開口部４２に４０μｍ厚の厚配線パターン用導体層３５を形成した（図３（ｇ）参照）。
次に、厚配線パターン用導体層３５上に０．５μｍ厚のＡｕめっき皮膜５１を形成し（図３（ｈ）参照）、レジストパターン２２ａを２．０ｗｔ％水酸化ナトリウム水溶液で剥離処理して、レジストパターン２２ａ下部にあった薄膜導体層をフラッシュエッチングで除去し、絶縁基材１１上に配線ピッチ５０μｍ以下で１２μｍ厚の薄配線パターン３１ａと配線ピッチ５０μｍ以上で４０μｍ厚の厚配線パターン３５ａが形成された半導体装置用基板２００を得た（図３（ｉ）参照）。
【００３９】
＜実施例３＞
まず、２００μｍ厚のＢＴレジンの基板をコア材とした５００×４００ｍｍの絶縁基材１１の片面に９μｍ厚の銅箔を貼り合わせて導体層３６を形成し、導体層３６表面を酸により化学研磨した（図４（ａ）参照）。
次に、２５μｍ厚のドライフィルム（サンフォート（商品名）：旭化成製）を大気圧ラミネーターにより熱圧着ラミネートして感光層を形成し、コンタクト方式でパターン露光し、炭酸ナトリウム溶液で現像処理してレジストパターン２１を形成した（図４（ｂ）参照）。
【００４０】
次に、レジストパターン２１をエッチングマスクにして塩化第２銅で導体層３６をエッチングして（図４（ｃ）参照）、レジストパターン２１を苛性ソーダ溶液で剥離処理して、配線ピッチ５０μｍ以下で９μｍ厚の薄配線パターン３６ａ及び配線ピッチ５０μｍ以上で９μｍ厚の薄配線パターン３６ｂを形成した（図４（ｄ）参照）。
【００４１】
次に、５０μｍ厚のドライフィルム（サンフォート（商品名）：旭化成製）を真空ラミネーターによりラミネートして５０μｍ厚の感光層２２を形成し（図４（ｅ）参照）、パターン露光、現像等の一連のパターニング処理を行って、５０μｍ以上の薄配線パターン３６ｂ上に開口部４１を有するレジストパターン２２ａを形成した（図４（ｆ）参照）。
【００４２】
次に、レジストパターン２２ａをめっきマスクにして電流密度１Ａ／ｄｍ^２、めっき時間２５分のめっき条件で電解銅めっき等を行い、薄配線パターン３６ｂ上の開口部４１に１５μｍ厚の嵩上げ用導体層３３を形成した（図４（ｇ）参照）。
次に、レジストパターン２２ａを専用の剥離液で剥離処理し、絶縁基材１１上に配線ピッチ５０μｍ以下で９μｍ厚の薄配線パターン３６ａと薄配線パターン３６ｂと嵩上げ用導体層３３とからなる配線ピッチ５０μｍ以上で２４μｍ厚の厚配線パターン３４が形成された半導体装置用基板３００を得た（図４（ｈ）参照）。
【００４３】
＜実施例４＞
まず、２５μｍ厚のポリイミド樹脂からなる絶縁基材１１の両面に１２μｍの銅箔からなる導体層３６が形成された基材（マイクロラックス（商品名）：デュポン製）に（図５（ａ）参照）、１４μｍ厚のドライフィルム（フォテック（商品名）：日立化成製）を大気圧ラミネーターによりラミネートして感光層を形成し、パターン露光し、炭酸ナトリウム溶液で現像処理してレジストパターン２３及び２４を形成した（図５（ｂ）参照）。
【００４４】
次に、レジストパターン２３及び２４をエッチングマスクにして塩化第２銅で導体層３６をエッチングして（図５（ｃ）参照）、レジストパターン２３及び２４を苛性ソーダ溶液で剥離処理して、配線ピッチ５０μｍ以下で１２μｍ厚の薄配線パターン３６ａ、配線ピッチ５０μｍ以上で１２μｍ厚の薄配線パターン３６ｂ及び薄配線パターン３６ｃを形成し、さらに、レーザー加工にて絶縁基材１１の所定位置にビア用孔４６を形成した（図５（ｄ）参照）。
【００４５】
次に、５０μｍ厚のドライフィルム（サンフォート（商品名）：旭化成製）及び１４μｍ厚のドライフィルム（フォテック（商品名）：日立化成製）を真空ラミネーターによりラミネートして５０μｍ厚の感光層２５及び１４μｍ厚の感光層２６を形成し（図５（ｅ）参照）、パターン露光、現像等の一連のパターニング処理を行って、配線ピッチ５０μｍ以上の薄配線パターン３６ｂ上に開口部４４を、ビア用孔４６領域に開口部４５を有するレジストパターン２５ａを形成した（図５（ｆ）参照）。
【００４６】
次に、ＤＰＳ工程により、開口部４５及びビア用孔４６内に導電層を形成し、電解銅めっきにより銅皮膜からなる薄膜導体層（特に図示せず）を形成し、レジストパターン２５ａをめっきマスクにして電流密度１Ａ／ｄｍ^２、めっき時間６５分のめっき条件で電解銅めっき等を行い、薄配線パターン３６ｂ上の開口部４４に３７μｍ厚の嵩上げ用導体層３３を、ビア用孔４６領域の開口部４５に配線パターン用導体層３７を形成した（図６（ｇ）参照）。
次に、レジストパターン２５ａを専用の剥離液で剥離処理して、絶縁基材１１上に配線ピッチ５０μｍ以下で１２μｍ厚の薄配線パターン３６ａ、薄配線パターン３６ｂと嵩上げ用導体層３３とからなる配線ピッチ５０μｍ以上で４９μｍ厚の厚配線パターン３４及び薄配線パターン３６ｃとビア接続された配線パターン３７ａとが形成された半導体装置用基板４００を得た（図６（ｈ）参照）。
なお、本実施例ではＤＰＳ・電解めっきにより薄膜導体層を形成したが、無電解めっきで代用することも可能である。
【００４７】
【発明の効果】
本発明の半導体装置用基板は、同一基板上に薄配線パターンと厚配線パターンを共存させているため、配線パターンの配線ピッチにより配線パターンの膜厚を変えることにより、高密度、高精度の配線パターンを容易に得ることができる。また、配線パターンに高い放熱特性が要求される場合は配線パターンのパターン幅を粗く、且つ膜厚を厚くすることにより、その要求を満たすことができる。このように、従来法では成し得なかったファインパターンと放熱性の両面を兼ね備えた半導体装置用基板の形成が可能となる。
また、特性インピーダンスに合わせて薄配線パターンを取り囲む厚配線パターンとの間隙を同一面上で一定にしたコ・プレナー回路が形成し易くなり、従来法より電気回路的にも理想的な半導体装置用基板を得ることができる。
さらにまた、本発明の半導体装置用基板の製造方法によると、膜厚、配線ピッチの異なる配線パターンを容易に得ることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、本発明の半導体装置用基板の実施例を示す部分模式構成断面図である。
【図２】（ａ）〜（ｉ）は、請求項４に係る半導体装置用基板の製造方法の一実施例を示す部分模式構成断面図である。
【図３】（ａ）〜（ｉ）は、請求項５に係る半導体装置用基板の製造方法の一実施例を示す部分模式構成断面図である。
【図４】（ａ）〜（ｈ）は、請求項６に係る半導体装置用基板の製造方法の一実施例を工程順に示す部分模式構成断面図である。
【図５】（ａ）〜（ｆ）は、請求項７に係る半導体装置用基板の製造方法の一実施例の工程の一部を示す部分模式構成断面図である。
【図６】（ｇ）〜（ｈ）は、請求項７に係る半導体装置用基板の製造方法の一実施例の工程の一部を示す部分模式構成断面図である。
【符号の説明】
１１……絶縁基材
２１、２２ａ、２３、２４、２５ａ……レジストパターン
２２、２５、２６……感光層
３１、３２、３６……薄配線パターン用導体層
３１ａ、３２ａ、３６ａ、３６ｂ、３６ｃ……薄配線パターン
３３……嵩上げ用導体層
３５……厚配線パターン用導体層
３４、３５ａ……厚配線パターン
３７……配線パターン用導体層
３７ａ……配線パターン
４１、４２、４４、４５……開口部
５１……Ａｕめっき皮膜
１００、２００、３００、４００……半導体装置用基板

Claims

絶縁基材上の片面もしくは両面に配線パターンが形成された半導体装置用基板であって、前記配線パターンが薄い導体からなる薄配線パターンと厚い導体からなる厚配線パターンとで形成されていることを特徴とする半導体装置用基板。
前記薄配線パターンは配線ピッチが５０μｍ以下で、前記厚配線パターンは配線ピッチが５０μｍ以上で形成されていることを特徴とする請求項１記載の半導体装置用基板。
前記厚配線パターンの導体厚みは前記薄配線パターンの導体厚みの２倍以上になっていることを特徴とする請求項１または２に記載の半導体装置用基板。
少なくとも以下の工程を備えていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置用基板の製造方法。
（ａ）絶縁基材の片面もしくは両面に薄膜導体層を形成する工程。
（ｂ）薄膜導体層上にレジストパターンを形成する工程。
（ｃ）レジストパターンをマスクにして電解銅めっき等を行い、薄膜導体層上の開口部に所定厚の導体層を形成する工程。
（ｄ）レジストパターンを剥離処理し、薄配線パターン用導体層を形成する工程。
（ｅ）薄膜導体層及び薄配線パターン用導体層上に所定厚の感光層を形成する工程。
（ｆ）感光層をパターニング処理し、所定の薄配線パターン用導体層上に開口部を有するレジストパターンを形成する工程。
（ｇ）レジストパターンをマスクにして電解銅めっき等を行い、薄配線パターン用導体層上の開口部に嵩上げ用導体層を形成する工程。
（ｈ）レジストパターンを剥離処理し、レジストパターン下部にあった薄膜導体層をフラッシュエッチングにて除去し、薄配線パターン及び厚配線パターンを形成する工程。
少なくとも以下の工程を備えていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置用基板の製造方法。
（ａ）絶縁基材の片面もしくは両面に薄膜導体層を形成する工程。
（ｂ）薄膜導体層上にレジストパターンを形成する工程。
（ｃ）レジストパターンをマスクにして電解銅めっき等を行い、薄膜導体層上の開口部に所定厚の導体層を形成する工程。
（ｄ）レジストパターンを剥離処理し、薄配線パターン用導体層を形成する工程。
（ｅ）薄膜導体層及び薄配線パターン用導体層上に所定厚の感光層を形成する工程。
（ｆ）感光層をパターニング処理し、薄膜導体層上に開口部を有するレジストパターンを形成する工程。
（ｇ）レジストパターンをマスクにして電解銅めっき等を行い、薄配線パターン用導体層上の開口部に厚配線パターン用導体層を形成する工程。
（ｈ）レジストパターンを剥離処理し、レジストパターン下部にあった薄膜導体層をフラッシュエッチングにて除去し、薄配線パターン及び厚配線パターンを形成する工程。
少なくとも以下の工程を備えていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置用基板の製造方法。
（ａ）絶縁基材の片面もしくは両面に所定厚の薄配線パターン用導体層を形成する工程。
（ｂ）薄配線パターン用導体層上にレジストパターンを形成する工程。
（ｃ）レジストパターンをマスクにして薄配線パターン用導体層をエッチングする工程。
（ｄ）レジストパターンを剥離処理し、薄配線パターンを形成する工程。
（ｅ）絶縁基材及び薄配線パターン上に所定厚の感光層を形成する工程。
（ｆ）感光層をパターニング処理し、所定の薄配線パターン上に開口部を有するレジストパターンを形成する工程。
（ｇ）レジストパターンをマスクにして電解銅めっき等を行い、薄配線パターン上の開口部に嵩上げ用導体層を形成する工程。
（ｈ）レジストパターンを剥離処理し、薄配線パターン及び厚配線パターンを形成する工程。
少なくとも以下の工程を備えていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置用基板の製造方法。
（ａ）絶縁基材の片面もしくは両面に所定厚の薄配線パターン用導体層を形成する工程。
（ｂ）薄配線パターン用導体層上にレジストパターンを形成する工程。
（ｃ）レジストパターンをマスクにして薄配線パターン用導体層をエッチングする工程。
（ｄ）レジストパターンを剥離処理し、薄配線パターン及び絶縁基材の所定位置にビア用孔を形成する工程。
（ｅ）絶縁基材及び薄配線パターン上に所定厚の感光層を形成する工程。
（ｆ）感光層をパターニング処理し、所定の薄配線パターン上及びビア用孔上に開口部を有するレジストパターンを形成する工程。
（ｇ）レジストパターンをマスクにして電解銅めっき等を行い、薄配線パターン上の開口部に嵩上げ用導体層を、ビア用孔にフィルドビア及び配線用導体層を形成する工程。
（ｈ）レジストパターンを剥離し、薄配線パターン、厚配線パターン及びビア接続された配線パターンを形成する工程。