JPH03141098A - Image processor - Google Patents

Abstract

PURPOSE:To reduce the circuit scale by providing a source buffer consisting of an S-RAM of the maximum lateral direction transfer number of an image memory, a destination buffer, and a counter for generating a buffer address. CONSTITUTION:At the time of executing a copy of an area of a size of MXM, first of all, data containing M is read out from a source memory to an SOC BUFFER, and data containing M is read out from a destination memory to a DES BUFFER. Subsequently, between the SOC BUFFER and the DES BUFFER, data of only a size of M is transferred. This transfer runs a counter of a STATICRAM for BUFFER as M by setting SX as a start address, and by synchronizing therewith, a counter of the STATICRAM for BUFFER is run by setting DX as a start address. Accordingly, read-out data from the SOC BUFFER is written in the DES BUFFER. After the transfer, by executing write by a block portion containing M to the destination memory from the DES BUFFER, the copy is completed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピュータ等の情報処理装置における画像
情報を蓄積１表示、処理する画像処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image processing device that stores, displays, and processes image information in an information processing device such as a computer.

〔従来の技術〕[Conventional technology]

従来、この種の画像処理装置に用いられる画像メモリは
経済性の点からダイナミックＲＡＭ（Ｄ−ＲＡＭ）素子
が用いられており、アクセススピードが遅いため、高速
でアクセスするための一つの方法として、同時に複数の
メモリ素子をアクセスする方法が用いられる。Conventionally, dynamic RAM (D-RAM) elements have been used as the image memory used in this type of image processing apparatus from the viewpoint of economy, and the access speed is slow, so one method for high-speed access is to A method of accessing multiple memory elements simultaneously is used.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

この方法は通常２次元の画像の横方向の数ピクセル（ブ
ロック）を同時にアクセスする方法がとられ、その数は
８，１６．３２などの８の倍数が一般的である。このよ
うな構成の画像メモリ間で、任意の位置をずらしたコピ
ーを行なう場合、第３図に示すように、ソースメモリの
２ブロツクからデータを読み出しシフトしてデスティネ
ーションメモリへ書込む。この場合、転送の初めと終り
はデスティネーションメモリへの書込みを禁止する必要
がある。このアドレス巾をＳＡ（スタートアドレス）、
ＥＡ　（エンドアドレス）と言５゜横方向のシフトは第
４図に示すように、１ブロツクのピクセル数をｎとする
と、２ｎを入力とし、ｎを出力とするシフタとなる。−
数的には、このシフタはＩＣＬＯＣＫサイクルでシフト
が可能なバレルシフタが用いられ、ｎ＝８の場合は１６
：８のバレルシフタとなる。この数は画像データの深さ
を１ビツトとした時の話である。濃淡画像を扱う場合は
、８ビット深さであり、ｎ＝３２の場合、メモリとプロ
セッサ間の線の数は２５６本になり、バレルシフタは６
４人力３２出力のものがビット方向８組必要となり、ハ
ードウェアの規模上限界に近い、さらに、画像データと
してカラー画像を考えると、Ｒ，Ｇ、Ｂプラスマスクで
４バイト必要と考えると、上述の数の４倍で、第５図に
示すように、画像メモリとプロセッサ間は１０００本、
バレルシフタは６４人力３２出力のものが３２組必要と
なり、ハードウェア規模が大きくなりすぎ製造上難かし
いという欠点がある。This method usually involves simultaneously accessing several pixels (blocks) in the horizontal direction of a two-dimensional image, and the number is generally a multiple of 8, such as 8 or 16.32. When copying between image memories having such a configuration with arbitrary positions shifted, data is read from two blocks of the source memory, shifted, and written to the destination memory, as shown in FIG. In this case, it is necessary to prohibit writing to the destination memory at the beginning and end of the transfer. This address width is SA (start address),
As shown in FIG. 4, the 5° horizontal shift called EA (end address) is a shifter with 2n as input and n as output, where n is the number of pixels in one block. −
Numerically, this shifter is a barrel shifter that can be shifted in ICLOCK cycles, and when n=8, there are 16
:8 barrel shifter. This number is based on the assumption that the depth of the image data is 1 bit. When dealing with grayscale images, it is 8 bits deep, and if n=32, the number of lines between memory and processor is 256, and the barrel shifter is 6.
A 4-person output with 32 outputs requires 8 sets in the bit direction, which is close to the hardware scale limit.Furthermore, considering a color image as image data, 4 bytes are required for R, G, B plus a mask, as described above. As shown in Figure 5, there are 1000 lines between the image memory and the processor.
Thirty-two sets of barrel shifters with 64 human power and 32 outputs are required, which has the drawback of making the hardware too large and difficult to manufacture.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の画像処理装置は、画像メモリの最大横方向転送
数の５−ＲＡＭから成るソースバッファとデスティネー
ションバッファと、バッファアドレスを発生するカウン
タを有することにより、小規模な回路で画像メモリ間の
コピーを可能とする。The image processing device of the present invention has a source buffer and a destination buffer composed of 5-RAMs for the maximum number of horizontal transfers of the image memory, and a counter that generates a buffer address. Allows copying.

〔実施例〕 次に、本発明について図面を参照して説明する。〔Example〕 Next, the present invention will be explained with reference to the drawings.

第１図は本発明の一実施例の動作を説明する図で、１ブ
ロツクを３２ピクセルとしている。図に示すようなＭＸ
Ｎの大きさのエリアのコピーを行なう時、まず、ソース
メモリからＭを含むブロックのデータをＳＯＣＢＵＦＦ
ＥＲに読出しく■）、デスティネーションメモリからＭ
を含むブロックのデータをＤＥＳ　ＢＵＦＦＥＲに読出
す（■）。次に、ＳＯＣＢＵＦＦＥＲ，ＤＥＳ　ＢＵＦ
ＦＥＢ間で、Ｍの大きさだけのデータを転送する（■）
。FIG. 1 is a diagram for explaining the operation of an embodiment of the present invention, in which one block has 32 pixels. MX as shown in the figure
When copying an area of size N, first copy the data of the block containing M from the source memory to SOCBUFF.
(read out to ER), M from destination memory
The data of the block including the block is read out to the DES BUFFER (■). Next, SOCBUFER, DES BUF
Transfer data of size M between FEBs (■)
.

この転送はＳＯＣＢＵＦＦＥＲ用ＳＴＡＴＩＣＲＡＭの
カウンタをＳＸをスタートアドレスとしてＭ走らせ、そ
れに同期して、ＤＥＳ　ＢＵＦＦＥＲ用５ＴＡＴＩＣＲ
ＡＭのカウンタをＤＸをスタートアドレスとして走らせ
、ＳＯＣＢＵＦＦＥＲから読出したデータをＤＥＳ　　
ＢＵＦＦＥＲへ書込むことにより容易に行なうことがで
きる。This transfer runs the STATICRAM counter for SOCBUFER M with SX as the start address, and in synchronization with this, the 5TATICR for DES BUFFER
Run the AM counter with DX as the start address, and read the data from SOCBUFER as DES.
This can be easily done by writing to BUFFER.

転送の速度は５ＴＡＴＩＣＲＡＭのアクセスタイムから
決まり、３０ＭＨｚ程度の速度が可能である。転送後Ｄ
ＥＳ　　ＢＵＦＦＥＲからデスティネーションメモリヘ
Ｍを含むブロック分書込みを行えば（■）コピーは完了
する。上述のようにこの転送には５−ＲＡＭとカウンタ
のみで実現でき、大規模なバレルシフタは必要でない。The transfer speed is determined by the access time of the 5TATICRAM, and a speed of about 30 MHz is possible. After transfer D
If blocks including M are written from the ES BUFFER to the destination memory (■), the copying is completed. As mentioned above, this transfer can be realized using only 5-RAM and a counter, and does not require a large-scale barrel shifter.

画像メモリとＳＯＣＢＵＦＦＥＲ，ＤＥＳ　ＢＵＦＦＥ
Ｂである５−ＲＡＭとのデータ転送はやはり５−ＲＡＭ
のアクセスタイムで決まり、１バイト３０ＭＨｚ程度の
速度が実現できる。Image memory and SOCBUFER, DES BUFFE
Data transfer with 5-RAM which is B is still 5-RAM
The access time is determined by the access time, and a speed of about 30 MHz per byte can be achieved.

第２図は本発明の一実施例として、８ビツト４枚の画像
メモリ間のデータ転送を行なうためのデータ転送ライン
の数を示す図で画像メモリとプロセッサ間は３２本のラ
イン数で済む。FIG. 2 is a diagram showing the number of data transfer lines for transferring data between four 8-bit image memories as an embodiment of the present invention, and only 32 lines are required between the image memory and the processor.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、画像メモリが４バイト必
要なカラー画像用途の画像処理装置におイテ、従来のバ
レルシフタによる画像のシフトコピ一方式は画像メモリ
とプロセッサ間に１０２４本もの多数のデータ転送ライ
ンが必要なこと、バレルシフタは６４人力３２出力のも
のが８（ビット）×４組も必要で複雑大規模となり製造
上困難であるが、本発明によれば、画像メモリとプロセ
ッサ間は３２本の小数データ転送ラインで済み、さらに
バレルシフタは不要で、回路規模が飛躍的に小さくでき
るという効果がある。As explained above, the present invention is applicable to an image processing apparatus for color images that requires 4 bytes of image memory. The barrel shifter requires 64 human power, 32 outputs, and 8 (bit) x 4 sets, making it complicated and large-scale and difficult to manufacture.However, according to the present invention, there are 32 lines between the image memory and the processor. It only requires a small number of data transfer lines, and there is no need for a barrel shifter, which has the effect of dramatically reducing the circuit scale.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例の動作を説明する図、第２図
は本発明の一実施例のデータ転送ライン数と回路規模を
説明する図。 第３図は従来のバレルシフタ方式による動作を説明する
図、第４図は従来のバレルシフタ方式によるシフト動作
を説明する図、第５図は従来のバレルシフタ方式で濃淡
カラー画像用のシステムを組んだ場合のデータ転送ライ
ン数と回路規模を説明する図である。FIG. 1 is a diagram for explaining the operation of one embodiment of the present invention, and FIG. 2 is a diagram for explaining the number of data transfer lines and circuit scale of one embodiment of the present invention. Figure 3 is a diagram explaining the operation using the conventional barrel shifter method, Figure 4 is a diagram explaining the shift operation using the conventional barrel shifter method, and Figure 5 is a diagram explaining the shift operation using the conventional barrel shifter method. FIG. 2 is a diagram illustrating the number of data transfer lines and circuit scale of FIG.

Claims (1)

【特許請求の範囲】[Claims] 　画像メモリの最大横方向転送数のＳ−ＲＡＭから成る
ソースバッファとデスティネーションバッファと、バッ
ファアドレスを発生するカウンタを有することにより、
小規模な回路で画像メモリ間のコピーを可能とする画像
処理装置。By having a source buffer and a destination buffer consisting of S-RAM with the maximum number of horizontal transfers of image memory, and a counter that generates a buffer address,
An image processing device that enables copying between image memories using a small-scale circuit.