JP2867482B2 - Image processing device - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピュータ等の情報処理装置における画
像情報を蓄積，表示，処理する画像処理装置に関する。The present invention relates to an image processing apparatus for storing, displaying, and processing image information in an information processing apparatus such as a computer.

〔従来の技術〕[Conventional technology]

従来、この種の画像処理装置に用いられる画像メモリ
は経済性の点からタイナミックRAM（Ｄ−RAM）素子が用
いられており、アクセススピードが遅いため、高速でア
クセスするための一つの方法として、同時に複数のメモ
リ素子をアクセスする方法が用いられる。Conventionally, a dynamic RAM (D-RAM) element has been used as an image memory used in this type of image processing apparatus from the viewpoint of economy, and since the access speed is slow, one method for accessing at high speed is as follows. A method of simultaneously accessing a plurality of memory elements is used.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

この方法は通常２次元の画像の横方向の数ピクセル
（ブロック）を同時にアクセスする方法がとられ、その
数は8,16,32などの８の倍数が一般的である。このよう
な構成の画像メモリ間で、任意の位置をずらしたコピー
を行なう場合、第３図に示すように、ソースメモリの２
ブロックからデータを読み出しシフトしてデスティネー
ションメモリへ書込む。この場合、転送の初めと終りは
デスティネーションメモリへの書込みを禁止する必要が
ある。このアドレス巾をSA（スタートアドレス）,EA
（エンドアドレス）と言う。In this method, usually, a method of simultaneously accessing several pixels (blocks) in the horizontal direction of a two-dimensional image is used, and the number is generally a multiple of 8, such as 8, 16, 32 or the like. When performing copying at an arbitrary position shifted between image memories having such a configuration, as shown in FIG.
Data is read from the block, shifted, and written to the destination memory. In this case, it is necessary to prohibit writing to the destination memory at the beginning and end of the transfer. This address width is SA (start address), EA
(End address).

横方向のシフトは第４図に示すように、１ブロックの
ピクセル数をｎとすると、2nを入力とし、ｎを出力とす
るシフタとなる。一般的には、このシフタは1CLOCKサイ
クルでシフトが可能なバレルシフタが用いられ、ｎ＝８
の場合は16:8のバレルシフタとなる。この数は画像デー
タの深さを１ビットとした時の話である。濃淡画像を扱
う場合は、８ビット深さであり、ｎ＝32の場合、メモリ
とプロセッサ間の線の数は256本になり、バレルシフタ
は64入力32出力のものがビット方向８組必要となり、ハ
ードウェアの規模上限界に近い。さらに、画像データと
してカラー画像を考えると、R,G,Bプラスマスクで４バ
イト必要と考えると、上述の数の４倍で、第５図に示す
ように、画像メモリとプロセッサ間は1024本、バレルシ
フタは64入力32出力のものが32組必要となり、ハードウ
ェア規模が大きくなりすぎ製造上難かしいという欠点が
ある。As shown in FIG. 4, the shift in the horizontal direction is a shifter that takes 2n as input and n as output, where n is the number of pixels in one block. Generally, as this shifter, a barrel shifter capable of shifting in one clock cycle is used, and n = 8
In the case of, it becomes a 16: 8 barrel shifter. This number is based on the assumption that the depth of the image data is 1 bit. When a grayscale image is handled, the depth is 8 bits. When n = 32, the number of lines between the memory and the processor is 256, and the barrel shifter requires 64 sets of 32 inputs and 8 sets in the bit direction. It is near the limit of hardware scale. Further, considering that a color image is required as image data, if the R, G, B plus mask requires 4 bytes, the number is four times the above-mentioned number, and as shown in FIG. However, the barrel shifter requires 32 sets of 64 inputs and 32 outputs, and has a drawback that the hardware scale becomes too large and it is difficult to manufacture.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の画像処理装置は、ソースメモリ中の第１の位
置にある画像データをデスティネーションメモリの第２
位置へコピーするとき、画像メモリの最大横方向転送数
のＳ−RAMからなるソースバッファとデスティネーショ
ンバッファと、バッファアドレスを発生するカウンタと
を具備し、ソースメモリの前記画像データを含む単位デ
ータをソースバッファに読み出し、ソースバッファ用の
アドレスをソースバッファ内のコピーされる画像データ
の格納位置をスタートアドレスとしてコピーされるデー
タ長だけ更新し、これに同期して、デスティネーション
バッファ用のアドレスをデスティネーションバッファ内
のコピー画像データが格納される位置をスタートアドレ
スとしてコピー画像データ長だけ更新することで、コピ
ーされる画像データをソースバッファからデスティネー
ションバッファに転送し、その後、デスティネーション
バッファからコピーされた前記画像データを含む単位デ
ータをデスティネーションメモリに書き込む。このよう
にすることで、小規模な回路で画像メモリ間のコピーを
可能とする。The image processing apparatus according to the present invention stores the image data at the first position in the source memory in the second position in the destination memory.
When copying to a position, a source buffer including a maximum number of S-RAMs in the image memory in the horizontal direction, a destination buffer, and a counter for generating a buffer address are provided. The data is read into the source buffer, the address for the source buffer is updated by the data length to be copied using the storage position of the image data to be copied in the source buffer as a start address, and in synchronization with this, the address for the destination buffer is updated to the destination. The image data to be copied is transferred from the source buffer to the destination buffer by updating the copy image data length from the position where the copy image data is stored in the destination buffer as a start address, and then copied from the destination buffer. Writing unit data including the image data to the destination memory. This enables copying between image memories with a small-scale circuit.

〔実施例〕 次に、本発明について図面を参照して説明する。第１
図は本発明の一実施例の動作を説明する図で、１ブロッ
クを32ピクセルとしている。図に示すようなＭ×Ｎの大
きさのエリアのコピーを行なう時、まず、ソースメモリ
からＭを含むブロックのデータをSOC BUFFERに読出し
（）、デスティネーションメモリからＭを含むブロッ
クのデータをDES BUFFERに読出す（）。次に、SOC BU
FFER,DES BUFFER間で、Ｍの大きさだけのデータを転送
する（）。この転送はSOC BUFFER用STATIC RAMのカウ
ンタをSXをスタートアドレスとしてＭ走らせ、それに同
期して、DES BUFFER用STATIC RAMのカウンタをDXをスタ
ートアドレスとして走らせ、SOC BUFFERから読出したデ
ータをDES BUFFERへ書込むことにより容易に行なうこと
ができる。Next, the present invention will be described with reference to the drawings. First
The figure illustrates the operation of one embodiment of the present invention. One block is made up of 32 pixels. When copying an area of size M × N as shown in the figure, first, the data of the block including M is read from the source memory into the SOC BUFFER (), and the data of the block including M is destined from the destination memory. Read to BUFFER (). Next, SOC BU
Data of the size of M is transferred between FFER and DES BUFFER (). In this transfer, the STATIC RAM counter for SOC BUFFER runs M using the SX as a start address, and in synchronization with this, the STATIC RAM counter for DES BUFFER runs using DX as the start address, and the data read from the SOC BUFFER is written to the DES BUFFER. This can be easily performed by inserting.

転送の速度はSTATIC RAMのアクセスタイムから決ま
り、30MHz程度の速度が可能である。転送後DES BUFFER
からデスティネーションメモリへＭを含むブロック分書
込みを行えば（）コピーは完了する。上述のようにこ
の転送にはＳ−RAMとカウンタのみで実現でき、大規模
なバレルシフタは必要でない。画像メモリとSOC BUFFE
R,DES BUFFERであるＳ−RAMとのデータ転送はやはりＳ
−RAMのアクセスタイムで決まり、１バイト30MHz程度の
速度が実現できる。The transfer speed is determined by the access time of the STATIC RAM, and a speed of about 30 MHz is possible. DES BUFFER after transfer
If writing is performed for blocks including M from the destination memory to the destination memory, the () copy is completed. As described above, this transfer can be realized only by the S-RAM and the counter, and does not require a large-scale barrel shifter. Image memory and SOC BUFFE
Data transfer with the R-DES BUFFER S-RAM is also S
Determined by the access time of the RAM, a speed of about 30 MHz per byte can be realized.

第２図は本発明の一実施例として、８ビット４枚の画
像メモリ間のデータ転送を行なうためのデータ転送ライ
ンの数を示す図で画像メモリとプロセッサ間は32本のラ
イン数で済む。FIG. 2 shows the number of data transfer lines for transferring data between four 8-bit image memories as an embodiment of the present invention. The number of lines between the image memory and the processor is 32.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、画像メモリが４バイト
必要なカラー画像用途の画像処理装置において、従来の
バレルシフタによる画像のシフトコピー方式は画像メモ
リとプロセッサ間に1024本もの多数のデータ転送ライン
が必要なこと、バレルシフタは64入力32出力のものが８
（ビット）×４組も必要で複雑大規模となり製造上困難
であるが、本発明によれば、画像メモリとプロセッサ間
は32本の小数データ転送ラインで済み、さらにバレルシ
フタは不要で、回路規模が飛躍的に小さくできるという
効果がある。As described above, according to the present invention, in an image processing apparatus for color image use requiring an image memory of 4 bytes, a conventional barrel shifter image shift copying method requires as many as 1024 data transfer lines between the image memory and the processor. Necessary, barrel shifter should be 64 inputs and 32 outputs 8
(Bits) × 4 sets are required, which is complicated and large-scale, which is difficult to manufacture. However, according to the present invention, only 32 decimal data transfer lines are required between the image memory and the processor, and no barrel shifter is required. Has the effect that it can be dramatically reduced.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の一実施例の動作を説明する図、第２図
は本発明の一実施例のデータ転送ライン数と回路規模を
説明する図。 第３図は従来のバレルシフタ方式による動作を説明する
図、第４図は従来のバレルシフタ方式によるシフト動作
を説明する図、第５図は従来のバレルシフタ方式で濃淡
カラー画像用のシステムを組んだ場合のデータ転送ライ
ン数と回路規模を説明する図である。FIG. 1 is a diagram for explaining the operation of an embodiment of the present invention, and FIG. 2 is a diagram for explaining the number of data transfer lines and the circuit scale of the embodiment of the present invention. FIG. 3 is a diagram for explaining the operation by the conventional barrel shifter system, FIG. 4 is a diagram for explaining the shift operation by the conventional barrel shifter system, and FIG. FIG. 4 is a diagram for explaining the number of data transfer lines and the circuit scale.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】ソースメモリ中の第１の位置にある画像デ
ータをデスティネーションメモリの第２位置へコピーす
るとき、 画像メモリの最大横方向転送数のＳ−RAMからなるソー
スバッファとデスティネーションバッファと、バッファ
アドレスを発生するカウンタとを具備し、 ソースメモリの前記画像データを含む単位データをソー
スバッファに読み出し、 ソースバッファ用のアドレスをソースバッファ内のコピ
ーされる画像データの格納位置をスタートアドレスとし
てコピーされるデータ長だけ更新し、これに同期して、
デスティネーションバッファ用のアドレスをデスティネ
ーションバッファ内のコピー画像データが格納される位
置をスタートアドレスとしてコピー画像データ長だけ更
新することで、コピーされる画像データをソースバッフ
ァからデスティネーションバッファに転送し、 その後、デスティネーションバッファからコピーされた
前記画像データを含む単位データをデスティネーション
メモリに書き込む、ことを特徴とする画像処理装置。When copying image data at a first position in a source memory to a second position in a destination memory, a source buffer and a destination buffer comprising S-RAMs having the maximum number of horizontal transfers in the image memory. And a counter for generating a buffer address. The unit data including the image data in the source memory is read out to the source buffer, and the address for the source buffer is set as the start address of the storage location of the image data to be copied in the source buffer. Update only the data length copied as
By updating the address for the destination buffer by the copy image data length using the position where the copy image data is stored in the destination buffer as the start address, the image data to be copied is transferred from the source buffer to the destination buffer, Thereafter, unit data including the image data copied from a destination buffer is written to a destination memory.