JPH03133215A - Information converter - Google Patents

Abstract

PURPOSE:To make a peak shift due to inter-code interference hardly caused by detecting a least significant bit of a code word converted just before the information to be converted and selecting the n-bit code word to be outputted and the most significant bit. CONSTITUTION:A coder 4 outputs CDS information corresponding to a code word outputted at present as 3-bit data, code word polarity information as 1-bit data and MSB conversion enable information as 1-bit data respectively. The CDS information, code word polarity information and MSB conversion enable information are inputted to a computing element 5 together with the LSB signal of the code word converted precedingly and latched in a latch circuit 7. The computing element 5 outputs logical '1' as an MSB control signal when the LSB of the code word converted just precedingly is discriminated to be logical '0' based on the MSB conversion enable information and the code word converted just precedingly and converts the MSB of the code word converted this tie into logical '1' via an OR gate 6.

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、情報変換装置に関し、さらに特定的には、
ディジタル信号を記録または伝送する際°に、その記録
系または伝送系に適した信号に当該ディジタル信号を変
換する情報変換装置に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an information conversion device, and more specifically,
The present invention relates to an information conversion device that converts a digital signal into a signal suitable for the recording system or transmission system when recording or transmitting the digital signal.

［従来の技術〕 従来、ＶＴＲのＰＣＭ音声やディジタルオーディオテー
プレコーダ等における高密度記録を可能とした変調方式
を用いる情報変換方式としては、たとえば、特開昭６１
−１９６４６９号公報に示された８−１４変調方式を用
いたもの、また特開昭６０−４８６４６号公報に示され
た８−１０変調方式を用いたものがあった。[Prior Art] Conventionally, as an information conversion method using a modulation method that enables high-density recording in PCM audio of VTRs and digital audio tape recorders, for example, Japanese Patent Application Laid-Open No. 61
There was one using the 8-14 modulation method shown in Japanese Patent Application No. 196469, and another using the 8-10 modulation method shown in Japanese Patent Application Laid-Open No. 60-48646.

二こで、前者の８−１４変調方式とは、変換したい情報
を８ビット単位に区切り、これを１４ビットのコード（
符号）に変換するＰＣＭ信号の変調方式の１つである。The former 8-14 modulation method divides the information to be converted into 8-bit units, and converts the information into 14-bit codes (
This is one of the modulation methods for PCM signals that are converted into PCM signals.

ところで、一般に、回転トランスを介して記録される系
では、低域周波数成分の処理が困難なために、できるだ
け低周波の電力スペクトラム成分が小さい変調方式すな
わちＤＣフリーの変調方式が望ましく、またＴｗ　＊　
Ｔｍ１ｎ（但し、Ｔｗはジッタにより再生信号の時間軸
が揺れたとき、その符号誤りを起こさない余裕度を表わ
す検出ウィンド幅、Ｔｍ１ｎは記録機構の分解能に対応
する最小磁化反転間隔）が大きく、高密度記録が可能な
ことが望ましい。さらに、符号量干渉によるピークシフ
トが小さく、かつ信号の重ね書きによるオーバライド特
性を良くするため、Ｔｍａｘ／ＴｍＬｎ　（ただし、Ｔ
ｍａｘは最大磁化反転間隔）が小さいことが望ましい。By the way, it is generally difficult to process low frequency components in a system that records via a rotating transformer, so it is desirable to use a modulation method that minimizes the power spectrum component of the low frequency as much as possible, that is, a DC-free modulation method.
Tm1n (where, Tw is the detection window width that represents the margin to prevent code errors when the time axis of the reproduced signal fluctuates due to jitter, and Tm1n is the minimum magnetization reversal interval corresponding to the resolution of the recording mechanism) is large and high. It is desirable that density recording is possible. Furthermore, in order to reduce the peak shift due to code amount interference and improve override characteristics due to signal overwriting, Tmax/TmLn (however, T
It is desirable that max (maximum magnetization reversal interval) be small.

そして高域成分をなるべく少なくするために、Ｔｍ１ｎ
が大きいことが望まれる。In order to reduce the high frequency components as much as possible, Tm1n
is desired to be large.

第８図には８−１４変調方式のＴｍ１ｎ、Ｔｍａｘ、　
　　Ｔｍａｘ／Ｔｍ１ｎ、　　　Ｔｗ、　　　Ｔｗ　　
争　Ｔｍ１ｎ、ＤＳＶｍａｘ　（ただし、ＤＳＶとはＤ
ｌｇｉｔａｌ　　Ｓｕｍ　　Ｖａｒｉａｔｉｏｎの略号
であり、変調コード列をＮＲＺ　Ｉ変換した後の波形が
ハイレベルのとき＋１［正極性］、ローレベルのとき−
１［負極性］と定め、前記変調コード列の各コード［符
号］につき積分した値を示す）の各位を示している。な
お、ＣＤＳ　（Ｃｏｄｅｗｏｒｄ　　Ｄｉｇｉｔａｌ　
　Ｓｕｍ）は、１つの上記変調コード内のＤＳＶを指す
（ただし、ＮＲＺ　Ｉ変換はローレベルより開始する）
。Figure 8 shows Tm1n, Tmax, and
Tmax/Tm1n, Tw, Tw
Dispute Tm1n, DSVmax (However, DSV is D
It is an abbreviation for Digital Sum Variation. +1 [positive polarity] when the waveform after converting the modulation code string to NRZ I is high level, and - when it is low level.
1 [negative polarity] and indicates the value integrated for each code [symbol] of the modulation code string. In addition, CDS (Codeword Digital
Sum) refers to the DSV within one of the above modulation codes (However, NRZ I conversion starts from low level)
.

一方、８−１０変調方式とは、変換したい情報を８ビッ
ト単位に区切り、これを１０ビットのコード（符号）に
変換するＰＣＭ信号の変調方式の１つである。第８図に
はそのＴｍｔｎ、Ｔｍａｘ。On the other hand, the 8-10 modulation method is one of the PCM signal modulation methods that divides information to be converted into 8-bit units and converts the information into 10-bit codes. FIG. 8 shows the Tmtn and Tmax.

Ｔｍａｘ／Ｔｍｉ’ｎ、Ｔｗ、Ｔｗ争Ｔｍ１ｎ、ＤＳＶ
ｍａｘの各位を示す。Tmax/Tmi'n, Tw, Tw conflict Tm1n, DSV
Indicates each position of max.

［発明が解決しようとする課題］ 従来の情報変換方式は以上のように構成されていたので
、上記８−１４変調方式においては、Ｔｍａｘ／ＴｍＬ
　ｎが４．５と大きいため、符号量干渉によるピークシ
フトが起こりやすく、かつ、信号の重ね書きによるオー
バライド特性が悪くなる。また、８−１０変調方式にお
いては、Ｔｍ１ｎが０．８７（ただし、Ｔはデータクロ
ヅク周波数）と小さいため、符号量干渉が大きくなり、
また、Ｔｗ−Ｔｍｉｎが０，６４とやや小さいため、高
密度化においても若干問題があるなどの課題があった。[Problems to be Solved by the Invention] Since the conventional information conversion method was configured as described above, in the above 8-14 modulation method, Tmax/TmL
Since n is as large as 4.5, peak shifts due to code amount interference are likely to occur, and override characteristics due to signal overwriting deteriorate. In addition, in the 8-10 modulation method, since Tm1n is as small as 0.87 (T is the data clock frequency), code amount interference becomes large.
In addition, since Tw-Tmin is rather small at 0.64, there are some problems in increasing the density.

また、ＴｍａｘとＴｍ１ｎの隣接があるため、符号量干
渉による最悪のピークシフト（「ディジタル磁気記録」
：昭晃堂第１２０頁〜第１２５頁参照）を生じ、エラー
レートが悪くなるという問題点があった。In addition, since Tmax and Tm1n are adjacent, the worst peak shift due to code amount interference (“digital magnetic recording”)
: Shokodo, pp. 120 to 125), resulting in a poor error rate.

この発明は、上記のような問題点を解消するためになさ
れたもので、オーバライド特性が良く、ＴｍａｘとＴｍ
１ｎの隣接がないため符号量干渉によるピークシフトが
起こりに＜＜、かつ高密度記録が可能になる情報変換装
置を提供することを目的とする。This invention was made to solve the above-mentioned problems, and has good override characteristics and Tmax and Tm
It is an object of the present invention to provide an information conversion device that prevents peak shifts due to code amount interference because there is no 1n adjacency, and that enables high-density recording.

［課題を解決するための手段］ この発明にかかる情報変換装置は、ｍビットの情報をｎ
ビットの符号語に変換するものであって、最下位ビット
検出手段と、選択手段とを備えている。最下位ビット検
出手段は、今回変換する前記ｍビットの情報の直前に変
換されたｎビットの符号語の最下位ビットを検出する。[Means for Solving the Problems] An information conversion device according to the present invention converts m-bit information into n
It converts into a code word of bits, and includes least significant bit detection means and selection means. The least significant bit detection means detects the least significant bit of the n-bit code word converted immediately before the m-bit information to be converted this time.

選択手段は、最下位ビット検出手段によって検出された
最下位ビットと今回変換するｍビットの情報とに基づい
て、今回の符号化における符号語の選択と該符号語の最
上位ビットの選択とを行なう。The selection means selects a code word in the current encoding and a selection of the most significant bit of the code word, based on the least significant bit detected by the least significant bit detection means and information on the m bits to be converted this time. Let's do it.

［作用］ この発明においては、今回変換しようとする情報の直前
に変換された符号語の最下位ビットを検出し、次にその
検出結果および変換しようとする情報に基づいて、変換
するコードの選択および最上位ビットの値の選択を行な
うことにより、オーバライド特性を向上させ、ピークシ
フトが起こりに＜＜シて高密度記録が可能となるように
している。[Operation] In this invention, the least significant bit of the code word converted immediately before the information to be converted this time is detected, and then the code to be converted is selected based on the detection result and the information to be converted. By selecting the values of the most significant bits, the override characteristics are improved, peak shifts are prevented, and high-density recording is possible.

［実施例］ 以下、この発明の一実施例を図について説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.

まず、この発明の一実施例が採用する情報変換方式によ
り変換される符号列の特性につき説明する。なお、この
実施例における情報変換方式は、８ビットの２進データ
を１４ビットの符号化データに変換するものである。First, the characteristics of a code string converted by the information conversion method employed in an embodiment of the present invention will be explained. The information conversion method in this embodiment is to convert 8-bit binary data into 14-bit encoded data.

今、データ語長−８，符号長ｍ＝１４．Ｔｍａｘ／Ｔｍ
１ｎ−４，０となる符号（コード）を構成するとする。Now, data word length -8, code length m = 14. Tmax/Tm
It is assumed that a code of 1n-4,0 is constructed.

このとき、ｄ（すなわち、任意の“１”と次の“１“と
の間の最小の“０”の個数）−Ｌ　ｋ　（すなわち、任
意の“１“と次の“１″との間の最大の“０”の個数）
−７となる。ただし、符号はＮＲＺＩ　　（Ｆ）則を用
いる。At this time, d (i.e., the minimum number of "0"s between any "1" and the next "1") - L k (i.e., the number of "0"s between any "1" and the next "1") maximum number of “0”)
-7. However, the code uses the NRZI (F) rule.

ｄ−１を満たすために、符号語のＭＳＢ（最上位ビット
）を必ず１０′とし、またに−７を満たすために、符号
語の“０”の連続の最大数をＭＳＢ側で３ビット以内、
ＬＳＢ　（最下位ビット）側で４ビット以内としたとき
、第１図に表わす個数の符号語が得られる。To satisfy d-1, the MSB (most significant bit) of the code word must be 10', and to satisfy -7, the maximum number of consecutive 0's in the code word must be within 3 bits on the MSB side. ,
When the LSB (least significant bit) side is set to 4 bits or less, the number of code words shown in FIG. 1 is obtained.

ここでＤＣフリーとなる符号を構成するためには、ＣＤ
Ｓ＞０となる符号語とＣＤＳ＜０となる符号語を同数と
すればよい。Here, in order to construct a DC-free code, the CD
The number of code words with S>0 and code words with CDS<0 may be the same.

そこで、ＣＤＳが−２となるもののうち８５個および＋
２となる８５個、−４となるもののうち４４個および＋
４となる４４個、−６となるもののうち１３個および＋
６となる１３個、−８，＋８となるそれぞれ２個を符号
語として用い、かつ、ＣＤＳ≠０となるものを、ＣＤＳ
＞０とＣＤＳ＜０の符号語を対として用いる。このよう
にして得られた符号語をＡグループとＢグループとに分
けて構成し、符号系列形成に際してＤＳＶが減少するよ
うに、これらのグループを切換えて用いる。Therefore, 85 of those whose CDS is -2 and +
85 of them are 2, 44 of them are -4 and +
44 of which are 4, 13 of which are -6 and +
Using 13 codewords that are 6, and 2 each of -8 and +8 as codewords, and for which CDS≠0, the CDS
Codewords with >0 and CDS<0 are used as a pair. The codewords obtained in this way are divided into groups A and B, and these groups are switched and used so that the DSV is reduced when forming a code sequence.

ただし、ＣＤ５−〇となるものに関してはグループＡ、
グループＢの両方に用いる。However, for CD5-〇, group A,
Used for both Group B.

以上のように構成した場合、総符号語対は１０７＋８５
＋４４＋１３＋２−２５１で２５１組となり、８ビット
のデータ（２５６個）に対し５組不足する。そこで上述
の条件を満たさないもの、すなわちＭＳＢ側４ビットを
′０”とした符号語を用いる。そして、符号語のつなぎ
目においても“０”ランレングス制約を満足させるため
に、直前に変換された符号語のＬＳＢが１０”のときに
は今回変換する符号語のＭＳＢを°１″に変換し、他方
、直前に変換された符号語のＬＳＢが“１ｍのときには
今回変換する符号語のＭＳＢ側４ビットを“０“とした
符号語をそのまま用いる。When configured as above, the total codeword pairs are 107+85
+44+13+2-251, resulting in 251 sets, which is 5 sets short of 8-bit data (256 pieces). Therefore, we use a code word that does not satisfy the above conditions, that is, the 4 bits on the MSB side are set to '0'.In order to satisfy the '0' run length constraint even at the joint of code words, we use When the LSB of the code word is 10'', the MSB of the code word to be converted this time is converted to °1'', and on the other hand, when the LSB of the code word converted immediately before is 1m, the MSB side 4 bits of the code word to be converted this time are The code word with "0" is used as is.

上記のように構成した場合、第２図に表わす個数の符号
語が得られる。When configured as described above, the number of code words shown in FIG. 2 can be obtained.

さらに、上記の符号語のうち、ＭＳＢ側２ビット以上が
′Ｏｍとなる符号語を対としたものについては、直前に
変換された符号語のＬＳＢが“０”の場合には、ＭＳＢ
を“１ｍに変換する。このようにすれば“１゛の数、す
なわち磁化反転間隔が増加し、極低酸成分が減少すると
ともに、パワーの集中化が図れる。さらに、Ｔｍａｘと
Ｔｍ１ｎの隣接、すなわち、　・・・１０１０００００
００１・・・”あるいは、　・・・１０００００００１
０１・・・が生じないように次に示す制限を加える。Furthermore, among the above codewords, for pairs of codewords in which two or more bits on the MSB side are 'Om, if the LSB of the codeword that was converted immediately before is "0", the MSB
In this way, the number of "1", that is, the magnetization reversal interval increases, the extremely low acid component decreases, and the power can be concentrated. Furthermore, the adjacency of Tmax and Tm1n, that is, ...10100000
001..."or...100000001
The following restrictions are added to prevent 01... from occurring.

（１）　符号語内でＴｍａｘとＴｍ１ｎの隣接の存在す
る符号語は用いない。(1) Code words in which Tmax and Tm1n are adjacent to each other are not used.

（２）　符号語のＬＳＢ側４ビットまで“０＃が存在す
るため、符号語の接続部でＴｍａｘが存在しないように
、ＭＳＢ側３ビット以上が“０”のものは、上述したよ
うに、直前に変換された符号語のＬＳＢが“Ｏｎの場合
には、ＭＳＢを１″に変換する。(2) Since "0#" exists up to the 4 bits on the LSB side of the code word, in order to prevent Tmax from existing at the connection part of the code word, if 3 or more bits on the MSB side are "0", as described above, If the LSB of the code word converted immediately before is "On," the MSB is converted to 1.

（３）　符号語のＬＳＢが“１″のものが存在するため
、“０１０００００００１・・・”となる符号語は用い
ない。(3) Since some code words have the LSB of "1", code words with "0100000001..." are not used.

（４）　　　’００１０００００００１・・・”となる
符号語は、直前に変換された符号語のＬＳＢが０”であ
っても、ＭＳＢを１”に変換しない。(4) For a code word that becomes '00100000001...', the MSB is not converted to 1'' even if the LSB of the code word that was converted immediately before is 0''.

以上述べたことを実現するため、符号語（コード）を次
の４つのグループに分ける。In order to realize what has been described above, code words (codes) are divided into the following four groups.

（ｉ）ＣＤＳ−０かつＭＳＢを“１”に変換可（１１）
ＣＤＳ−０かつＭＳＢを１＃に変換否ｃｔｔｏｃ　Ｄ　
Ｓ≠０かつＭＳＢを“１”に変換可（ＩＶ）ＣＤＳ≠０
かつＭＳＢを“１”に変換否そして、（ｉ）および（Ｉ
ＩＩ）グループの場合には、直前に変換された符号語の
ＬＳＢが“０“の場合には、今回変換された符号語のＭ
ＳＢを“１″に変換し、逆に直前に変換された符号語の
ＬＳＢがｍ１＃の場合には、今回変換された符号語のＭ
ＳＢをａｌ”に変換しない。（１１）および（１ｖ）グ
ループの場合にも、直前に変換された符号語のＬＳＢに
かかわらず、今回変換された符号語のＭＳＢを′１”に
変換しない。(i) CDS-0 and MSB can be converted to “1” (11)
Don't convert CDS-0 and MSB to 1# cttoc D
S≠0 and MSB can be converted to “1” (IV) CDS≠0
and whether the MSB is converted to “1” and (i) and (I
II) In the case of a group, if the LSB of the code word converted immediately before is “0”, the M of the code word converted this time is
SB is converted to "1", and conversely, when the LSB of the code word converted immediately before is m1#, the M of the code word converted this time is
SB is not converted to al''. Also in the case of groups (11) and (1v), the MSB of the code word converted this time is not converted to '1'' regardless of the LSB of the code word converted immediately before.

前述した（２）の条件にあてはまる符号語は（ｉ）ある
いは（１１１）のグループに入れ、（４）の条件にあて
はまる符号語は（１ｖ）のグループに入れる。Codewords that meet the above-mentioned condition (2) are placed in the group (i) or (111), and codewords that meet the condition (4) are placed in the group (1v).

以上説明した符号語の選択方法を第３図に示し、符号語
への変換および上記選択のために用いる変換テーブルを
第４Ａ図〜第４Ｈ図に示す。The code word selection method explained above is shown in FIG. 3, and the conversion tables used for conversion into code words and the above selection are shown in FIGS. 4A to 4H.

ここで、前述の（ｉ）〜（ｉｖ）のグループの符号語は
、第４Ａ図〜第４Ｈ図において、それぞれ、（ｉ）・・
・０２〜２５およびＥ５〜ＦＦ（１１）・・・２６〜４
１およびＤＯ〜Ｅ４（ｉｌｌ）・・・７２〜ＡＢ （１ｖ）・・・００．０１．および４２〜７１のデータ
に対応している。Here, the code words of the groups (i) to (iv) mentioned above are shown in FIGS. 4A to 4H, respectively.
・02-25 and E5-FF (11)...26-4
1 and DO~E4 (ill)...72~AB (1v)...00.01. and 42 to 71 data.

なお、第３図において極性とは変換された符号列終端で
のＮＲＺ　Ｉ変調後のレベルを示す情報であり、ハイレ
ベルで終端している状態を正、ローレベルで終端してい
る状態を負と定義する。In Fig. 3, polarity is information indicating the level after NRZ I modulation at the end of the converted code string, and the state where it ends at high level is positive, and the state where it ends at low level is negative. It is defined as

以上の変換コードの組合わせにより、変換された符号化
データ中の任意の“１“と、次に来る１″との間の“０
″の数の最小値が１、最大値が７、すなわちＴｍａｘ／
Ｔｍ１ｎが４，０となり、かつＴｍａｘとＴｍ１ｎが隣
接しない符号化を実現することが可能となる。また、Ｔ
ｗｅＴｍｉｎは従来の８−１４変調方式と同じ０．６５
３であり、８−１０変調方式の０．６４よりも大きく、
高密度記録が可能である。しかも、ＤＳＶの発散範囲（
ＤＳＶの最大値と最小値の幅）が±９となり、ＤＣフリ
ーである。By combining the above conversion codes, “0” between any “1” and the next “1” in the converted encoded data
The minimum value of the number of `` is 1 and the maximum value is 7, that is, Tmax/
It becomes possible to realize encoding in which Tm1n is 4.0 and Tmax and Tm1n are not adjacent. Also, T
weTmin is 0.65, which is the same as the conventional 8-14 modulation method.
3, which is larger than 0.64 of the 8-10 modulation method,
High density recording is possible. Moreover, the divergence range of DSV (
The width between the maximum value and the minimum value of DSV is ±9, and it is DC free.

第５図は、従来の８−１４変調方式、８−１０変調方式
およびこの発明の一実施例における情報変換方式におけ
る変換を行なった場合について示した図であり、同図（
ａ）は変換前の元データ、同図（ｂ）は同図（ａ）に示
した元データに従来の８−１４変調方式を行なった場合
の変換後の符号化データ、同図（Ｃ）は同図（ａ）の元
データに従来の８−１０変調方式を行なった場合の変換
後の符号化データ、同図（ｄ）は同図（ａ）の元データ
にこの発明の一実施例における情報変換方式による変換
を行なった場合の変換後の符号化データをそれぞれ示し
ている。FIG. 5 is a diagram showing cases where conversion is performed in the conventional 8-14 modulation method, the 8-10 modulation method, and the information conversion method in an embodiment of the present invention.
(a) is the original data before conversion, (b) is the encoded data after conversion when the conventional 8-14 modulation method is applied to the original data shown in (a), and (C) is the original data. Figure 3(a) shows the encoded data after conversion when the conventional 8-10 modulation method is applied to the original data, and Figure 2(d) shows an example of the present invention applied to the original data of Figure 2(a). The encoded data after conversion is shown when conversion is performed using the information conversion method in .

第６図は、上述した情報変換方式を実現するこの発明の
一実施例にかかる情報変換装置の構成を示したブロック
図である。図において、この情報変換装置は、入力端子
１および２と、ラッチ回路３と、符号器４と、演算器５
と、ＯＲゲート６と、ラッチ回路７と、パラレル／シリ
アル変換器８と、入力端子９と、出力端子１０とを備え
ている。入力端子１は、８ビットのパラレルデータ（図
中、ＤＡＴＡ　　ＩＮと記す）を人力する。入力端子２
は、入力端子１からの８ビットの入力データをラッチす
るタイミングを規定するためのラッチクロック（図中、
ＬＡＴＣ）ｌ　　ＣＬＫと記す）を入力する。ラッチ回
路３は、入力端子１からの８ビットの入力データを上記
ラッチクロックに同期してラッチする。符号器４は、第
４Ａ図〜第４Ｈ図に示されるような符号化のための変換
テーブルを記憶しており、ラッチ回路３にラッチされた
８ビットの入力データを、この変換テーブルに基づいて
対応する１４ビットの符号語に変換して出力する。FIG. 6 is a block diagram showing the configuration of an information conversion device according to an embodiment of the present invention that implements the above-described information conversion method. In the figure, this information conversion device includes input terminals 1 and 2, a latch circuit 3, an encoder 4, and an arithmetic unit 5.
, an OR gate 6 , a latch circuit 7 , a parallel/serial converter 8 , an input terminal 9 , and an output terminal 10 . Input terminal 1 inputs 8-bit parallel data (denoted as DATA IN in the figure). Input terminal 2
is a latch clock (in the figure,
LATC) l CLK) is input. The latch circuit 3 latches 8-bit input data from the input terminal 1 in synchronization with the latch clock. The encoder 4 stores a conversion table for encoding as shown in FIGS. 4A to 4H, and converts the 8-bit input data latched by the latch circuit 3 based on this conversion table. It is converted into a corresponding 14-bit code word and output.

このとき、ラッチ回路３は、演算器５から与えられる１
ビットのグループセレクト信号に基づき、上記変換テー
ブルにおいて、８ビットの入力データに対応するＡおよ
びＢグループのいずれか一方のグループの符号語を選択
して出力する。また、符号器４は、出力する符号語に対
応したＣＤＳ情報を３ビットのデータで出力する。さら
に、符号器４は、出力する符号語の符号語極性（符号語
をローレベルからＮＲＺ　１変調した場合の符号語終端
でのレベルを示す情報であり、ハイレベルで終端する場
合は“１“、ローレベルで終端する場合は“０”）を１
ビットのデータで出力する。さらに、符号器４は、出力
する符号語がＭＳＢを“１”に変換可能な符号語である
か否かを示すＭＳＢ変換可否情報を１ビットのデータ（
“１”で可、“０”で否）で出力する。演算器５は、符
号器４から入力された３ビットのＣＤＳ情報と、１ビッ
トの符号語極性情報と、１ビットのＭＳＢ変換可否情報
と、符号器４によって直前に変換された符号語のＬＳＢ
とを入力して、今回変換する符号語のＭＳＢをコントロ
ールするＭＳＢコントロール信号と、符号器４が出力す
る符号語のグループを決定するグループセレクト信号（
“１”でＡグループ、“０°でＢグループ）を出力する
。ＯＲゲート６は、演算器５から出力されるＭＳＢコン
トロール信号に基づいて、符号器４から出力される符号
語のＭＳＢを“１”に変換するためのものである。ラッ
チ回路７は、符号器４によって変換された１４ビットの
パラレル符号語を、入力端子２からのラッチクロツタに
同期してラッチする。パラレル／シリアル変換器８は、
ラッチ回路７にラッチされた１４ビットのパラレル符号
語を、シリアルに変換して出力する。入力端子９は、チ
ャネルクロック（図中、ＣＨＡＮＮＥＬ　　ＣＬＫと記
す）を入力するための端子である。パラレル／シリアル
変換器８は、このチャネルクロックによって制御されて
、ラッチ回路７から読出した１４ビットのパラレル符号
語を、そのＭＳＢから順次シリアルに出力する。出力端
子１０は、パラレル／シリアル変換器８から出力される
変換後のシリアル符号列を出力する。At this time, the latch circuit 3 receives 1 from the arithmetic unit 5.
Based on the bit group select signal, a code word of one of the A and B groups corresponding to the 8-bit input data is selected and output in the conversion table. Furthermore, the encoder 4 outputs CDS information corresponding to the code word to be output as 3-bit data. Furthermore, the encoder 4 outputs the code word polarity of the code word to be output (information indicating the level at the end of the code word when the code word is modulated by NRZ 1 from the low level, and "1" if the code word ends at the high level). , if terminating at low level, set “0”) to 1
Output as bit data. Further, the encoder 4 converts MSB conversion possibility information indicating whether or not the output code word is a code word whose MSB can be converted into "1" into 1-bit data (
“1” is OK, “0” is no). The arithmetic unit 5 receives the 3-bit CDS information input from the encoder 4, the 1-bit code word polarity information, the 1-bit MSB conversion possibility information, and the LSB of the code word most recently converted by the encoder 4.
An MSB control signal that controls the MSB of the code word to be converted this time, and a group select signal (
The OR gate 6 outputs the MSB of the code word output from the encoder 4 based on the MSB control signal output from the arithmetic unit 5. The latch circuit 7 latches the 14-bit parallel code word converted by the encoder 4 in synchronization with the latch clock from the input terminal 2.Parallel/serial converter 8 teeth,
The 14-bit parallel code word latched by the latch circuit 7 is converted into a serial code word and output. Input terminal 9 is a terminal for inputting a channel clock (indicated as CHANNEL CLK in the figure). Parallel/serial converter 8 is controlled by this channel clock and serially outputs the 14-bit parallel code word read from latch circuit 7 starting from its MSB. The output terminal 10 outputs the converted serial code string output from the parallel/serial converter 8.

なお、上記ＭＳＢ変換可否情報は、第３図に示“すごと
く、入力データが０２〜２５．７２〜ＡＢおよびＥ５〜
ＦＦの場合に“１＃となり、その他の場合には“０”と
なる。Note that the above MSB conversion availability information is shown in FIG.
In the case of FF, it becomes "1#", and in other cases, it becomes "0".

第７図は、第６図の実施例における入力符号列、変換後
のデータおよび各クロックのタイミングを示したタイミ
ングチャートである。すなわち、第７図（ａ）は入力符
号列を示し、同図（ｂ）はチャネルクロックを示し、同
図（Ｃ）はラッチクロックを示し、同図（ｄ）はピット
クロックを示し、同図（ｅ）は変換されたデータを示す
。FIG. 7 is a timing chart showing the input code string, converted data, and timing of each clock in the embodiment of FIG. 6. That is, FIG. 7(a) shows the input code string, FIG. 7(b) shows the channel clock, FIG. 7(C) shows the latch clock, FIG. 7(d) shows the pit clock, and FIG. (e) shows the converted data.

次に、第６図に示す実施例の動作を、第７図のタイミン
グチャートを参照して説明する。Next, the operation of the embodiment shown in FIG. 6 will be explained with reference to the timing chart shown in FIG.

入力端子１から入力された８ビットの入力データ（第７
図（ａ）参照）は、入力端子２からのラッチクロック（
第７図（Ｃ）参照）の立上がりに同期してラッチ回路３
にラッチされる。そして、ラッチ回路３からの８ビット
データ出力は符号器４に入力される。符号器４は、第４
Ａ図〜第４Ｈ図に示す変換テーブルから入力データに対
応する符号語群を選択するとともに、演算器５から出力
されるグループセレクト信号に基づき、当該選択された
符号語群の中からＡもしくはＢグループのいずれかのグ
ループの符号語を選択して出力する。8-bit input data input from input terminal 1 (7th
(see figure (a)) is the latch clock from input terminal 2 (see figure (a)).
latch circuit 3 in synchronization with the rising edge of
is latched to. The 8-bit data output from the latch circuit 3 is input to the encoder 4. Encoder 4 is the fourth
A code word group corresponding to the input data is selected from the conversion table shown in FIGS. Select and output the codeword of one of the groups.

さらに、符号器４は現在出力している符号語に対応した
ＣＤＳ情報を３ビットのデータで、符号語極性情報を１
ビットのデータで、ＭＳＢ変換可否情報を１ビットのデ
ータで出力する。上記ＣＤＳ情報、符号語極性情報、Ｍ
ＳＢ変換可否情報は、ラッチ回路７に保持されている前
回変換された符号語のＬＳＢ信号とともに演算器５に入
力される。Furthermore, the encoder 4 outputs CDS information corresponding to the currently output code word as 3-bit data, and code word polarity information as 1 bit data.
MSB conversion propriety information is output as 1-bit data. The above CDS information, code word polarity information, M
The SB conversion availability information is input to the arithmetic unit 5 together with the LSB signal of the previously converted code word held in the latch circuit 7.

演算器５は、まず符号語のつなぎ目においてＩＩ　ＯＩ
Ｉシランングス制約を満足させるために、ＭＳＢ変換可
否情報と直前に変換された符号語のＬＳＢ信号とに基づ
いて、今回変換する８ビットのデータが０２〜２５，７
２〜ＡＢおよびＥ５〜ＦＦのいずれかであり、かつ、直
前に変換された符号語のＬＳＢが“０”であると判断し
た場合は、ＭＳＢコントロール信号として“１”を出力
し、ＯＲゲート６を介して今回変換される符号語のＭＳ
Ｂを“１“に変換する。この操作により符号語として“
０”の連続がＭＳＢ側４ビット、ＬＳＢ側４ビットまで
適用しても、“０”ランレングス制約１以上７以下が確
保される。さらに、演算器５は、符号器４から出力され
るＣＤＳ情報を累積加算し、直前に変換された符号語の
終端までのＤＳＶを検出する機能と、符号器４から出力
される符号語内極性を前回変換された符号語までの極性
と排他的論理和することにより今回のの符倍列終端の極
性を検出する機能とを備えている。さらに、演算器５は
、当該検出したＤＳＶと極性を第３図のＤＳＶ、極性の
項と対応づけ、符号器４から出力されているＣＤＳ情報
が第３図に示す条件に合致しているか否かをチエツクす
る。チエツクの結果、合致していれば、演算器５は符号
器４に対して出力しているグループセレクト信号をその
まま保持する。一方、不一致であれば、グループセレク
ト信号を反転し、符号器４から出力する符号語のグルー
プを切換える。なお、直前までのＤＳＶが±０のときは
ＤＳＶ変動を極力抑えるため、今回変換される符号語は
ＣＤＳの絶対値がＢグループより小さいかもしくは同値
で構成されているＡグループから選択する。さらに、Ｃ
Ｄ５−０の符号語の場合は、Ａ、Ｂいずれのグループを
選択してもＤＳｖの変動に対しては同一であるが、本実
施例ではＡグループを選択するようグループセレクト信
号をコントロールさせる。以上の結果、符号語のつなぎ
目において、ＤＳｖが０．±２．±４のいずれかとなる
符号語が選択される。このようにして選択された１４ビ
ットの符号語は入力端子２からのラッチクロック（第７
図（Ｃ）参照）の立上がりに同期してラッチ回路７にラ
ッチされる。また、上記ラッチクロックの立上がりに同
期して符号器４から出力されているＣＤＳ情報は演算器
５において直前までのＤＳＶに加算され、符号語内極性
情報は演算器５で既に検出されている極性情報と排他的
論理和される。その結果は、次の情報を変換する際のＤ
ＳＶおよび極性情報となる。なお、ＭＳＢコントロール
信号が“１１の状態で符号化された場合、演算器５は、
符号器４から出力されているＣＤＳ情報に−１を乗算し
たものをＤＳｖに加算し、符号器４から出力されている
符号語内極性情報を反転したものを前回の符号化までに
検出されている極性情報と排他的論理和する。The arithmetic unit 5 first calculates II OI at the joint between code words.
In order to satisfy the I sylangums constraint, the 8-bit data to be converted this time is 02 to 25, 7 based on the MSB conversion availability information and the LSB signal of the code word converted immediately before.
2 to AB and E5 to FF, and if it is determined that the LSB of the code word converted immediately before is “0”, “1” is output as the MSB control signal, and the OR gate 6 MS of the code word to be converted this time via
Convert B to "1". With this operation, “
Even if the series of 0's is applied up to 4 bits on the MSB side and 4 bits on the LSB side, a 0 run length constraint of 1 or more and 7 or less is ensured. A function that cumulatively adds information and detects the DSV up to the end of the code word converted immediately before, and an exclusive OR of the internal polarity of the code word output from the encoder 4 with the polarity up to the code word converted last time. By doing so, it has a function of detecting the polarity of the end of the current code multiplication sequence.Furthermore, the arithmetic unit 5 associates the detected DSV and polarity with the DSV and polarity term in FIG. It is checked whether the CDS information outputted from the encoder 4 matches the conditions shown in FIG. On the other hand, if there is a mismatch, the group select signal is inverted and the group of code words output from the encoder 4 is switched.If the previous DSV is ±0, the DSV fluctuation In order to suppress this as much as possible, the code word to be converted this time is selected from the A group, which is composed of CDS whose absolute value is smaller than or equal to that of the B group.Furthermore, the C
In the case of the code word D5-0, the variation in DSv is the same no matter which group A or B is selected, but in this embodiment, the group select signal is controlled to select group A. As a result of the above, at the joint between code words, DSv is 0. ±2. A code word that is either ±4 is selected. The 14-bit code word selected in this way is the latch clock (7th clock) from input terminal 2.
(see figure (C))) is latched by the latch circuit 7 in synchronization with the rising edge of the signal. Further, the CDS information outputted from the encoder 4 in synchronization with the rise of the latch clock is added to the previous DSV in the calculator 5, and the polarity information in the code word is the polarity already detected by the calculator 5. Exclusive ORed with information. The result is D when converting the following information.
This becomes SV and polarity information. Note that when the MSB control signal is encoded in the state of "11", the arithmetic unit 5
The CDS information output from the encoder 4 is multiplied by -1 and added to DSv, and the inverted code word polarity information output from the encoder 4 is calculated by multiplying the CDS information output from the encoder 4 by -1. Exclusive OR with the polarity information that exists.

以上のようにして変換された１４ビットの符号語は、ラ
ッチ回路７からパラレル／シリアル変換器８に入力され
、チャネルクロック（第７図（ｂ）参照）に同期してＭ
ＳＢから順次シリアルに出力され（第７図（ｅ）参照）
、さらにＮＲＺ　Ｉ変調処理がなされた後、記録アンプ
（図示せず）へと出力される。The 14-bit code word converted as described above is input from the latch circuit 7 to the parallel/serial converter 8, and is synchronized with the channel clock (see FIG. 7(b)).
The signals are output serially from the SB (see Figure 7(e)).
, and then subjected to NRZ I modulation processing, and then output to a recording amplifier (not shown).

なお、上記実施例では符号化の際、符号語内極性、ＣＤ
Ｓ情報およびＭＳＢ変換可否情報を符号器４から出力し
ていたが、これらを出力せず、１４ビットのパラレル／
シリアル変換器８により変換されたコードから、演算に
より情報を得るような構成にしてもよい。In addition, in the above embodiment, during encoding, the internal code word polarity, CD
The encoder 4 outputs S information and MSB conversion availability information, but instead of outputting these, the 14-bit parallel/
The configuration may be such that information is obtained by calculation from the code converted by the serial converter 8.

［発明の効果］ 以上のように、この発明によれば、ｍビットのデータ（
情報）をｎビットのコード（符号列）に変換するに際し
、今回変換しようとする情報の直前に変換された符号語
の最下位ビットを検出し、その結果と前記ｍビットのデ
ータとに基づいて、今回変換して出力するｎビットの符
号語の選択および最上位ビットの値の選択を行なうよう
にしたので、ディジタル記録に適するような符号形態に
変換することができ、符号量干渉によるピークシフトが
起こりに＜＜、かつ、重ね書きによるオーバライド特性
も良く、また高密度記録が可能であるという極めて優れ
た効果を奏する。[Effect of the invention] As described above, according to the present invention, m-bit data (
When converting information) into an n-bit code (code string), detect the least significant bit of the code word that was converted immediately before the information to be converted this time, and based on the result and the m-bit data. This time, the selection of the n-bit code word to be converted and output and the value of the most significant bit are performed, so it is possible to convert to a code format suitable for digital recording, and the peak shift due to code amount interference is avoided. It has extremely excellent effects such that <<<, overwriting characteristics are good, and high-density recording is possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、この発明の一実施例に利用される符号語の個
数を示す図である。 第２図は、符号語対の個数を示す図である。 第３図は、こめ発明の一実施例における符号語の選択方
法を示す図である。 第４Ａ図〜第４Ｈ図は、この発明の一実施例において入
力情報から符号語への変換のために用いられる変換テー
ブルを示す図である。 第５図は、従来の８−１４変調方式、８−１０変調方式
およびこの発明の一実施例における情報変換方式による
データ変換の例を示すタイミングチャートである。 第６図は、この発明の一実施例による情報変換装置の構
成を示すブロック図である。 第７図は、第６図に示す実施例の動作を説明するための
タイミングチャートである。 第８図は、従来の８−１４変調方式、８−１０変調方式
およびこの発明の一実施例における情報変換方式の各パ
ラメータを比較して示した図である。 図において、 ３および７はラッチ回路、 ４は符 号器、 ５は演算器、 ８はパラレル／シリアル変換 器を示す。 代 理 人 大 石 増 雄 簗２硼 第３図 ８４Ａ図 第４Ｃ図 第４Ｂ図 第４Ｄ口 第４Ｅ図 第４Ｃｒ図 第４Ｆ図 第計ゼ 第６図 ｏｕ７ 第８図 ２、発明の名称 ３．補正をする者 事件との関係 住所 （自発） 平成　　年 情報変換装置FIG. 1 is a diagram showing the number of code words used in an embodiment of the present invention. FIG. 2 is a diagram showing the number of codeword pairs. FIG. 3 is a diagram showing a code word selection method in one embodiment of the present invention. FIGS. 4A to 4H are diagrams showing conversion tables used for converting input information into code words in an embodiment of the present invention. FIG. 5 is a timing chart showing an example of data conversion using the conventional 8-14 modulation method, the 8-10 modulation method, and the information conversion method in an embodiment of the present invention. FIG. 6 is a block diagram showing the configuration of an information conversion device according to an embodiment of the present invention. FIG. 7 is a timing chart for explaining the operation of the embodiment shown in FIG. FIG. 8 is a diagram comparing parameters of a conventional 8-14 modulation method, an 8-10 modulation method, and an information conversion method according to an embodiment of the present invention. In the figure, 3 and 7 are latch circuits, 4 is an encoder, 5 is an arithmetic unit, and 8 is a parallel/serial converter. Agent Masuo Oishi 2nd page Fig. 84A Fig. 4C Fig. 4B Fig. 4D mouth Fig. 4E Fig. 4Cr Fig. 4F Fig. 6 Fig. ou7 Fig. 8 2, Name of the invention 3. Address related to the case of the person making the amendment (voluntary) 2008 information conversion device

Claims (2)

【特許請求の範囲】[Claims] （１）ｍビットの情報をｎビットの符号語（ｍ＜ｎ）に
変換する情報変換装置であって、今回変換する前記ｍビ
ットの情報の直前に変換されたｎビットの符号語の最下
位ビットを検出する最下位ビット検出手段、および 前記最下位ビット検出手段によって検出された最下位ビ
ットと今回変換するｍビットの情報とに基づいて、今回
の符号化における符号語の選択と該符号語の最上位ビッ
トの選択とを行なう選択手段を備え、それによって 変換語の符号語をＮＲＺＩ変調した符号列における最小
ランレングスと最大ランレングスとの隣接をなくしたこ
とを特徴とする、情報変換装置。(1) An information conversion device that converts m-bit information into an n-bit code word (m<n), the lowest order of the n-bit code word converted immediately before the m-bit information to be converted this time. Selection of a code word in the current encoding and the selection of the code word based on the least significant bit detection means for detecting bits, and the information on the least significant bit detected by the least significant bit detection means and the m bits to be converted this time. An information conversion device, comprising a selection means for selecting the most significant bit of a conversion word, thereby eliminating adjacency between a minimum run length and a maximum run length in a code string obtained by NRZI modulating a code word of a conversion word. . （２）前記ｍビットの情報は８ビットの情報であり、 前記ｎビットの符号は１４ビットの符号であり、前記選
択手段は、変換後の符号列内の任意の第１の論理と次に
現われる第１の論理との間に１個以上７個以下の第２の
論理存在し、かつ変換後の符号列のＤＳＶの発散範囲を
±９以内に抑えるように前記選択を行なう、特許請求の
範囲第１項記載の情報変換装置。(2) The m-bit information is 8-bit information, the n-bit code is a 14-bit code, and the selection means selects any first logic in the converted code string and the next 1 to 7 second logics exist between the appearing first logic, and the selection is made so as to suppress the DSV divergence range of the converted code string to within ±9. The information conversion device according to scope 1.