KR970010528B1 - Digital modulation method and apparatus thereof - Google Patents

Digital modulation method and apparatus thereof Download PDF

Info

Publication number
KR970010528B1
KR970010528B1 KR1019940017771A KR19940017771A KR970010528B1 KR 970010528 B1 KR970010528 B1 KR 970010528B1 KR 1019940017771 A KR1019940017771 A KR 1019940017771A KR 19940017771 A KR19940017771 A KR 19940017771A KR 970010528 B1 KR970010528 B1 KR 970010528B1
Authority
KR
South Korea
Prior art keywords
bit
cds
modulation code
data
modulation
Prior art date
Application number
KR1019940017771A
Other languages
Korean (ko)
Other versions
KR960005560A (en
Inventor
김용제
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019940017771A priority Critical patent/KR970010528B1/en
Publication of KR960005560A publication Critical patent/KR960005560A/en
Application granted granted Critical
Publication of KR970010528B1 publication Critical patent/KR970010528B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Digital modulation method are made up of the first modulated code selecting process that makes the modulated code made of 14 bit data and 2 bit CDS out of the data number selected from the appointed modulated table based on CDS value and the beginning bit of pattern to convert CDS to the appointed form, and selects the modulated code of the CDS value, which adds converted CDS to the former accumulated DSV value, and it becomes minimum; the second modulated selecting process that selects at least more than a modulated code a modulated code among modulated code selected from the first modulated code selecting process according to serial number of the same bit in connection part more than a modulated code outputted from former modulated code and the first modulated code selecting process; the third modulated code selecting process that selects the modulated code of which bit comes out earlier than the lower bit of former modulated code among at least more than a modulated code selected from the second modulated code selecting process.

Description

디지탈 변조방법 및 장치Digital Modulation Method and Apparatus

제1도는 종래의 디지탈 변조장치를 나타낸 블럭도이다.1 is a block diagram showing a conventional digital modulation device.

제2도는 본 발명에 의한 디지탈 변조장치의 일실시예를 나타낸 블럭도이다.2 is a block diagram showing an embodiment of a digital modulation device according to the present invention.

본 발명은 디지탈 변조방법 및 장치에 관한 것으로, 특히 8비트 디지탈 데이타를 14비트 디지탈 변조 코드로 변환하기 위한 디지탈 변조방법 및 장치에 관한 것이다.The present invention relates to a digital modulation method and apparatus, and more particularly, to a digital modulation method and apparatus for converting 8-bit digital data into a 14-bit digital modulation code.

디지탈 데이타를 자기 테이프에 기록하거나 자기 테이프 상에 기록된 디지탈 데이타를 재생하기 위하여 로터리(rotary) 헤드를 사용하는 종래의 장치에서는 디지탈 데이타를 기록 또는 재생하기 위하여 로터리 트랜스포머를 사용하였다. 이때 기록동작은 디지탈 데이타를 로터리 트랜스포머를 통해 로터리 헤드로 공급함으로써 수행되었고, 재생 동작은 로터리 트랜스포머를 통해 로터리 자기 헤드로 디지탈 데이타를 독출함으로써 수행되었다.In a conventional apparatus using a rotary head to record digital data on a magnetic tape or to reproduce digital data recorded on a magnetic tape, a rotary transformer is used to record or reproduce digital data. At this time, the recording operation was performed by supplying the digital data to the rotary head through the rotary transformer, and the reproducing operation was performed by reading the digital data into the rotary magnetic head through the rotary transformer.

따라서, 재생되는 신호가 직류성분을 포함한 경우 디지탈 데이타는 정확히 재생될 수 없다. 이러한 이유로 디지탈 데이타는 직류성분이 없는 디지탈 변조시스템을 사용하여 기록되어야만 한다.Therefore, the digital data cannot be reproduced correctly when the signal to be reproduced contains a direct current component. For this reason, digital data must be recorded using a digital modulation system without direct current component.

종래의 직류성분이 없는 디지탈 변조시스템에는 8-10 변조시스템, M2변조시스템, 8-14 변조시스템 등이 통용적으로 사용되고 있다.8-10 modulation system, M 2 modulation system, 8-14 modulation system and the like are commonly used in the conventional digital modulation system without a DC component.

그중에서 밀도율(Density Ratio ; DR)이 1.14인 8-14 변조시스템은 일본 특허 공개공보 No.61-196469호에 개시되어 있다. 이 변조시스템은 각각의 8비트 디지탈 데이타에 대하여 14비트 변조 코드를 4개까지 제공한다. 14비트 변조코드의 CDS(Code word Digital Sum)이 '0'일때, 상기 코드는 그 코드의 반전된 패턴과 한조를 이룬다. 한편, 14비트 변조 코드의 CDS가 '0'이 아닐때, 상기 코드는 다음의 3개의 코드 즉, CDS 절대치와 부호와 상기 코드와는 다른 14비트 변조 코드, 각각의 코드의 반전패턴과 한조를 이룬다.Among them, an 8-14 modulation system having a Density Ratio (DR) of 1.14 is disclosed in Japanese Patent Laid-Open No. 61-196469. The modulation system provides up to four 14-bit modulation codes for each 8-bit digital data. When the code word digital sum (CDS) of the 14-bit modulation code is '0', the code pairs with the inverted pattern of the code. On the other hand, when the CDS of the 14-bit modulation code is not '0', the code includes the following three codes: CDS absolute value and code, 14-bit modulation code different from the code, and inversion pattern and pair of each code. Achieve.

여기서, CDS는 변조코드의 첫번째 비트로부터 마지막 비트에서 산출한 DSV(Digital Sum Value)로 정의될 수 있다. DSV는 일련의 디지탈 변조 코드에서 이진수 '0'에 해당하는 비트는 '-1'을 더하고, 이진수 '1'에 해당하는 비트는 '1'을 더함으로써 얻어지는 전체합이다. 반전 패턴은 코드에서 각 비트를 반전시킴으로써, 즉 비트 '1'은 '0'으로, 비트 '0'은 '1'로 반전시킴으로써 얻어진다.Here, the CDS may be defined as a digital sum value (DSV) calculated from the first bit to the last bit of the modulation code. The DSV is a sum total obtained by adding '-1' to the bit corresponding to binary '0' and adding '1' to the binary '1' in a series of digital modulation codes. The inversion pattern is obtained by inverting each bit in the code, that is, by inverting bit '1' to '0' and bit '0' to '1'.

그러나 상술한 8-14 변조시스템에서는 각 8비트 코드에 대하여 허용되는 변조 코드는 4개까지이고, 디지탈 변조 코드의 CDS의 절대치는 6까지 허용된다. 또한, 코드열에 있어서 각 14비트 디지탈 변조 코드의 끝에서의 DSV는 ±4까지 허용되고, 일련의 14비트 디지탈 변조 코드에 있어서 각 비트에서의 DSV는 ±9까지 허용된다. 따라서 변조 코드의 직류성분을 단시간에 제거하는 것이 어렵기 때문에 저주파 성분은 로터리 트랜스포머를 포함하는 기록/재생시스템에서 충분히 통과해야만 한다.However, in the above 8-14 modulation system, up to four modulation codes are allowed for each 8-bit code, and up to 6 CDS absolute values of the digital modulation code are allowed. In addition, DSV at the end of each 14-bit digital modulation code in the code string is allowed up to ± 4, and DSV in each bit in the series of 14-bit digital modulation codes is allowed up to ± 9. Therefore, since it is difficult to remove the direct current component of the modulation code in a short time, the low frequency component must pass sufficiently in a recording / reproducing system including a rotary transformer.

한편, 8-14 변조시스템에 있어서 자기 테이프 상의 자계 깊이는 통상적으로 자화 파장의 약 1/4에 해당한다. 기록신호가 테이프에 겹쳐서 기록될 경우 예컨대, 최단 자화 파장보다 4배 이상 긴 최장 자화 파장상에 최단 자화 파장의 새로운 신호가 기록될 경우에는 기록매체의 심부에 있는 잔유물까지 지워버릴 수 있다. 이 지워진 잔유물은 새로운 신호의 재생시 나타날 수 있고, 따라서 겹쳐서 기록하는 것은 실제적으로 어려운 문제점이 있다.On the other hand, in an 8-14 modulation system, the magnetic field depth on the magnetic tape typically corresponds to about one quarter of the magnetization wavelength. When the recording signal is overlaid on the tape, for example, when a new signal of the shortest magnetization wavelength is recorded on the longest magnetization wavelength longer than four times longer than the shortest magnetization wavelength, the residue on the deep part of the recording medium can be erased. This erased residue may appear upon reproduction of a new signal, and thus there is a problem in that overwriting is practically difficult.

제1도에는 상술한 문제점을 해결하기 위한 종래의 디지탈 변조장치, 즉 8-14 변조시스템이 도시되어 있다.1 shows a conventional digital modulation device, i.e., 8-14 modulation system, for solving the above-mentioned problems.

제1도를 참조하면, 8비트 디지탈 데이타(1)와 DSV 2비트와, 엔드 패턴 4비트는 인코더(2)에서 14비트 디지탈 변조 코드로 변환된다. 엔드 패턴(end pattern) 판단부(3)는 14비트 변조 코드의 마지막 6비트의 엔드 패턴을 '0000'~'1011'까지의 4비트 코드로 변환하여 다시 인코더(2)로 인가한다.Referring to FIG. 1, 8-bit digital data 1, 2 bits of DSV, and 4 bits of end pattern are converted into 14-bit digital modulation codes at the encoder 2. The end pattern determination unit 3 converts the end pattern of the last 6 bits of the 14-bit modulation code into a 4-bit code of '0000' to '1011' and applies it to the encoder 2 again.

CDS 계산부(5)는 공급되는 14비트 변조코드의 CDS를 계산하고, 그 CDS를 3비트 코드로 변환한다. 즉, 계산된 CDS가 '-4'일 경우 '000', '-2'일 경우 '001', '0'일 경우, '010', '2'일 경우 '011', '4'일 경우 '100'을 출력한다.The CDS calculation unit 5 calculates the CDS of the supplied 14-bit modulation code and converts the CDS into a 3-bit code. In other words, if the calculated CDS is '-4', '000', '-2' is '001', '0', '010', '2' and '011' and '4' Print '100'.

DSV 계산부(4)는 CDS 계산부(5)에서 출력되는 현재 14비트 디지탈 변조 코드의 CDS를 이전의 14비트 디지탈 변조 코드의 끝에서의 DSV에 가산하여 새로운 DSV를 생성하고, 새로운 DSV 2비트 코드로 변환한다.The DSV calculator 4 adds the CDS of the current 14-bit digital modulation code output from the CDS calculator 5 to the DSV at the end of the previous 14-bit digital modulation code to generate a new DSV, and a new DSV 2-bit. Convert to code

병직렬 변환기(Parallel to Serial Converter ; 8)는 14비트 변조코드를 클럭신호(9)에 동기하여 직렬신호로 변환한다. 기록부(10)는 병직렬 변환기(8)에서 출력되는 직렬 변조신호를 자기 테이프 등과 같은 기록매체에 기록한다.A parallel to serial converter (8) converts a 14-bit modulation code into a serial signal in synchronization with the clock signal (9). The recording unit 10 records the serially modulated signal output from the parallel-to-serial converter 8 on a recording medium such as a magnetic tape.

CDS 계산부(5)의 출력 코드는 DSV 계산부(4)에 인가되고, DSV 계산부(4)는 그 코드를 래치(6)를 통해 인코더(2)에 인가한다. 한편, 엔드 패턴 판단부(3)는 그 코드를 래치(7)를 통해 인코더(2)에 인가한다.The output code of the CDS calculating section 5 is applied to the DSV calculating section 4, and the DSV calculating section 4 applies the code to the encoder 2 via the latch 6. On the other hand, the end pattern determination unit 3 applies the code to the encoder 2 via the latch 7.

그러면, 입력되는 각 8비트 디지탈 데이타를 14비트 디지탈 변조 코드로 변환하는 방법에 대하여 설명하기로 한다. 먼저, 제1단계는 각 8비트 디지탈 데이타에 대하여 4개까지의 14비트 디지탈 변조 코드를 선택하는 단계로서, 다음 5과정으로 이루어진다.Next, a method of converting each input 8-bit digital data into a 14-bit digital modulation code will be described. First, the first step is to select up to four 14-bit digital modulation codes for each 8-bit digital data.

제1선택과정에서는, 214개의 14비트 디지탈 코드 중에서, 처음의 6비트 내에서 연속적인 동일 비트의 수가 5 이하인 디지탈 코드, 2번째 비트로부터 13번째 비트에서 연속적인 동일 비트의 수가 2~7인 디지탈 코드, 마지막 7비트 내에서 연속적인 동일 비트의 수가 6 이하인 디지탈 코드, 선택된 디지탈 코드의 CDS의 절대치가 4와 같거나 작은 디지탈 코드를 선택하는 것을 반복적으로 수행한다.In the first selection process, of 2 14 14-bit digital codes, a digital code having the number of consecutive identical bits in the first 6 bits is 5 or less, and the number of consecutive identical bits in the 13th to 13th bits being 2 to 7 The digital code, the digital code having the same number of consecutive consecutive bits within the last 7 bits, 6 or less, and the digital code of the selected digital code having an absolute value equal to or less than 4 is repeatedly performed.

제2선택과정에서는, 제1선택과정에 의해 선택된 14비트 디지탈 코드 중에서, 2개의 디지탈 코드를 하나의 그룹으로 만들기 위해 선택된 14비트 디지탈 코드와 반전 코드가 한 조를 이루도록 하기 위해 첫번째 비트가 '0', CDS 값이 '0'인 디지탈 코드와, 선택된 14비트 디지탈 코드와 변조 코드를 조합하고, 4개의 디지탈 코드를 하나의 그룹으로 만들기 위해 상기 과정에서 선택된 한쌍의 14비트 디지탈 코드와 2개의 14비트 디지탈 코드를 조합하기 위해서 첫번째 비트가 '1', CDS 값이 '+2' 또는 '+4'인 디지탈 코드를 선택하는 것을 반복적으로 수행한다.In the second selection process, among the 14-bit digital codes selected by the first selection process, the first bit is set to '0' so that the 14-bit digital code and the inversion code selected to make two digital codes into one group are combined. ', A pair of 14-bit digital codes and two 14s selected in the above procedure to combine the digital code with the CDS value of' 0 ', the selected 14-bit digital code and the modulation code, and to group the four digital codes into one group. In order to combine the bit digital codes, iteratively selects the digital code whose first bit is '1' and the CDS value is '+2' or '+4'.

제3선택과정에서는, 제1선택과정에 의해 선택된 14비트 디지탈 코드 중에서, 첫번째 비트가 '0', CDS 값이 '+2'인 디지탈 코드와, 첫번째 비트가 '1', CDS 값이 '+2' 또는 '+4'인 디지탈 코드를 선택하고, 4개의 디지탈 코드를 하나의 그룹으로 만들기 위해 상기 과정에서 선택된 2개의 14비트 디지탈 코드와 반전 코드를 조합하는 것을 반복적으로 수행한다.In the third selection process, among the 14-bit digital codes selected by the first selection process, a digital code having a first bit of '0' and a CDS value of '+2', a first bit of '1' and a CDS value of '+' A digital code of 2 'or' +4 'is selected, and the combination of the two 14-bit digital codes and the inversion code selected in the above process is repeatedly performed to make four digital codes into one group.

제4선택과정에서는, 제1선택과정에 의해 선택된 14비트 디지탈 코드 중에서, 첫번째 비트가 '0', CDS 값이 '+4'인 디지탈 코드와, 첫번째 비트가 '1', CDS 값이 '+2'인 디지탈 코드를 선택하고, 4개의 디지탈 코드를 하나의 그룹으로 만들기 위해 상기 과정에서 선택된 2개의 14비트 디지탈 코드와 반전 코드를 조합하는 것을 반복적으로 수행한다.In the fourth selection process, among the 14-bit digital codes selected by the first selection process, the first bit is '0', the CDS value is '+4', the first bit is '1', and the CDS value is '+'. A digital code of 2 'is selected, and the combination of the two 14-bit digital codes and the inversion code selected in the above procedure is repeatedly performed to make the four digital codes into one group.

제5선택과정에서는, 상기 제1 내지 제4과정에서 14비트 디지탈 변조 코드로 형성된 그룹 중에서 256그룹을 선택한다.In the fifth selection process, 256 groups are selected from the groups formed by the 14-bit digital modulation codes in the first to fourth processes.

제2단계는, 256그룹의 14비트 디지탈 변조 코드 중에서 하나의 그룹을 선택하는 단계로서, 이때 선택된 그룹은 입력되는 8비트 디지탈 데이타에 상응하는 것이다.The second step is to select one group from 256 groups of 14-bit digital modulation codes, where the selected group corresponds to the input 8-bit digital data.

제3단계는, 제2단계에서 선택된 그룹에서 하나 이상의 14비트 변조 코드를 선택하는 단계로서, 이때 각 14비트 변조 코드는 이미 선택된 이전의 14비트 디지탈 변조 코드와 선택된 14비트 디지탈 변조 코드의 접점부에서 연속적인 동일 비트의 수가 2~7이라는 요구조건을 만족하는 것이다.The third step is selecting one or more 14-bit modulation codes from the group selected in the second step, wherein each 14-bit modulation code is a contact portion of the previously selected 14-bit digital modulation code and the selected 14-bit digital modulation code. Satisfies the requirement that the number of consecutive identical bits in E is 2-7.

제4단계는, 제3단계에서 선택된 변조 코드 중에서 하나의 디지탈 변조 코드를 선택하는 단계로서, 이 하나의 디지탈 변조 코드는 변조 코드의 각 비트에 대한 DSV 값이 '7'과 같거나 작다는 요구조건을 만족하는 것이다.The fourth step is to select one digital modulation code among the modulation codes selected in the third step, wherein the one digital modulation code requires that the DSV value for each bit of the modulation code is equal to or smaller than '7'. The condition is satisfied.

그러나, 제1도에 도시된 종래의 디지탈 변조장치에서는 인코더로 사용되는 롬(ROM)은 사이즈가 12288바이트인 것이 2개 필요하고, CDS 계산부 및 엔드 패턴 판단부에 사용되는 롬은 사이즈가 12288바이트인 것이 필요하므로 전체적인 롬의 사이즈가 커져서 장치를 구현하는데 소요되는 비용이 높아지고, 1칩(chip) 화하기가 어려운 문제점이 있었다.However, in the conventional digital modulation device shown in FIG. 1, two ROMs used as an encoder are required to have a size of 12288 bytes, and a ROM used as a CDS calculator and an end pattern determination unit has a size of 12288. Since the size of the whole ROM is required because of the need for a byte, the cost of implementing the device is high, and it is difficult to make a single chip.

따라서 본 발명의 목적은 상기 문제점을 해결하기 위하여 8-14 변조시 직류성분을 최소화하고, 소요되는 롬 사이즈를 줄이기 위한 디지탈 변조방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a digital modulation method for minimizing the DC component during 8-14 modulation and reducing the ROM size required to solve the above problem.

본 발명의 다른 목적은 상기 디지탈 변조방법을 실현하는데 가장 적합한 장치를 제공하는데 있다.Another object of the present invention is to provide an apparatus most suitable for realizing the digital modulation method.

상기 목적을 달성하기 위하여 본 발명에 의한 디지탈 변조방법은 CDS 값의 크기의 패턴의 시작 비트에 따라 소정의 변조 테이블에서 선택된 데이타수를 14비트 데이타로 이루어진 변조 코드와 2비트의 CDS로 만들어 상기 CDS를 소정의 방식으로 변환하고, 변환된 CDS를 이전까지의 누적 DSV 값과 합하여 합산한 DSV 값이 최소가 되는 CDS를 갖는 변조코드를 선택하는 제1 변조 코드 선택과정 ; 이전 변조 코드와 상기 제1변조 코드 선택과정에서 출력되는 적어도 하나 이상의 변조 코드의 각 이음매부분에서의 동일비트의 연속수에 따라 상기 제1변조 코드 선택과정에서 선택된 변조 코드 중 적어도 하나 이상의 변조 코드를 선택하는 제2변조 코드 선택과정 ; 및 상기 제2변조 코드 선택과정에서 선택된 적어도 하나 이상의 변조 코드 중 이전 변조 코드의 최하위비트와 다른 값의 비트가 먼저 나오는 변조 코드를 선택하는 제3변조 코드 선택과정을 포함하는 것을 특징으로 한다.In order to achieve the above object, the digital modulation method according to the present invention makes the number of data selected from a predetermined modulation table according to the start bit of the pattern of the size of the CDS value by using a modulation code consisting of 14-bit data and a 2-bit CDS. A first modulation code selection process of converting a CDS into a predetermined method and selecting a modulation code having a CDS having a minimum DSV value obtained by summing the converted CDS with a cumulative DSV value up to now; At least one modulation code selected from the modulation code selected in the first modulation code selection process according to the consecutive number of the same bits in each joint portion of the at least one modulation code output from the previous modulation code and the first modulation code selection process Selecting a second modulation code; And a third modulation code selection step of selecting a modulation code in which at least one of the at least one modulation code selected in the second modulation code selection step is different from the least significant bit of the previous modulation code.

상기 다른 목적을 달성하기 위하여 본 발명에 의한 디지탈 변조 징치는 CDS 값의 크기와 패턴의 시작 비트에 따라 소정의 변조 테이블에서 선택된 데이타수를 14비트 데이타로 이루어진 변조 코드와 2비트의 CDS 값으로 구성하고, 이를 각각 구분하여 저장하는 메모리수단 ; 상기 메모리수단에서 출력되는 변조 코드와 CDS로 이루어진 16비트 데이타 중 하위 2비트의 CDS를 소정의 방식으로 변환하고, 변환된 CDS를 이전까지의 누적 DSV 값과 합하여 합산한 DSV 값이 최소가 되는 CDS를 갖는 변조코드를 선택하도록 하는 제1선택신호를 발생시키는 CDS 변환 및 DSV 계산부 ; 상기 메모리수단에서 출력되는 데이타 중 적어도 하나 이상의 변조 코드를 상기 CDS 변환 및 DSV 계산부에서 출력되는 제1선택신호에 따라 선택하는 제1데이타 선택부 ; 이전 변조 코드와 상기 제1데이타 선택부에서 출력되는 적어도 하나 이상의 변조 코드의 각 이음매 부분에서의 동일 비트의 연속수에 따라 상기 제1데이타 선택부의 출력데이타를 선택하기 위한 제2선택신호와, 이전 변조 코드의 최하위비트와 다른 값의 비트가 먼저 나오는 변조 코드를 선택하기 위한 제3선택신호를 발생시키는 이음매 계산 및 선택신호 발생부 ; 상기 제1데이타 선택부에서 출력되는 적어도 하나 이상의 변조 코드 중 적어도 하나 이상의 변조 코드를 상기 이음매 계산 및 선택신호 발생부에서 출력되는 제2선택신호에 따라 선택하는 제2데이타 선택부 ; 및 상기 제2데이타 선택부에서 출력되는 적어도 하나 이상의 변조 코드 중 하나의 변조 코드를 상기 이음매 계산 및 선택신호 발생부에서 출력되는 제3선택신호에 따라 선택하여 타단 및 상기 이음매 계산 및 선택신호 발생부로 출력하는 제3데이타 선택부를 포함하는 것을 특징으로 한다.In order to achieve the above object, the digital modulation device according to the present invention comprises a modulation code consisting of 14-bit data and a 2-bit CDS value of the number of data selected from a predetermined modulation table according to the size of the CDS value and the start bit of the pattern. And memory means for storing them separately; CDS in which the lower two bits of the 16-bit data consisting of the modulation code and the CDS output from the memory means are converted in a predetermined manner, and the DSS value obtained by adding the converted CDS to the cumulative DSV value up to the minimum is minimized. A CDS converting and DSV calculating section for generating a first selection signal for selecting a modulation code having a? A first data selector configured to select at least one modulation code of data output from the memory means according to a first select signal output from the CDS conversion and DSV calculator; A second selection signal for selecting output data of the first data selection unit according to a consecutive number of the same bits in each joint portion of at least one modulation code and the at least one modulation code output from the first data selection unit; A joint calculation and selection signal generator for generating a third selection signal for selecting a modulation code in which a bit having a value different from the least significant bit of the modulation code comes first; A second data selection unit for selecting at least one modulation code among at least one modulation code output from the first data selection unit according to a second selection signal output from the joint calculation and selection signal generation unit; And selecting one modulation code among at least one modulation code output from the second data selector according to the third selection signal output from the joint calculation and selection signal generator, and the other end and the joint calculation and selection signal generator. And a third data selector for outputting.

이어서 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예의 구성 및 동작에 대하여 상세히 설명하기로 한다.Next, the configuration and operation of a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 디지탈 변조장치의 일실시예에 따른 블럭도이다.2 is a block diagram according to an embodiment of a digital modulation device according to the present invention.

제2도에 도시된 블럭도의 구성은, CDS 값의 크기와 패턴의 시작비트에 따라 소정의 변조 테이블에서 선택된 데이타수를 14비트 데이타로 이루어진 변조 코드와 2비트의 CDS 값으로 구성하고, 이를 각각 구분하여 저장하는 메모리수단(100)과, 메모리수단(100)에서 출력되는 변조 코드와 CDS로 이루어진 16비트 데이타 중 하위 2비트의 CDS를 소정의 방식으로 변환하고, 변환된 CDS를 이전까지의 누적 DSV 값과 합하여 합산한 DSV 값이 최소가 되는 CDS를 갖는 변조 코드를 선택하도록 하는 제1선택신호를 발생시키는 CDS 변환 및 DSV 계산부(24)와, 메모리수단(100)에서 출력되는 데이타 중 적어도 하나 이상의 변조 코드를 CDS 변환 및 DSV 계산부(24)에서 출력되는 제1선택신호에 따라 선택하는 제1데이타 선택부(30)와, 이전 변조 코드와 제1데이타 선택부(30)에서 출력되는 적어도 하나 이상의 변조 코드의 각 이음매부분에서의 동일비트의 연속수에 따라 제1데이타 선택부(30)에서 출력되는 변조 코드를 선택하기 위한 제2선택신호와, 이전 변조 코드의 최하위비트와 다른 값의 비트가 먼저 나오는 변조 코드를 선택하기 위한 제3선택신호를 발생시키는 이음매 계산 및 선택신호 발생부(28)와, 제1데이타 선택부(30)에서 출력되는 적어도 하나 이상의 변조 코드 중 적어도 하나 이상의 변조 코드를 이음매 계산 및 선택신호 발생부(28)에서 출력되는 제2선택신호에 따라 선택하는 제2데이타 선택부(32)와, 제2데이타 선택부(32)에서 출력되는 적어도 하나 이상의 변조 코드 중 하나를 변조 코드를 이음매 계산 및 선택신호 발생부(28)에서 출력되는 제3선택신호에 따라 선택하여 타단 및 이음매 계산 및 선택신호 발생부(28)로 출력하는 제3데이타 선택부(34)와, CDS 변환 및 DSV 계산부(24)에서 계산된 DSV 값을 저장하는 래치 1(26)와, 제3데이타 선택부(34)에서 선택된 변조 코드를 저장하는 래치 2(36)로 이루어진다.In the block diagram shown in FIG. 2, the number of data selected from a predetermined modulation table according to the size of the CDS value and the start bit of the pattern is composed of a modulation code consisting of 14-bit data and a 2-bit CDS value. Each of the memory means 100 separately stores and converts the lower two bits of the CDS of the 16-bit data consisting of the modulation code and the CDS output from the memory means 100 in a predetermined manner, and converts the converted CDS to the previous method. Among the data output from the CDS conversion and DSV calculation unit 24 and the memory means 100 for generating a first selection signal for selecting a modulation code having a CDS of which the sum of the cumulative DSV values and the sum of the DSV values is the minimum. A first data selector 30 for selecting at least one modulation code according to the first selection signal output from the CDS conversion and DSV calculator 24, and an output from the previous modulation code and the first data selector 30 Enemy A second selection signal for selecting a modulation code output from the first data selection unit 30 according to the consecutive number of the same bits in each joint portion of one or more modulation codes, and a value different from the least significant bit of the previous modulation code. At least one or more of a joint calculation and selection signal generator 28 for generating a third selection signal for selecting a modulation code in which a bit of? Is first, and at least one modulation code output from the first data selection unit 30; A second data selector 32 for selecting the modulation code according to the second selection signal output from the seam calculation and selection signal generator 28, and at least one modulation code output from the second data selector 32; A third code for selecting one of the modulation codes according to the third selection signal output from the joint calculation and selection signal generator 28 and outputting the modulated code to the other end and joint calculation and selection signal generator 28; Latch 1 (26) for storing the DSV value calculated by the second selector (34), the CDS conversion and DSV calculator (24), and latch 2 (for storing the modulation code selected by the third data selector (34) ( 36).

또한, 메모리수단(100)은 변조 테이블에서 CDS≥0이고, 패턴의 시작비트가 0인 것 256개를 선택하여 이때의 상위 8비트 데이타를 저장하는 MSB ROM1(12)와, MSB ROM1(12)에 저장되는 8비트 데이타를 제외한 하위 6비트 데이타 및 2비트의 CDS 값을 저장하는 LSB ROM1(14)와, 변조 테이블에서 CDS≤0이고, 패턴의 시작 비트가 0인 것 256개를 선택하여 이때의 상위 8비트 데이타를 저장하는 MSB ROM2(16)와, MSB ROM2(16)에 저장되는 8비트 데이타를 제외한 하위 6비트 데이타 및 2비트의 CDS 값을 저장하는 LSB ROM2(18)로 구성된다.In addition, the memory means 100 selects 256 pieces of CDS≥0 in the modulation table and the start bit of the pattern is 0, and stores MSB ROM1 (12) and MSB ROM1 (12) for storing the upper 8-bit data. LSB ROM1 (14) for storing the lower 6-bit data and 2-bit CDS values except 8-bit data stored in < RTI ID = 0.0 > and 256 < / RTI > The MSB ROM2 16 stores the upper 8-bit data of the LB, and the LSB ROM2 18 stores the lower 6-bit data and the 2-bit CDS value except the 8-bit data stored in the MSB ROM2 16.

제2도에 도시된 디지탈 변조장치의 구성에 따른 동작을 살펴보면, 우선 SMPTE 264M의 변조 테이블에서 CDS≥0이고, 패턴의 시작 비트가 0인 것 256개를 선택하여 MSB ROM1(12)에는 상위 8비트가, LSB ROM1(14)에는 하위 6비트 및 2비트의 CDS 값이 각각 저장되도록 한다. 여기서, CDS=0이면 '00'이, CDS=2이면 '01'이, CDS=4이면 '10'이 저장된다.Referring to the operation according to the configuration of the digital modulator shown in FIG. 2, first, 256 CDs ≥ 0 and a start bit of a pattern are selected in the modulation table of the SMPTE 264M, and the MSB ROM 1 (12) is selected as the top 8. The LSB ROM1 14 stores the CDS values of the lower 6 bits and 2 bits, respectively. Here, if CDS = 0, '00' is stored, if CDS = 2, '01' is stored, and if CDS = 4, '10' is stored.

한편, SMPTE 264M의 변조 테이블에서 CDS≤0이고, 패턴의 시작 비트가 0인 것 256개를 선택하여 MSB ROM2(16)에는 상위 8비트가, LSB ROM2(18)에는 하위 6비트 및 2비트의 CDS 값이 각각 저장되도록 한다. 여기서, CDS=0이면, '00'이, CDS=-2이면 '01'이, CDS=-4이면 '10'이 저장된다.On the other hand, in the modulation table of SMPTE 264M, CDS ≤ 0 and the start bit of the pattern are selected to 256, and the upper 8 bits are included in the MSB ROM2 (16), and the lower 6 bits and 2 bits are included in the LSB ROM2 (18). Make sure that each CDS value is stored. Here, if CDS = 0, '00' is stored, '01' if CDS = -2, and '10' if CDS = -4.

MSB ROM1(12), LSB ROM1(14), MSB ROM2(16), LSB ROM2(18)에 8비트 데이타가 들어오면, 이 데이타를 어드레스로 하여 데이타가 출력되는데, MSB ROM1(12)과 LSB ROM1(14)에서 각각 출력되는 8비트 데이타가 합쳐져서 16비트 데이타(A)가 되고, MSB ROM2(16)과 LSB ROM2(18)에서 각각 출력되는 8비트 데이타가 합쳐져서 16비트 데이타(B)가 된다.When 8-bit data enters the MSB ROM1 (12), LSB ROM1 (14), MSB ROM2 (16), and LSB ROM2 (18), data is outputted using this data as an address. The MSB ROM1 (12) and LSB ROM1 The 8-bit data outputted at (14) is added together to form 16-bit data (A), and the 8-bit data output from the MSB ROM2 (16) and LSB ROM2 (18) is combined to form 16-bit data (B).

MSB ROM1(12)과 LSB ROM1(14)에서 출력되어 합쳐진 16비트 데이타(A) 중 상위 14비트(E)를 취하여 그대로 제1데이타 선택부(30)와 이음매 계산 및 선택신호 발생부(28)로 입력하는 한편, 하위 2비트(I)를 취하여 CDS 변환 및 DSV 계산부(24)로 입력한다. 또한, 인버터(20)를 거친 16비트 데이타(C) 중 상위 14비트(F)를 취하여 제1데이타 선택부(30)와 이음매 계산 및 선택신호 발생부(28)로 입력하는 한편, 하위 2비트(J)를 취하여 CDS 변환 및 DSV 계산부(24)로 입력한다. MSB ROM2(16)과 LSB ROM2(18)에서 출력되어 합쳐진 16비트 데이타(B) 중 상위 14비트(G)를 취하여 그대로 제1데이타 선택부(30)와 이음매 계산 및 선택신호 발생부(28)로 입력하는 한편, 하위 2비트(K)를 취하여 CDS 변화 및 DSV 계산부(24)로 입력한다. 또한, 인버터(22)를 거친 16비트 데이타(D) 중 상위 14비트(H)를 취하여 제1데이타 선택부(30)와 이음매 계산 및 선택신호 발생부(28)로 입력하는 한편, 하위 2비트(L)를 취하여 CDS 변환 및 DSV 계산부(24)로 입력한다.The first data selection unit 30 and the joint calculation and selection signal generator 28 take the upper 14 bits E of the 16-bit data A outputted and combined from the MSB ROM1 12 and the LSB ROM1 14. In the meantime, the lower two bits I are taken into the CDS conversion and DSV calculation section 24. In addition, the upper 14 bits F of the 16-bit data C passed through the inverter 20 are taken into the first data selector 30 and the joint calculation and selection signal generator 28, and the lower 2 bits. Take (J) and input it into the CDS conversion and DSV calculation section 24. The first data selector 30 and the joint calculation and selection signal generator 28 take the upper 14 bits G of the 16-bit data B output from the MSB ROM2 16 and the LSB ROM2 18 and combine them. In the meantime, the lower 2 bits K are input to the CDS change and DSV calculator 24. In addition, the upper 14 bits H of the 16-bit data D passed through the inverter 22 are input to the first data selector 30 and the joint calculation and selection signal generator 28, and the lower 2 bits. Take (L) and input it into the CDS conversion and DSV calculation section 24.

CDS 변환 및 DSV 계산부(24)에서는 MSB ROM1(12)과 LSB ROM1(14)로부터 합쳐진 16비트 데이타(A) 중 하위 2비트(I)와 인버터(22)를 통과한 MSB ROM2(16)과 LSB ROM2(18)로부터 합쳐진 16비트 데이타(D) 중 하위 2비트(L)에 대해서는 표 1-1에 의거하여 변환시키고, 인버터(20)를 통과한 MSB ROM1(12)과 LSB ROM1(14)로부터 합쳐진 16비트 데이타(C) 중 하위 2비트(J)와 MSB ROM2(16)과 LSB ROM2(18)로부터 합쳐진 16비트 데이타(B) 중 하위 2비트(K)에 대해서는 표 1a에 의거하여 변환시킨다.In the CDS conversion and DSV calculation section 24, the lower two bits (I) of the 16-bit data (A) merged from the MSB ROM1 (12) and the LSB ROM1 (14) and the MSB ROM2 (16) passing through the inverter 22 and The lower two bits (L) of the 16-bit data (D) merged from the LSB ROM2 (18) are converted according to Table 1-1, and the MSB ROM1 (12) and the LSB ROM1 (14) passed through the inverter 20. The lower 2 bits (J) of the 16-bit data (C) combined from the lower bit and the lower 2 bits (K) of the 16-bit data (B) merged from the MSB ROM2 (16) and LSB ROM2 (18) are converted according to Table 1a. Let's do it.

표 1a, 표1b에 의해 변환된 데이타의 래치 1(26)로부터 출력되는 이전까지의 DSV 값을 더하여 누적 DSV 값을 구하고, 누적 DSV 값이 적은쪽의 데이타를 선택할 수 있도록 4비트의 선택신호(S~S)를 제1데이타 선택부(30)로 인가하여 제1데이타 선택부(30)의 각 14비트의 입력데이타 중 적어도 하나 이상의 14비트 데이타를 선택하도록 한다.A 4-bit selection signal is obtained by adding the previous DSV value from latch 1 (26) of the data converted by Table 1a and Table 1b to obtain the accumulated DSV value and selecting the data having the smaller accumulated DSV value. S to S) are applied to the first data selector 30 to select at least one or more 14-bit data among the 14-bit input data of the first data selector 30.

이를 좀 더 상세히 설명하면 다음과 같다.This will be described in more detail as follows.

래치 1(26)에 저장된 이전 신호까지의 누적 DSV 값이 '2'(=010)이고, CDS 변환 및 DSV 계산부(24)에 입력되는 각각의 CDS값이 '-2', '+2', '4', '-4'인 경우를 가정하기로 한다. 누적 DSV 값인 '2'와 CDS=-2를 합하면 DSV 값이 '0'이 되어 제1데이타 선택부(30)에서 14비트 데이타(G)가 선택되도록 선택신호 S를 '하이' 논리상태로 둔다. 따라서, 제1데이타 선택부(30)에서는 14비트 데이타(G)가 출력되고, 나머지 3개의 출력단은 '하이 임피던스' 상태를 유지하게 된다. 다시 말하자면, CDS 변환 및 DSV 계산부(24)에서는 DSV 값의 합의 절대치가 최소가 되는 CDS가 포함되어 있던 14비트 데이타를 선택하도록 선택신호(S~S)를 출력한다.The cumulative DSV value up to the previous signal stored in latch 1 (26) is '2' (= 010), and the respective CDS values input to the CDS conversion and DSV calculator 24 are '-2' and '+2'. , '4', '-4' will be assumed. When the cumulative DSV value '2' and CDS = -2 are added, the DSV value becomes '0' and the selection signal S is left in a 'high' logic state so that the 14-bit data G is selected by the first data selector 30. . Therefore, the 14-bit data G is output from the first data selector 30, and the remaining three output terminals maintain the 'high impedance' state. In other words, the CDS conversion and DSV calculation section 24 outputs the selection signals S to S to select 14-bit data containing the CDS having the minimum sum of the DSV values.

그러나, 래치 1(26)에 저장된 이전 신호까지의 누적 DSV 값이 '0'이고, CDS 변환 및 DSV 계산부(24)에 입력되는 각각의 CDS 값이 '0'인 경우에는 새로운 DSV 값의 합도 '0'이 되어 선택신호(S~S)가 모두 액티브상태가 되어 제1데이타 선택부(30)에서는 입력데이타(G,H,I,J)가 모두 출력된다.However, if the cumulative DSV value up to the previous signal stored in latch 1 (26) is '0' and each CDS value input to the CDS conversion and DSV calculator 24 is '0', the sum of the new DSV values 0, all of the selection signals S to S become active, and the first data selecting unit 30 outputs all input data G, H, I, and J. As shown in FIG.

한편, CDS 변환 및 DSV 계산부(24)에서 새로운 DSV 값은 이음매 계산 및 선택신호 발생부(28)에서 출력되는 선택신호(S)에 의거하여 다시 래치 1(26)에 저장되는데, 이때 신호형태는 표 1-1, 표1-2에서 변환된 CDS 데이타 형태가 되며, 실제로는 '000', '010', '110'만 존재한다. 그리고, 선택신호(S~S)는 이음매 계산 및 선택신호 발생부(28)로도 입력된다.On the other hand, the new DSV value in the CDS conversion and DSV calculation section 24 is again stored in the latch 1 (26) on the basis of the selection signal (S) output from the joint calculation and selection signal generator 28, the signal form Becomes the CDS data format converted from Table 1-1 and Table 1-2, and actually only '000', '010', and '110' exist. The selection signals S to S are also input to the joint calculation and selection signal generator 28.

이음매 계산 및 선택신호 발생부(28)에서는 변조되는 코드의 이음매 부분에서 동일 비트의 연속수가 2 이상 7 이하가 되는 조건을 만족하는 패턴을 찾는 것이 첫번째 역할이다. 즉, 선택신호(S~S)가 2개 이상 '하이' 논리상태일 경우 이들 중 하나를 선택하는 작업이 이루어진다. 우선 이음매 4비트를 선택하여 표 2에 도시된 것과 같은 패턴이 존재하지 않는 것을 선택한다.In the joint calculation and selection signal generator 28, the first role is to find a pattern that satisfies the condition that the number of consecutive bits of the same bit is 2 or more and 7 or less in the joint portion of the code to be modulated. That is, when two or more selection signals S to S are in a 'high' logic state, an operation of selecting one of them is performed. First, a joint 4 bit is selected to select a pattern that does not exist as shown in Table 2.

예를 들면, 이전 변조 코드가 '01100110001110'이고, 지금 선택된 변조 코드가 '10011100111000', '01100011000111'이라면, 이전 변조 코드의 LSB 2비트 '10'과 지금 선택된 변조 코드의 MSB 2비트 '10', '01'을 각각 차례대로 배열하면 '1010'과 '1001'이 된다. 여기서 '1010'은 동일 비트수의 연속수가 2 이상이라는 조건을 위배하므로 선택될 수 없고, 따라서 다음 변조 코드가 '01100011000111'이 선택되도록 선택신호(S~S)중 하나의 선택신호만 액티브상태로 하여 제2데이타 선택부(32)로 인가한다.For example, if the previous modulation code is '01100110001110' and the currently selected modulation code is '10011100111000' or '01100011000111', the LSB 2-bit '10' of the previous modulation code and the MSB 2-bit '10', of the currently selected modulation code, If you arrange '01' in order, it becomes '1010' and '1001'. Here, '1010' cannot be selected because it violates the condition that the number of consecutive bits of the same number is 2 or more, so that only one selection signal of the selection signals S to S is selected to be active so that the next modulation code is '01100011000111'. To the second data selector 32.

한편, 표 2에 나타난 조건 이외에 이음매 8비트가 모두 '0'이거나 '1'이 되면 동일 비트의 연속수가 7 이하라는 조건에 위배되므로 선택대상에서 제외된다. 즉, 이전 변조 코드 LSB 6비트와 변조될 코드의 MSB 5비트 중 동일 비트의 연속수가 8 이상인 것은 제외되도록 선택신호를 형성한다. 또한, DSV 값이 '0'일 경우 변조될 코드의 LSB 6비트가 모드 '1' 혹은 '0'인 것은 제외되도록 한다. 상기와 같은 조건을 만족하는 선택신호(S~S)를 제2데이타 선택부(32)로 입력한다.On the other hand, in addition to the conditions shown in Table 2, if all 8 bits of the seam are '0' or '1', they are excluded from the selection because the number of consecutive bits of the same bit violates the condition. That is, the selection signal is formed such that the number of consecutive bits of the same bit is excluded from the previous modulation code LSB 6 bits and the MSB 5 bits of the code to be modulated. In addition, if the DSV value is '0', LSB 6 bits of the code to be modulated are excluded that the mode '1' or '0'. The selection signals S to S satisfying the above conditions are input to the second data selector 32.

제2데이타 선택부(32)의 출력이 2개 이상일 경우 이전 변조 코드의 최하위 비트와 다음 비트가 새로운 변조 코드에서 먼저 나오는 것을 선택신호(S)로 하여 제3데이타 선택부(34)로 입력하여 하나의 변조 코드를 선택하는데, 이 선택신호(S)는 제2데이타 선택부(32)에서의 선택조건을 동시에 만족한다. 또한, 선택신호(S)는 CDS 변환 및 DSV 계산부(24)로 입력된다.When the output of the second data selector 32 is two or more, the least significant bit of the previous modulation code and the next bit are first inputted to the third data selector 34 by using the selection signal S as the selection signal S. One modulation code is selected, and this selection signal S simultaneously satisfies the selection condition in the second data selection section 32. The selection signal S is also input to the CDS conversion and DSV calculation section 24.

제3데이타 선택부(34)에서 선택된 신호는 새로운 변조 코드 즉, 8-14 변조된 신호로 되어 래치 2(36)에 입력되고, 소정의 클럭에 의해 타단으로 출력되는 것과 동시에 이음매 계산 및 선택신호 발생부(28)로 입력된다.The signal selected by the third data selector 34 becomes a new modulation code, i.e., an 8-14 modulated signal, is input to the latch 2 36, and is output to the other end by a predetermined clock. It is input to the generator 28.

본 발명의 다른 실시예로는 8비트 데이타 입력단의 전단에 랜더마이저(randomiser)가 위치할 수 있고, 8-14 변조신호 출력단의 후단에는 기록형태에 따라 병렬데이타를 직렬데이타로 변환해주는 병직렬변환기가 위치할 수 있다.In another embodiment of the present invention, a randomizer may be located at the front of the 8-bit data input stage, and a parallel-to-serial converter converts the parallel data into serial data at the rear end of the 8-14 modulation signal output stage according to the recording type. May be located.

상술한 바와 같이 본 발명에 의한 디지탈 변조방법 및 장치에서는 8-14 변조시 사용되는 롬의 사이즈를 대폭 감소시킬 수 있을 뿐 아니라 1칩화하는 것이 가능한 이점이 있다.As described above, in the digital modulation method and apparatus according to the present invention, the size of the ROM used for 8-14 modulation can be greatly reduced, and there is an advantage that it is possible to make one chip.

Claims (3)

CDS 값의 크기와 패턴의 시작 비트에 따라 소정의 변조 테이블에서 선택된 데이타수를 14비트 데이타로 이루어진 변조 코드와 2비트의 CDS로 만들어 상기 CDS를 소정의 방식으로 변환하고, 변환된 CDS를 이전까지의 누적 DSV 값과 합하여 합산한 DSV 값이 최소가 되는 CDS를 갖는 변조 코드를 선택하는 제1변조코드 선택과정 ; 이전 변조 코드와 상기 제1변조코드 선택과정에서 출력되는 적어도 하나 이상의 변조코드의 각 이음매 부분에서의 동일 비트의 연속수에 따라 상기 제1변조코드 선택과정에서 선택된 변조 코드 중 적어도 하나 이상의 변조 코드를 선택하는 제2변조코드 선택과정 ; 및 상기 제2변조코드 선택과정에서 선택된 적어도 하나 이상의 변조 코드 중 이전 변조 코드의 최하위 비트와 다른 값의 비트가 먼저 나오는 변조 코드를 선택하는 제3변조코드 선택과정을 포함하는 것을 특징으로 하는 디지탈 변조방법.According to the size of the CDS value and the start bit of the pattern, the number of data selected from a predetermined modulation table is converted into a modulation code consisting of 14-bit data and a 2-bit CDS, and the CDS is converted in a predetermined manner, and the converted CDS is A first modulation code selection process of selecting a modulation code having a CDS whose minimum DSV value is added to the cumulative DSV value of the first DSS; At least one modulation code of the modulation code selected in the first modulation code selection process according to the consecutive number of the same bit in each joint portion of at least one modulation code output in the previous modulation code and the first modulation code selection process A second modulation code selection process for selecting; And a third modulation code selection step of selecting a modulation code in which at least one of the at least one modulation code selected in the second modulation code selection step is different from the least significant bit of the previous modulation code. Way. CDS 값의 크기와 패턴의 시작 비트에 따라 소정의 변조 테이블에서 선택된 데이타수를 14비트 데이타로 이루어진 변조 코드와 2비트의 CDS 값으로 구성하고, 이를 각각 구분하여 저장하는 메모리수단 ; 상기 메모리수단에서 출력되는 변조 코드와 CDS로 이루어진 16비트 데이타 중 하위 2비트의 CDS를 소정의 방식으로 변환하고, 변환된 CDS를 이전까지의 누적 DSV 값과 합하여 합산한 DSV 값이 최소가 되는 CDS를 갖는 변조 코드를 선택하도록 하는 제1선택신호를 발생시키는 CDS 변환 및 DSV 계산부 ; 상기 메모리수단에서 출력되는 데이타 중 적어도 하나 이상의 변조 코드를 상기 CDS 변환 및 DSV 계산부에서 출력되는 제1선택신호에 따라 선택하는 제1데이타 선택부 ; 이전 변조 코드와 상기 제1데이타 선택부에서 출력되는 적어도 하나 이상의 변조 코드의 각 이음매 부분에서의 동일 비트의 연속수에 따라 상기 제1데이타 선택부의 출력데이타를 선택하기 위한 제2선택신호와, 이전 변조 코드의 최하위비트와 다른 값의 비트가 먼저 나오는 변조 코드를 선택하기 위한 제3선택신호를 발생시키는 이음매 계산 및 선택신호 발생부 ; 상기 제1데이타 선택부에서 출력되는 적어도 하나 이상의 변조 코드 중 적어도 하나 이상의 변조 코드를 상기 이음매 계산 및 선택신호 발생부에서 출력되는 제2선택신호에 따라 선택하는 제2데이타 선택부 ; 및 상기 제2데이타 선택부에서 출력되는 적어도 하나 이상의 변조 코드 중 하나의 변조 코드를 상기 이음매 계산 및 선택신호 발생부에서 출력되는 제3선택신호에 따라 선택하여 타단 및 상기 이음매 계산 및 선택신호 발생부로부터 출력하는 제3데이타 선택부를 포함하는 것을 특징으로 하는 디지탈 변조장치.Memory means for constructing a modulation code consisting of 14-bit data and a 2-bit CDS value according to the size of the CDS value and the start bit of the pattern; CDS in which the lower two bits of the 16-bit data consisting of the modulation code and the CDS output from the memory means are converted in a predetermined manner, and the DSS value obtained by adding the converted CDS to the cumulative DSV value up to the minimum is minimized. A CDS converting and DSV calculating section for generating a first selection signal for selecting a modulation code having a? A first data selector configured to select at least one modulation code of data output from the memory means according to a first select signal output from the CDS conversion and DSV calculator; A second selection signal for selecting output data of the first data selection unit according to a consecutive number of the same bits in each joint portion of at least one modulation code and the at least one modulation code output from the first data selection unit; A joint calculation and selection signal generator for generating a third selection signal for selecting a modulation code in which a bit having a value different from the least significant bit of the modulation code comes first; A second data selection unit for selecting at least one modulation code among at least one modulation code output from the first data selection unit according to a second selection signal output from the joint calculation and selection signal generation unit; And selecting one modulation code among at least one modulation code output from the second data selector according to a third selection signal output from the joint calculation and selection signal generator, and the other end and the joint calculation and selection signal generator. And a third data selector for outputting the data. 제2항에 있어서, 상기 메모리수단은 상기 변조 테이블에서 CDS≥0이고, 패턴의 시작 비트가 0인 것 256개를 선택하여 이때의 상위 8비트 데이타를 저장하는 MSB ROM1 ; 상기 MSB ROM1에 저장되는 8비트 데이타를 제외한 하위 6비트 데이타 및 2비트의 CDS 값을 저장하는 LSB ROM1 ; 상기 변조 테이블에서 CDS≤0이고, 패턴의 시작 비트가 0인 것 256개를 선택하여 이때의 상위 8비트 데이타를 저장하는 MSB ROM2 ; 및 상기 MSB ROM2에 저장되는 8비트 데이타를 제외한 하위 6비트 데이타 및 2비트의 CDS 값을 저장하는 LSB ROM2로 구성되는 것을 특징으로 하는 디지탈 변조장치.The memory device of claim 2, wherein the memory means comprises: MSB ROM1 for selecting 256 pieces having CDS≥0 in the modulation table and having a start bit of a pattern of 0 to store upper 8-bit data at this time; LSB ROM1 for storing lower 6-bit data and 2-bit CDS values except 8-bit data stored in the MSB ROM1; An MSB ROM2 for storing 256 high-order data at this time by selecting 256 CDS ≦ 0 and having a start bit of a pattern 0 in the modulation table; And LSB ROM2 storing lower 6-bit data and 2-bit CDS values except 8-bit data stored in the MSB ROM2.
KR1019940017771A 1994-07-22 1994-07-22 Digital modulation method and apparatus thereof KR970010528B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940017771A KR970010528B1 (en) 1994-07-22 1994-07-22 Digital modulation method and apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940017771A KR970010528B1 (en) 1994-07-22 1994-07-22 Digital modulation method and apparatus thereof

Publications (2)

Publication Number Publication Date
KR960005560A KR960005560A (en) 1996-02-23
KR970010528B1 true KR970010528B1 (en) 1997-06-26

Family

ID=19388580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017771A KR970010528B1 (en) 1994-07-22 1994-07-22 Digital modulation method and apparatus thereof

Country Status (1)

Country Link
KR (1) KR970010528B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573681B1 (en) * 1998-12-31 2006-09-20 엘지전자 주식회사 Data modulation device

Also Published As

Publication number Publication date
KR960005560A (en) 1996-02-23

Similar Documents

Publication Publication Date Title
JP3946230B2 (en) Record carrier
US4499454A (en) Method and apparatus for encoding a digital signal with a low DC component
EP0971355B1 (en) Record medium storing a signal
EP0177950A2 (en) A digital information signal encoding method
USRE44013E1 (en) Digital sum variation computation method and system
JP2002271205A (en) Modulation method, modulator, demodulation method, demodulator, information recoding medium, information transmitting method and information transmitting equipment
US7218262B2 (en) Modulation system
JP2002533974A (en) Apparatus for encoding an n-bit source word into a corresponding m-bit channel word and decoding the m-bit channel word into a corresponding n-bit source word
US4496934A (en) Encoding and decoding systems for binary data
KR940000946B1 (en) Digital modulation method
KR950006085B1 (en) Code modulation system
US5155485A (en) Digital modulating apparatus and digital demodulating apparatus
KR970010528B1 (en) Digital modulation method and apparatus thereof
US6545615B2 (en) Device for encoding a stream of databits of a binary source signal into a stream of databits of a binary channel signal, memory means, device for recording information, record carrier, device for coding and device for playing back
US5870040A (en) 8/9 Coding apparatus and method of same
JP2578754B2 (en) Digital data recording method
JP3313928B2 (en) Data modulation method and device
JP2962027B2 (en) Information conversion method and information recording device
JPH04252618A (en) Decoder for digital data
JP3243137B2 (en) Data conversion method
JPH04302865A (en) Magnetic recording and reproducing device
JP2713011B2 (en) Information conversion method and information recording device / information reproducing device
JPS6318822A (en) Efm modulator
JPS63204822A (en) Code converter
JPH04302866A (en) Magnetic recording and reproducing device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050929

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee