JPH03132040A - バイポーラトランジスタとｃｍｏｓトランジスタを含む回路の製造方法 - Google Patents
バイポーラトランジスタとｃｍｏｓトランジスタを含む回路の製造方法Info
- Publication number
- JPH03132040A JPH03132040A JP2248602A JP24860290A JPH03132040A JP H03132040 A JPH03132040 A JP H03132040A JP 2248602 A JP2248602 A JP 2248602A JP 24860290 A JP24860290 A JP 24860290A JP H03132040 A JPH03132040 A JP H03132040A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- insulating
- collector terminal
- terminal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 37
- 238000000407 epitaxy Methods 0.000 claims description 30
- 238000009413 insulation Methods 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 5
- 230000006911 nucleation Effects 0.000 claims description 5
- 238000010899 nucleation Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 2
- 238000001465 metallisation Methods 0.000 abstract description 17
- 229920005591 polysilicon Polymers 0.000 description 35
- 229910021332 silicide Inorganic materials 0.000 description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000012827 research and development Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- -1 borizide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
- H01L29/0826—Pedestal collectors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、垂直に相次いで配置されたコレクタ、ベー
スおよびエミッタを有するバイポーラトランジスタおよ
びその製造方法に関するものである。
スおよびエミッタを有するバイポーラトランジスタおよ
びその製造方法に関するものである。
〔従来の技術］
たとえばアー、ヴエー、ヴイーダ−（Ａ、Ｗ、Ｗｉｅｄ
ｅｒ）、シーメンス研究開発報告、第１３巻（１９８４
）、第２４６頁以下に記載されているような最近のバイ
ポーラトランジスタは、コレクタ端子および能動的トラ
ンジスタ範囲に対して２つの分離したシリコンアイラン
ドを有する。これらのソリフンアイランドは高濃度にド
ープされた埋込まれた層、いわゆるサブコレクタまたは
埋込まれた層、により互いに接続されている。サブコレ
クタは通常基板のなかの植込みにより作られる。その上
に次いで能動的トランジスタ範囲に対するエピタキシャ
ル層が析出される。続いて酸化物絶縁の製造および深い
トレンチ絶縁を有するサブコレクタの構造化が行われる
。トランジスタの大きさおよび寄生的なコレクタ／基板
−キャパシタンスはこの装置ではサブコレクタの大きい
場所占有により決定される。
ｅｒ）、シーメンス研究開発報告、第１３巻（１９８４
）、第２４６頁以下に記載されているような最近のバイ
ポーラトランジスタは、コレクタ端子および能動的トラ
ンジスタ範囲に対して２つの分離したシリコンアイラン
ドを有する。これらのソリフンアイランドは高濃度にド
ープされた埋込まれた層、いわゆるサブコレクタまたは
埋込まれた層、により互いに接続されている。サブコレ
クタは通常基板のなかの植込みにより作られる。その上
に次いで能動的トランジスタ範囲に対するエピタキシャ
ル層が析出される。続いて酸化物絶縁の製造および深い
トレンチ絶縁を有するサブコレクタの構造化が行われる
。トランジスタの大きさおよび寄生的なコレクタ／基板
−キャパシタンスはこの装置ではサブコレクタの大きい
場所占有により決定される。
ＢｒＣＭＯ３回路、すなわちバイポーラトランジスタも
ＣＭＯＳトランジスタも含んでおり、またそれによって
両テクノロジーの利点を統合する回路の設計の際に、バ
イポーラトランジスタの能動的トランジスタ範囲のエピ
タキシャル析出後に初めて絶縁を製造することは決定的
な欠点を有する。すなわちバイポーラトランジスタの平
らなエピタキシー層およびシリコン表面に対するサブコ
レクタの位置がＣＭＯＳトランジスタにも強制される。
ＣＭＯＳトランジスタも含んでおり、またそれによって
両テクノロジーの利点を統合する回路の設計の際に、バ
イポーラトランジスタの能動的トランジスタ範囲のエピ
タキシャル析出後に初めて絶縁を製造することは決定的
な欠点を有する。すなわちバイポーラトランジスタの平
らなエピタキシー層およびシリコン表面に対するサブコ
レクタの位置がＣＭＯＳトランジスタにも強制される。
従って、バイポーラトランジスタの速度電位がたとえば
ｐチ中ネルトランジスタのドレイン／ウェル−キャパシ
タンスのかなりの劣化なしには利用され得ない（たとえ
ばエイチ、クローゼ（Ｈ，に１ｏｓｅ）はか“高速度Ｂ
Ｉ ＣＭＯＳテクノロジーに対するウェル最適化”、
ＥＳＳＤＲＥＣ８Ｂ参照）、約１ないし１．５μｍに過
ぎない厚みを有するＣＭＯＳプロセスに対して通常でな
い平らなエピタキシー層の植込みはウェルプロフィルの
新たな設定を必要とする。
ｐチ中ネルトランジスタのドレイン／ウェル−キャパシ
タンスのかなりの劣化なしには利用され得ない（たとえ
ばエイチ、クローゼ（Ｈ，に１ｏｓｅ）はか“高速度Ｂ
Ｉ ＣＭＯＳテクノロジーに対するウェル最適化”、
ＥＳＳＤＲＥＣ８Ｂ参照）、約１ないし１．５μｍに過
ぎない厚みを有するＣＭＯＳプロセスに対して通常でな
い平らなエピタキシー層の植込みはウェルプロフィルの
新たな設定を必要とする。
Ｂ Ｉ ＣＭＯ３回路に対する製造方法では、バイポー
ラ構成要素に対する製造過程はＣＭＯ３構成要素にかな
りの影響を有する。従って、ＣＭＯＳプロセスにおける
かなりの開発費用を犠牲にすることなく、実証されたバ
イボーラコンセプトをＢＩ ＣＭＯＳプロセスに導入す
ることは不可能である。
ラ構成要素に対する製造過程はＣＭＯ３構成要素にかな
りの影響を有する。従って、ＣＭＯＳプロセスにおける
かなりの開発費用を犠牲にすることなく、実証されたバ
イボーラコンセプトをＢＩ ＣＭＯＳプロセスに導入す
ることは不可能である。
ケイ、オー、ケネス（Ｋ、０．Ｋｅｎｎｅｔｈ）ほか、
米国電気電子学会論文集電子デバイス編、第３６巻（１
９８９）、第１３６２頁以下から、能動的トランジスタ
範囲が選択的エピタキシーによりサブコレクタの上に作
られるバイポーラトランジスタは知られている。コレク
タ端子は直接サブコレクタ上に設けられる。その際にベ
ース端子範囲も全コレクタ端子範囲も誘電的にシリコン
から絶縁されていない、このバイポーラトランジスタは
、そのエピタキシー層がもはやＣＭＯＳトランジスタに
強制されない（選択的エピタキシーりので、確かにＢＩ
ＣＭＯＳプロセスに適している。しかし、ベースおよび
コレクタ端子範囲の不十分な絶縁から、これらのトラン
ジスタを高速度応用に対して適さないものとする大きい
寄生的なキャパシタンス寄与が生ずる。さらに、これら
のトランジスタは所与の電流密度において高い損失電力
、従ってまた電力−遅延積に対する低い値を有する。
米国電気電子学会論文集電子デバイス編、第３６巻（１
９８９）、第１３６２頁以下から、能動的トランジスタ
範囲が選択的エピタキシーによりサブコレクタの上に作
られるバイポーラトランジスタは知られている。コレク
タ端子は直接サブコレクタ上に設けられる。その際にベ
ース端子範囲も全コレクタ端子範囲も誘電的にシリコン
から絶縁されていない、このバイポーラトランジスタは
、そのエピタキシー層がもはやＣＭＯＳトランジスタに
強制されない（選択的エピタキシーりので、確かにＢＩ
ＣＭＯＳプロセスに適している。しかし、ベースおよび
コレクタ端子範囲の不十分な絶縁から、これらのトラン
ジスタを高速度応用に対して適さないものとする大きい
寄生的なキャパシタンス寄与が生ずる。さらに、これら
のトランジスタは所与の電流密度において高い損失電力
、従ってまた電力−遅延積に対する低い値を有する。
（発明が解決しようとする課！ｆｉ）
従って、本発明の課題は、ＣＭＯ３構成要素の影響なし
にＢＩＣＭＯＳプロセスに集積可能であり、また減ぜら
れた寄生的キャパシタンス、特に減ぜられた基板／コレ
クターキャパシタンスを存するバイポーラトランジスタ
を提供することである。さらに、本発明の課題は、本発
明によるバイポーラトランジスタに対する製造方法であ
って、ＢＩＣＭＯＳプロセスに集積可能である製造方法
を提供することである。
にＢＩＣＭＯＳプロセスに集積可能であり、また減ぜら
れた寄生的キャパシタンス、特に減ぜられた基板／コレ
クターキャパシタンスを存するバイポーラトランジスタ
を提供することである。さらに、本発明の課題は、本発
明によるバイポーラトランジスタに対する製造方法であ
って、ＢＩＣＭＯＳプロセスに集積可能である製造方法
を提供することである。
この課題は、本発明によれば、垂直に相次いで配置され
たコレクタ、ベースおよびエミッタを有するバイポーラ
トランジスタにおいて、ａ）１つの半導体基板のなかに
隣合うトランジスタの隔離のために設けられている絶縁
酸化物領域の上に少なくとも部分的に配置されている埋
込まれたコレクタ端子層が設けられており、ｂ）絶縁酸
化物領域により囲まれており、伝導形は等しいがコレク
タより低抵抗であり、コレクタとコレクタを側部で囲む
絶縁構造との下側に配置されており、コレクタと電気的
に接続されているサブコレクタが設けられており、Ｃ）
埋込まれたコレクタ端子層が、コレクタを側部で完全に
囲み、コレクタを側部で埋込まれたコレクタ端子層から
絶縁し、また絶縁酸化物領域の内側でサブコレクタに達
する縁を有する絶縁構造により覆われており、 ｄ）埋込まれたコレクタ端子層がサブコレクタと直接に
接触しており、またコレクタがサブコレクタを介しての
み埋込まれたコレクタ端子層と電気的に接続されており
、 ｅ）能動的トランジスタ範囲の側部で金属化部で満たさ
れた接触孔が埋込まれたコレクタ端子層に達している ことを特徴とするバイポーラトランジスタにより解決さ
れる。
たコレクタ、ベースおよびエミッタを有するバイポーラ
トランジスタにおいて、ａ）１つの半導体基板のなかに
隣合うトランジスタの隔離のために設けられている絶縁
酸化物領域の上に少なくとも部分的に配置されている埋
込まれたコレクタ端子層が設けられており、ｂ）絶縁酸
化物領域により囲まれており、伝導形は等しいがコレク
タより低抵抗であり、コレクタとコレクタを側部で囲む
絶縁構造との下側に配置されており、コレクタと電気的
に接続されているサブコレクタが設けられており、Ｃ）
埋込まれたコレクタ端子層が、コレクタを側部で完全に
囲み、コレクタを側部で埋込まれたコレクタ端子層から
絶縁し、また絶縁酸化物領域の内側でサブコレクタに達
する縁を有する絶縁構造により覆われており、 ｄ）埋込まれたコレクタ端子層がサブコレクタと直接に
接触しており、またコレクタがサブコレクタを介しての
み埋込まれたコレクタ端子層と電気的に接続されており
、 ｅ）能動的トランジスタ範囲の側部で金属化部で満たさ
れた接触孔が埋込まれたコレクタ端子層に達している ことを特徴とするバイポーラトランジスタにより解決さ
れる。
コレクタの周りの埋込まれたコレクタ端子層のリング状
配置により可能なかぎり低抵抗の接続が達成される。コ
レクタ端子層としてはたとえばタングステン、ボリツィ
ド、高ドープされたポリシリコン、ケイ化物などが適し
ている。
配置により可能なかぎり低抵抗の接続が達成される。コ
レクタ端子層としてはたとえばタングステン、ボリツィ
ド、高ドープされたポリシリコン、ケイ化物などが適し
ている。
埋込まれたコレクタ端子層とコレクタとの間の接続をサ
ブコレクタにより実現することは本発明の範囲内にある
。サブコレクタはコレクタと等しい伝導形により高濃度
にドープされている。
ブコレクタにより実現することは本発明の範囲内にある
。サブコレクタはコレクタと等しい伝導形により高濃度
にドープされている。
コレクタ接続は埋込まれたコレクタ端子層を介して行わ
れるので、サブコレクタに対して、能動的コレクタに対
する面よりも少ししか大きくない面が必要とされる。埋
込まれた範囲と基板との間の接触面はコレクタ／基板−
キャパシタンスに通ずる。埋込まれたコレクタ端子層は
主として絶縁酸化物範囲の上に配置されているので、そ
れもコレクタ／基板−キャパシタンスに取るに足るほど
の寄与をしない。
れるので、サブコレクタに対して、能動的コレクタに対
する面よりも少ししか大きくない面が必要とされる。埋
込まれた範囲と基板との間の接触面はコレクタ／基板−
キャパシタンスに通ずる。埋込まれたコレクタ端子層は
主として絶縁酸化物範囲の上に配置されているので、そ
れもコレクタ／基板−キャパシタンスに取るに足るほど
の寄与をしない。
能動的トランジスタ範囲は本発明によるトランジスタの
なかに選択的エピタキシーにより作られる。
なかに選択的エピタキシーにより作られる。
サブコレクタは１つの構成では基板のなかに配置されて
いる。基板のなかでサブコレクタは絶縁酸化物領域によ
り囲まれている。サブコレクタはその際に植込みまたは
拡散によりその上に配置されている１つの伝導性の層か
ら作られる。サブコレクタが拡散により伝導性の層から
作られると、伝導性の層から埋込まれたコレクタ端子層
を形成することが有利である。コレクタはコレクタ端子
に調節され、または自己！Ｉｉ１節されて配置されてい
る。
いる。基板のなかでサブコレクタは絶縁酸化物領域によ
り囲まれている。サブコレクタはその際に植込みまたは
拡散によりその上に配置されている１つの伝導性の層か
ら作られる。サブコレクタが拡散により伝導性の層から
作られると、伝導性の層から埋込まれたコレクタ端子層
を形成することが有利である。コレクタはコレクタ端子
に調節され、または自己！Ｉｉ１節されて配置されてい
る。
サブコレクタは基板の上に配！することもできる。この
場合、絶縁酸化物領域を有する基板の上に全面にシリコ
ン層が、絶縁酸化物領域の上に多結晶に、またそれに対
して露出している基板表面の上に単結晶に成長するよう
に被覆されている。
場合、絶縁酸化物領域を有する基板の上に全面にシリコ
ン層が、絶縁酸化物領域の上に多結晶に、またそれに対
して露出している基板表面の上に単結晶に成長するよう
に被覆されている。
シリコン層を本来の場所にドープされてできるかぎり低
抵抗に析出させることは目的にかなっている。十分な低
抵抗性は（たとえばドーピング物質原子により植込まれ
たガラスまたは酸化物からの）ドープすべき原子による
被覆によっても達成され得る。ドーピング物質原子の本
来の場所にドープされた析出または拡散により後続の植
込みの際の結晶欠陥が回避される。構造化の後に、被覆
されたシリコン層の、絶縁酸化物範囲の上に配置された
部分が埋込まれたコレクタ端子層を形成し、また基板表
面の上に配置された単結晶の部分がサブコレクタを形成
する。この装置では埋込まれたコレクタ端子層は完全に
絶縁酸化物範囲の上に配置されている。サブコレクタと
基板との間の境界面は最小に保たれている。従って、こ
の配置により最小化された寄生的なコレクタ／基板−キ
ャパシタンスが達成される。
抵抗に析出させることは目的にかなっている。十分な低
抵抗性は（たとえばドーピング物質原子により植込まれ
たガラスまたは酸化物からの）ドープすべき原子による
被覆によっても達成され得る。ドーピング物質原子の本
来の場所にドープされた析出または拡散により後続の植
込みの際の結晶欠陥が回避される。構造化の後に、被覆
されたシリコン層の、絶縁酸化物範囲の上に配置された
部分が埋込まれたコレクタ端子層を形成し、また基板表
面の上に配置された単結晶の部分がサブコレクタを形成
する。この装置では埋込まれたコレクタ端子層は完全に
絶縁酸化物範囲の上に配置されている。サブコレクタと
基板との間の境界面は最小に保たれている。従って、こ
の配置により最小化された寄生的なコレクタ／基板−キ
ャパシタンスが達成される。
コレクタ端子層の上にコレクタを囲む絶縁構造が作られ
る。コレクタは選択的エピタキシーにより絶縁構造の内
側に形成される。
る。コレクタは選択的エピタキシーにより絶縁構造の内
側に形成される。
生じた構造の上にエミッタ／ベース複合が載せられる。
エミッタ／ベース複合に対してはもちろん種々のものが
可能である。１つの可能性はたとえば、ベース端子を能
動的トランジスタへ内部スペーサーにより自己調節して
製造することにある（たとえばアー、ヴエー、ヴイーダ
−（Ａ、Ｗ、Ｗｉｅｄｅｒ） 、シーメンス研究開発報
告、第１３巻（１９８４）、第２４６頁以下およびジエ
イ、エヌ、プルグハルツ（Ｊ、Ｎ、Ｂｕｒｇｈａｒｔｚ
）ほか、ＩＥＥＥ１１子デバイスレターズ、第９巻（１
９８８）、第２５９頁以下を参照）、この内部スペーサ
ーコンセプトではベースの製造は植込み、拡散または選
択的析出により可能である。他の可能性は、エミッタ／
ベース複合をティー、シー、チェノ（Ｔ、Ｃｈｅｎ）ほ
か、ＩＥＤＭテクニカルダイジェスト１９８８、第７４
０頁以下およびデイ−、エル、ハラメ（Ｄ。
可能である。１つの可能性はたとえば、ベース端子を能
動的トランジスタへ内部スペーサーにより自己調節して
製造することにある（たとえばアー、ヴエー、ヴイーダ
−（Ａ、Ｗ、Ｗｉｅｄｅｒ） 、シーメンス研究開発報
告、第１３巻（１９８４）、第２４６頁以下およびジエ
イ、エヌ、プルグハルツ（Ｊ、Ｎ、Ｂｕｒｇｈａｒｔｚ
）ほか、ＩＥＥＥ１１子デバイスレターズ、第９巻（１
９８８）、第２５９頁以下を参照）、この内部スペーサ
ーコンセプトではベースの製造は植込み、拡散または選
択的析出により可能である。他の可能性は、エミッタ／
ベース複合をティー、シー、チェノ（Ｔ、Ｃｈｅｎ）ほ
か、ＩＥＤＭテクニカルダイジェスト１９８８、第７４
０頁以下およびデイ−、エル、ハラメ（Ｄ。
Ｌ、Ｈａｒａｍｅ）ほか、Ｉ ＥＥＥ電子電子デバイス
レター筒１０巻（１９８９）、第１５６頁以下から知ら
れている仕方で外部スペーサーを有するベース端子の自
己調節により製造することにある。
レター筒１０巻（１９８９）、第１５６頁以下から知ら
れている仕方で外部スペーサーを有するベース端子の自
己調節により製造することにある。
本発明によるバイポーラトランジスタでは、基板内に絶
縁酸化物領域が製造された後に、能動的コレクタが選択
的エピタキシーにより製造されるので、本発明によるバ
イポーラトランジスタはＢＩＣＭＯＳコンセプトに集積
可能である。バイポーラ製造は完全にＣＭＯ３製造に無
関係に行われる。バイポーラ構成要素およびＣＭＯ３構
成要素は互いに無関係に最適化され得る。従って本発明
によるバイポーラトランジスタは、ＣＭＯＳプロセスに
おける別の開発作業を必要とせずに、各ＣＭＯＳプロセ
スに載せられ得る。
縁酸化物領域が製造された後に、能動的コレクタが選択
的エピタキシーにより製造されるので、本発明によるバ
イポーラトランジスタはＢＩＣＭＯＳコンセプトに集積
可能である。バイポーラ製造は完全にＣＭＯ３製造に無
関係に行われる。バイポーラ構成要素およびＣＭＯ３構
成要素は互いに無関係に最適化され得る。従って本発明
によるバイポーラトランジスタは、ＣＭＯＳプロセスに
おける別の開発作業を必要とせずに、各ＣＭＯＳプロセ
スに載せられ得る。
少なくとも１つの本発明によるバイポーラトランジスタ
を有するＢＩＣＭＯ３回路の製造の際に、伝導性の層を
ＣＭＯＳトランジスタに対するチャネル植込みおよびゲ
ート酸化物の生成の後に全面に被覆することは有利であ
る。伝導性の層は、それからゲート電極およびバイポー
ラトランジスタ製造に対して必要とされる伝導性の層の
範囲が生ずるように、構造化される。コレクタを囲む絶
縁構造が作られる絶縁層により、完全にプロセスされた
ＣＭＯＳトランジスタが被覆される。ゲート電極および
埋込まれたコレクタ端子層としての伝導性層のこの同時
の使用の際には製造プロセスでマスクが節減される。
を有するＢＩＣＭＯ３回路の製造の際に、伝導性の層を
ＣＭＯＳトランジスタに対するチャネル植込みおよびゲ
ート酸化物の生成の後に全面に被覆することは有利であ
る。伝導性の層は、それからゲート電極およびバイポー
ラトランジスタ製造に対して必要とされる伝導性の層の
範囲が生ずるように、構造化される。コレクタを囲む絶
縁構造が作られる絶縁層により、完全にプロセスされた
ＣＭＯＳトランジスタが被覆される。ゲート電極および
埋込まれたコレクタ端子層としての伝導性層のこの同時
の使用の際には製造プロセスでマスクが節減される。
本発明の他の構成はその他の請求項にあげられている。
〔実施例〕
以下、実施例および図面により本発明を一層詳細に説明
する。
する。
たとえばｐドープされた高抵抗の基板１１のなかにチ中
ネルーストッパー領域１２が配置されている（第１図参
照）、チャネル−ストッパー領域１２の上側に絶縁酸化
物領域１３が配置されている。絶縁酸化物領域１３とし
てはたとえばＬＯＧＯ５絶縁またはボックス絶縁が使用
される。絶縁酸化物領域１３の間に基板１１のなかにサ
ブコレクタ１４が配置されている。サブコレクタ１４は
たとえばｎｏ ドープされている。
ネルーストッパー領域１２が配置されている（第１図参
照）、チャネル−ストッパー領域１２の上側に絶縁酸化
物領域１３が配置されている。絶縁酸化物領域１３とし
てはたとえばＬＯＧＯ５絶縁またはボックス絶縁が使用
される。絶縁酸化物領域１３の間に基板１１のなかにサ
ブコレクタ１４が配置されている。サブコレクタ１４は
たとえばｎｏ ドープされている。
サブコレクタ１４の上側にコレクタ１５が配置されてい
る。コレクタ１５はたとえばｎ−ドープされている。コ
レクタＩ５の側部においてサブコレクタ１４の上に埋込
まれたコレクタ端子層１６が配置されている。埋込まれ
たコレクタ端子層１６は、コレクタ１５とサブコレクタ
１４を介してのみ接続しているように配置されている。
る。コレクタ１５はたとえばｎ−ドープされている。コ
レクタＩ５の側部においてサブコレクタ１４の上に埋込
まれたコレクタ端子層１６が配置されている。埋込まれ
たコレクタ端子層１６は、コレクタ１５とサブコレクタ
１４を介してのみ接続しているように配置されている。
埋込まれたコレクタ端子層１６は、サブコレクタ１４と
ならんで配置されている絶縁酸化物領域１３の上にも延
びている。埋込まれたコレクタ端子層１６は導電性であ
る。埋込まれたコレクタ端子層１６はたとえばｎｏ ド
ープされたポリシリコン、ケイ化物、ボリツィド、タン
グステンなどから成っている。
ならんで配置されている絶縁酸化物領域１３の上にも延
びている。埋込まれたコレクタ端子層１６は導電性であ
る。埋込まれたコレクタ端子層１６はたとえばｎｏ ド
ープされたポリシリコン、ケイ化物、ボリツィド、タン
グステンなどから成っている。
コレクタ１５は絶縁構造１７により囲まれている。高さ
方向に絶縁構造１７およびコレクタ１５はほぼ高さで終
わっている。絶縁構造１７はたとえばシリコン酸化物か
ら成っている。絶縁構造１７は側部で絶縁酸化物領域１
３の先へ達している。
方向に絶縁構造１７およびコレクタ１５はほぼ高さで終
わっている。絶縁構造１７はたとえばシリコン酸化物か
ら成っている。絶縁構造１７は側部で絶縁酸化物領域１
３の先へ達している。
絶縁構造１７は埋込まれたコレクタ端子層１６を完全に
覆っている。埋込まれたコレクタ端子層１６の上側およ
びその下に位置する絶縁酸化物領域１３の上側に金属化
部を有する接触孔がコレクタ接触部にとして配置されて
いる。コレクタ１５の上にベース１８が配置されている
。ベース１８はリング状にベース端子１９により囲まれ
ている。
覆っている。埋込まれたコレクタ端子層１６の上側およ
びその下に位置する絶縁酸化物領域１３の上側に金属化
部を有する接触孔がコレクタ接触部にとして配置されて
いる。コレクタ１５の上にベース１８が配置されている
。ベース１８はリング状にベース端子１９により囲まれ
ている。
ベース端子１９はたとえばｐｏ ドープされたポリシリ
コンから成っている。ベース端子１９は主として絶縁構
造１７の上に配置されている。
コンから成っている。ベース端子１９は主として絶縁構
造１７の上に配置されている。
ベース端子１９を完全に覆う酸化物層１１０が設けられ
ている。ベース１８の上側で酸化物層ｌｌＯが１つの孔
を郭定している。この孔の上にｎ゛ドープれたポリシリ
コンから成るエミッタ端子１１１が配置されている。エ
ミッタ１１２はエミッタ１】１から拡散により作られる
。酸化物層１１０のなかに、ベース接触部Ｂとしての金
属化部により満たされている接触孔が設けられている。
ている。ベース１８の上側で酸化物層ｌｌＯが１つの孔
を郭定している。この孔の上にｎ゛ドープれたポリシリ
コンから成るエミッタ端子１１１が配置されている。エ
ミッタ１１２はエミッタ１】１から拡散により作られる
。酸化物層１１０のなかに、ベース接触部Ｂとしての金
属化部により満たされている接触孔が設けられている。
エミッタ端子１１１の上にエミッタ接触部Ｅとしての金
属化部が設けられている。
属化部が設けられている。
埋込まれたコレクタ端子層１６は部分的に絶縁酸化物領
域１３を越えて延びているので、サブコレクタ１４の面
積、従ってまた寄生的なコレクタ／基板−キャパシタン
スは従来の技術に比較して小さくされる。
域１３を越えて延びているので、サブコレクタ１４の面
積、従ってまた寄生的なコレクタ／基板−キャパシタン
スは従来の技術に比較して小さくされる。
本発明によるバイポーラトランジスタの１つの別の実施
例（第２図参照）では、ｐ伝導性かつ高抵抗である基板
２１のなかにチャネル−ストッパｅ１Ｍ２２が配置され
ている。チャネル−ストッパー領域２２の上側に絶縁酸
化物領域２３が配置されている。基板２１のなかに、絶
縁酸化物領域２３により囲まれているサブコレクタ２４
が配置されている。サブコレクタ２４はたとえばｎ゛伝
導性である。サブコレクタ２４の上に、ｎ−ドープされ
たコレクタ２５が配置されている。コレクタ２５を囲ん
でリング状の埋込まれたコレクタ端子層２６が配置され
ている。埋込まれたコレクタ端子層２６は二重層として
構成されている。それはｎ３ ドープされたポリシリコ
ン層２６ａおよびその上に配置された金属ケイ化物層２
６ｂから成っている。ポリシリコン層２６ａはサブコレ
クタ２４と直接に接続している。埋込まれたコレクタ端
子層２６とコレクタ２５との間に、たとえばシリコン酸
化物またはシリコン窒化物から成る側面絶縁２７ａが設
けられている。それによりコレクタ２５はサブコレクタ
２４を介してのみ埋込まれたコレクタ端子層２６と接続
されている。埋込まれたコレクタ端子層のリング状配置
により既に、たとえば１１００ｎに過ぎない深さを有す
る平らなサブコレクタ２４により、トランジスタの占有
場所および寄生的なコレクタ／基板キャパシタンスが高
められることなく、十分に小さいコレクタ軌道抵抗が実
現される。
例（第２図参照）では、ｐ伝導性かつ高抵抗である基板
２１のなかにチャネル−ストッパｅ１Ｍ２２が配置され
ている。チャネル−ストッパー領域２２の上側に絶縁酸
化物領域２３が配置されている。基板２１のなかに、絶
縁酸化物領域２３により囲まれているサブコレクタ２４
が配置されている。サブコレクタ２４はたとえばｎ゛伝
導性である。サブコレクタ２４の上に、ｎ−ドープされ
たコレクタ２５が配置されている。コレクタ２５を囲ん
でリング状の埋込まれたコレクタ端子層２６が配置され
ている。埋込まれたコレクタ端子層２６は二重層として
構成されている。それはｎ３ ドープされたポリシリコ
ン層２６ａおよびその上に配置された金属ケイ化物層２
６ｂから成っている。ポリシリコン層２６ａはサブコレ
クタ２４と直接に接続している。埋込まれたコレクタ端
子層２６とコレクタ２５との間に、たとえばシリコン酸
化物またはシリコン窒化物から成る側面絶縁２７ａが設
けられている。それによりコレクタ２５はサブコレクタ
２４を介してのみ埋込まれたコレクタ端子層２６と接続
されている。埋込まれたコレクタ端子層のリング状配置
により既に、たとえば１１００ｎに過ぎない深さを有す
る平らなサブコレクタ２４により、トランジスタの占有
場所および寄生的なコレクタ／基板キャパシタンスが高
められることなく、十分に小さいコレクタ軌道抵抗が実
現される。
埋込まれたコレクタ端子層２６の上側に、たとえばシリ
コン酸化物から成る絶縁構造２７が配置されている。絶
縁構造２７は高さ方向に側面絶縁２７ａおよびコレクタ
２５の高さで終わっている。
コン酸化物から成る絶縁構造２７が配置されている。絶
縁構造２７は高さ方向に側面絶縁２７ａおよびコレクタ
２５の高さで終わっている。
絶縁構造２７のなかに、コレクタ接触部にとしての金属
化部で満たされている接触孔が設けられている。
化部で満たされている接触孔が設けられている。
コレクタ２５の上に、たとえばｐドープされているベー
ス２８が配置されている。ベース２８は、たとえばｐ８
ドープされておりかつ多結晶シリコンから成るベース
端子２９によりリング状に囲まれている。ベース端子２
９は、エミッタ範囲を郭定する孔を有する酸化物層２１
０により覆われている。酸化物層２１０の上に、ｎ４
ドープされたポリシリコンから成るエミッタ端子２１１
が配置されている。エミッタ端子２１１から拡散により
エミッタ２１２が作られる。酸化物層２１０のなかに、
ベース接触部Ｂとしての金属化部により満たされている
接触孔が設けられている。エミッタ端子２１１の上にエ
ミッタ接触部Ｅとしての金属化部が配置されている。
ス２８が配置されている。ベース２８は、たとえばｐ８
ドープされておりかつ多結晶シリコンから成るベース
端子２９によりリング状に囲まれている。ベース端子２
９は、エミッタ範囲を郭定する孔を有する酸化物層２１
０により覆われている。酸化物層２１０の上に、ｎ４
ドープされたポリシリコンから成るエミッタ端子２１１
が配置されている。エミッタ端子２１１から拡散により
エミッタ２１２が作られる。酸化物層２１０のなかに、
ベース接触部Ｂとしての金属化部により満たされている
接触孔が設けられている。エミッタ端子２１１の上にエ
ミッタ接触部Ｅとしての金属化部が配置されている。
この実施例は、コレクタ２５が埋込まれたコレクタ端子
層２６に自己！ｊ１節されて製造可能であるという利点
を有する。自己調節される製造のために、絶縁構造２７
を生成するホト技術と等しいホト技術により、埋込まれ
たコレクタ端子層２６が構造化される。側面絶縁２７ａ
の生成の後にコレクタ２５が選択的エピタキシーにより
製造される。
層２６に自己！ｊ１節されて製造可能であるという利点
を有する。自己調節される製造のために、絶縁構造２７
を生成するホト技術と等しいホト技術により、埋込まれ
たコレクタ端子層２６が構造化される。側面絶縁２７ａ
の生成の後にコレクタ２５が選択的エピタキシーにより
製造される。
第３図には本発明によるトランジスタに対する別の実施
例が示されている。高抵抗かつｐ伝導性である基板３１
のなかに再びチャネル−ストッパー領域３２が配置され
ている。チ￥ネルーストッパー？ｉＨ域３２の上側に絶
縁酸化物領域３３が配置されている。絶縁酸化物範囲３
３の間に、ｎｏ ドープされたサブコレクタ３４が配置
されている。
例が示されている。高抵抗かつｐ伝導性である基板３１
のなかに再びチャネル−ストッパー領域３２が配置され
ている。チ￥ネルーストッパー？ｉＨ域３２の上側に絶
縁酸化物領域３３が配置されている。絶縁酸化物範囲３
３の間に、ｎｏ ドープされたサブコレクタ３４が配置
されている。
サブコレクタ３４の上に、ｎ−ドープされたコレクタ３
５が配置されている。コレクタ３５は、たとえばシリコ
ン酸化物またはシリコン窒化物から成る側面絶縁３７ａ
により囲まれている。コレクタ３５に自己調節されて、
側面絶縁３７ａの外側でコレクタ３５をリング状に囲ん
でおりまたたとえば金属ケイ化物から成る埋込まれたコ
レクタ端子層３６が配置されている。埋込まれたコレク
タ端子層３６は部分的にサブコレクタ３４の上に配置さ
れて、それと接続されており、また部分的に絶縁酸化物
領域３３の上に配置されている。サブコレクタ３４の上
でコレクタ３５は埋込まれたコレクタ端子層３６と接続
されている。
５が配置されている。コレクタ３５は、たとえばシリコ
ン酸化物またはシリコン窒化物から成る側面絶縁３７ａ
により囲まれている。コレクタ３５に自己調節されて、
側面絶縁３７ａの外側でコレクタ３５をリング状に囲ん
でおりまたたとえば金属ケイ化物から成る埋込まれたコ
レクタ端子層３６が配置されている。埋込まれたコレク
タ端子層３６は部分的にサブコレクタ３４の上に配置さ
れて、それと接続されており、また部分的に絶縁酸化物
領域３３の上に配置されている。サブコレクタ３４の上
でコレクタ３５は埋込まれたコレクタ端子層３６と接続
されている。
埋込まれたコレクタ端子層３６の上側に、たとえばシリ
コン酸化物から成る絶縁構造３７が配置されている。絶
縁構造３７は高さ方向に側面絶縁３７ａおよびコレクタ
３５の高さで終わっている。
コン酸化物から成る絶縁構造３７が配置されている。絶
縁構造３７は高さ方向に側面絶縁３７ａおよびコレクタ
３５の高さで終わっている。
絶縁構造３７のなかに、埋込まれたコレクタ端子層３６
に達し、またコレクタ接触部にとしての金属化部で満た
されている接触孔が設けられている。
に達し、またコレクタ接触部にとしての金属化部で満た
されている接触孔が設けられている。
これまでに説明した複合は第２図に示されている実施例
の相応の複合と類僚に構成されている。
の相応の複合と類僚に構成されている。
コレクタ３５の上にベース３８が配置されている。ベー
ス３８はたとえばｐドープされている。
ス３８はたとえばｐドープされている。
ベース３８はベース端子３９により囲まれている。
ベース端子３９は第１のベース端子範囲３９ａおよび第
２のベース端子範囲３９ｂから形成される。
２のベース端子範囲３９ｂから形成される。
第１のベース端子範囲３９ａはベース３８をリング状に
囲んでいる。第１のベース端子範囲３９ａはｐ４ ドー
プされている。第１のベース端子範囲３９ａは再びｐ〜
ドープされた第２のベース端子範囲３９ｂによりリング
状に囲まれている。
囲んでいる。第１のベース端子範囲３９ａはｐ４ ドー
プされている。第１のベース端子範囲３９ａは再びｐ〜
ドープされた第２のベース端子範囲３９ｂによりリング
状に囲まれている。
ベース端子３９の上に、ベース３８と第１のベース端子
範囲３９ａとの間の境界範囲を確実に覆うように構造化
されている酸化物層３１０が配置されている。さらに酸
化物層３１０は、０＝ｐ０ドープされた第２のベース端
子間１１１Ｊ３９ｂが酸化物層３１０により覆われてい
ないように構造化されている。酸化物層３１０の上に、
ｎ゛ ドープされたポリシリコンから成り酸化物層３１
０の外縁で終わるエミッタ端子３１１が配置されている
。
範囲３９ａとの間の境界範囲を確実に覆うように構造化
されている酸化物層３１０が配置されている。さらに酸
化物層３１０は、０＝ｐ０ドープされた第２のベース端
子間１１１Ｊ３９ｂが酸化物層３１０により覆われてい
ないように構造化されている。酸化物層３１０の上に、
ｎ゛ ドープされたポリシリコンから成り酸化物層３１
０の外縁で終わるエミッタ端子３１１が配置されている
。
エミッタ端子３１１から拡散によりベース３８上にエミ
ッタ３１２が生成される。エミッタ端子３１１の上に金
属ケイ化物層３１３が配置されており、それに図示され
ている断面の外側でエミッタ接触部が達している。金属
ケイ化物層３１３およびエミッタ端子３１１は完全に酸
化物構造３１４により覆われている。酸化物構造３１４
は、金属ケイ化物層３１３を覆う１つの層と側面を覆う
側面とから成っている。第２のベース端子範囲３９ｂお
よび第１のベース端子範囲３９ａならびに酸化物構造３
１４の露出範囲全体を覆う金属ベース接触部が設けられ
ている。
ッタ３１２が生成される。エミッタ端子３１１の上に金
属ケイ化物層３１３が配置されており、それに図示され
ている断面の外側でエミッタ接触部が達している。金属
ケイ化物層３１３およびエミッタ端子３１１は完全に酸
化物構造３１４により覆われている。酸化物構造３１４
は、金属ケイ化物層３１３を覆う１つの層と側面を覆う
側面とから成っている。第２のベース端子範囲３９ｂお
よび第１のベース端子範囲３９ａならびに酸化物構造３
１４の露出範囲全体を覆う金属ベース接触部が設けられ
ている。
第４図には本発明によるトランジスタに対する別の実施
例が示されている。ｐドープされておりかつ高抵抗であ
る基板４１のなかにチャネル−ストッパー領域４２が配
置されている。チャネルストッパー領域４２の上側に絶
縁酸化物領域４３が配置されている。ｖ！！、総酸化物
＄頁域４３は基板４１の表面の自由な範囲を郭定する。
例が示されている。ｐドープされておりかつ高抵抗であ
る基板４１のなかにチャネル−ストッパー領域４２が配
置されている。チャネルストッパー領域４２の上側に絶
縁酸化物領域４３が配置されている。ｖ！！、総酸化物
＄頁域４３は基板４１の表面の自由な範囲を郭定する。
基板４１の表面上にサブコレクタ４４が配置されている
。サブコレクタ４４は埋込まれたコレクタ端子層４６に
より囲まれている。サブコレクタ４４および埋込まれた
コレクタ端子層４６はシリコンの同時のエピタキシャル
かつ多結晶性の析出により製造される。それらは析出の
際に本来の位！にドープされる。サブコレクタ４４およ
びコレクタ端子層４６をドープする他の可能性は、別の
層（たとえばドープされたガラスまたは酸化物、ｎゝポ
リシリコンなど）を取付け、またこの層をドーピング物
質の注入後に再び除去することである。同時のエピタキ
シャルかつ多結晶性の析出の際に、単結晶性のシリコン
基Ｆｉ４１の表面の上に配置されているサブコレクタ４
４は単結晶性に成長し、他方において絶縁酸化物範囲４
３の上に配置されている埋込まれたコレクタ端子層４６
は多結晶性に成長する。
。サブコレクタ４４は埋込まれたコレクタ端子層４６に
より囲まれている。サブコレクタ４４および埋込まれた
コレクタ端子層４６はシリコンの同時のエピタキシャル
かつ多結晶性の析出により製造される。それらは析出の
際に本来の位！にドープされる。サブコレクタ４４およ
びコレクタ端子層４６をドープする他の可能性は、別の
層（たとえばドープされたガラスまたは酸化物、ｎゝポ
リシリコンなど）を取付け、またこの層をドーピング物
質の注入後に再び除去することである。同時のエピタキ
シャルかつ多結晶性の析出の際に、単結晶性のシリコン
基Ｆｉ４１の表面の上に配置されているサブコレクタ４
４は単結晶性に成長し、他方において絶縁酸化物範囲４
３の上に配置されている埋込まれたコレクタ端子層４６
は多結晶性に成長する。
サブコレクタ４４の上にコレクタ４５が配置されている
。コレクタ４５はｎ−ドープされている。
。コレクタ４５はｎ−ドープされている。
コレクタ４５は絶縁構造４７により囲まれている。
コレクタ４５の上に、リング状にベース端子４９により
囲まれているベース４８が続いている。ベース４８はｐ
ドープされており、ベース端子４９はｐｏ ドープされ
ている。ベース端子４９の内側のベース４８の上側にｎ
ドープされたエミッタ４１２が配置されている。絶縁構
造４７は高さ方向にベース端子４９およびエミッタ４１
２の高さで終わっている。
囲まれているベース４８が続いている。ベース４８はｐ
ドープされており、ベース端子４９はｐｏ ドープされ
ている。ベース端子４９の内側のベース４８の上側にｎ
ドープされたエミッタ４１２が配置されている。絶縁構
造４７は高さ方向にベース端子４９およびエミッタ４１
２の高さで終わっている。
絶縁構造４７のなかに、埋込まれたコレクタ端子層４６
に達し、またコレクタ接触部にとしての金属化部により
満たされている接触孔が設けられている。
に達し、またコレクタ接触部にとしての金属化部により
満たされている接触孔が設けられている。
ベース端子４９と絶縁構造４７との間の境界にｐ９ ド
ープされたポリシリコン層４１３が配置されている。ベ
ース端子４９はｐ３ドープされたポリシリコン層４１３
から拡散により製造される。
ープされたポリシリコン層４１３が配置されている。ベ
ース端子４９はｐ３ドープされたポリシリコン層４１３
から拡散により製造される。
ｐｏ ドープされたポリシリコン層４１３は少なくとも
１つの側で絶縁構造４７まで、そこでベース端子４９の
接触が可能であるまで、延び出ている。
１つの側で絶縁構造４７まで、そこでベース端子４９の
接触が可能であるまで、延び出ている。
ｐ２ ドープされたポリシリコン層４１３は酸化物層４
１０により完全に覆われている。酸化物１１４１０はエ
ミッタ４１２の表面を覆われないままにしておく、酸化
物層４１０およびエミッタ４１２の表面の上に、ｎｏ
ドープされたポリシリコンから成るエミッタ端子４１１
が配置されている。エミッタ端子４１１からエミッタ４
１２が拡散により製造される。
１０により完全に覆われている。酸化物１１４１０はエ
ミッタ４１２の表面を覆われないままにしておく、酸化
物層４１０およびエミッタ４１２の表面の上に、ｎｏ
ドープされたポリシリコンから成るエミッタ端子４１１
が配置されている。エミッタ端子４１１からエミッタ４
１２が拡散により製造される。
酸化物層４１０のなかに、ｐｏ ドープされたポリシリ
コン層４１３に達し、またベース接触部Ｂとしての金属
化部により満たされている接触孔が設けられている。エ
ミッタ端子４１１はエミッタ接触部Ｅとしての金属化部
により覆われている。
コン層４１３に達し、またベース接触部Ｂとしての金属
化部により満たされている接触孔が設けられている。エ
ミッタ端子４１１はエミッタ接触部Ｅとしての金属化部
により覆われている。
第５図 にはＢＩＣＭＯ３装置が示されている。
ｐ９ ドープされたシリコン基板５１の上にｐ−ドープ
されたエピタキシー層５２が配置されている。
されたエピタキシー層５２が配置されている。
エピタキシー層５２のなかに１つのｎドープされたウェ
ル５３および２つのｐドープされたウェル５４が配置さ
れている。ウェル５３．５４の縁に、隣接するトランジ
スタを確実に隔離するために絶縁酸化物領域５５が設け
られている。ｎドープされたウェル５３のなかにｐチャ
ネルトランジスタが配置されており、その詳細は図面を
見易くするために示されていない、ｐチャネルトランジ
スタはソース接触部ｓｐおよびドレイン接触部ＤＰを有
する。ｐチャネルトランジスタはさらにゲート酸化物５
６およびゲート電極Ｇｐを有する。第１のｐドープされ
たウェル５４ａのなかにｎチャネルトランジスタが配置
されており、その詳細は再び図面を見易くするために示
されていない、ｎチャネルトランジスタはソース接触部
Ｓｎおよびドレイン接触部Ｄｎを有する。ｎチャネルト
ランジスタはさらにゲート酸化物５６およびゲート電極
Ｇｎを存する。
ル５３および２つのｐドープされたウェル５４が配置さ
れている。ウェル５３．５４の縁に、隣接するトランジ
スタを確実に隔離するために絶縁酸化物領域５５が設け
られている。ｎドープされたウェル５３のなかにｐチャ
ネルトランジスタが配置されており、その詳細は図面を
見易くするために示されていない、ｐチャネルトランジ
スタはソース接触部ｓｐおよびドレイン接触部ＤＰを有
する。ｐチャネルトランジスタはさらにゲート酸化物５
６およびゲート電極Ｇｐを有する。第１のｐドープされ
たウェル５４ａのなかにｎチャネルトランジスタが配置
されており、その詳細は再び図面を見易くするために示
されていない、ｎチャネルトランジスタはソース接触部
Ｓｎおよびドレイン接触部Ｄｎを有する。ｎチャネルト
ランジスタはさらにゲート酸化物５６およびゲート電極
Ｇｎを存する。
Ｐドープされたウェル５４の間にエピタキシーＦＭ５２
の表面に本発明によるバイポーラトランジスタが配置さ
れている。その際に２ドープされたウェル５４はチャネ
ル−ストッパー領域として作用する。絶縁酸化物領域の
間に、ｎｏ ドープされたサブコレクタ５７が配置され
ている。サブコレクタ５７の上に、ｎ“ ドープされた
コレクタ５８および埋込まれたコレクタ端子層５９が配
置されている。埋込まれたコレクタ端子層５９はたとえ
ばｎｏ ドープされたポリシリコンから成っている。
の表面に本発明によるバイポーラトランジスタが配置さ
れている。その際に２ドープされたウェル５４はチャネ
ル−ストッパー領域として作用する。絶縁酸化物領域の
間に、ｎｏ ドープされたサブコレクタ５７が配置され
ている。サブコレクタ５７の上に、ｎ“ ドープされた
コレクタ５８および埋込まれたコレクタ端子層５９が配
置されている。埋込まれたコレクタ端子層５９はたとえ
ばｎｏ ドープされたポリシリコンから成っている。
ゲート電極Ｇｐ、Ｇｎは埋込まれたコレクタ端子層５９
と同一の材料、たとえばｎｏ ドープされたポリシリコ
ンから成っている。従ってゲート電極ＧｐおよびＯｎは
埋込まれたコレクタ端子層５９と同一のステップで製造
され得る。このことはマスクの節減を意味する。ｐチャ
ネルトランジスタ、ｎチャネルトランジスタおよび埋込
まれたコレクタ端子層５９を覆い、またコレクタ５８を
囲んでいる絶縁層５１０が設けられている。絶縁層５１
０のなかに、接触孔が設けられており、それを介してソ
ース接触部Ｓｐ、Ｓｎおよびドレイン接触部Ｄｐ、Ｄｎ
がソースまたはドレイン領域と接触している。コレクタ
５８の上にたとえばベース／エミッタ複合が、たとえば
アー、ヴエー、ヴイーダ−（＾、Ｗ、Ｗｉｅｄｅｒ）、
シーメンス研究開発報告、第１３巻（１９８４）、第２
４６頁以下から公知のように、二重ポリシリコンテクノ
ロジーで配置されている。
と同一の材料、たとえばｎｏ ドープされたポリシリコ
ンから成っている。従ってゲート電極ＧｐおよびＯｎは
埋込まれたコレクタ端子層５９と同一のステップで製造
され得る。このことはマスクの節減を意味する。ｐチャ
ネルトランジスタ、ｎチャネルトランジスタおよび埋込
まれたコレクタ端子層５９を覆い、またコレクタ５８を
囲んでいる絶縁層５１０が設けられている。絶縁層５１
０のなかに、接触孔が設けられており、それを介してソ
ース接触部Ｓｐ、Ｓｎおよびドレイン接触部Ｄｐ、Ｄｎ
がソースまたはドレイン領域と接触している。コレクタ
５８の上にたとえばベース／エミッタ複合が、たとえば
アー、ヴエー、ヴイーダ−（＾、Ｗ、Ｗｉｅｄｅｒ）、
シーメンス研究開発報告、第１３巻（１９８４）、第２
４６頁以下から公知のように、二重ポリシリコンテクノ
ロジーで配置されている。
ソース接触部Ｓｐ、Ｓｎ、ドレイン接触部Ｄｐ、Ｄｎ、
ベース接触部Ｂ、エミッタ接触部Ｅおよびコレクタ接触
部Ｋに対する接触孔エツチングは１つのマスクによる１
つのプロセスステップでエツチングされ得る。
ベース接触部Ｂ、エミッタ接触部Ｅおよびコレクタ接触
部Ｋに対する接触孔エツチングは１つのマスクによる１
つのプロセスステップでエツチングされ得る。
バイポーラトランジスタはエピタキシー層５２の表面に
配！されているので、またコレクタ５８は選択的エピタ
キシーにより生成されるので、０ＭＯ３構成要素（ｐチ
ャネルトランジスタおよびｎチャネルトランジスタ）は
バイポーラトランジスタに無関係に最適化可能である。
配！されているので、またコレクタ５８は選択的エピタ
キシーにより生成されるので、０ＭＯ３構成要素（ｐチ
ャネルトランジスタおよびｎチャネルトランジスタ）は
バイポーラトランジスタに無関係に最適化可能である。
そのつどの用途に対してビルディングブロック原理によ
り最良のＰチャネルトランジスタ、最良のｎチャネルト
ランジスタおよび最良のバイポーラトランジスタが互い
に組み合わされる。
り最良のＰチャネルトランジスタ、最良のｎチャネルト
ランジスタおよび最良のバイポーラトランジスタが互い
に組み合わされる。
以下では実施例により本発明によるトランジスタの製造
を一層詳細に説明する。実施例の基礎となっているのは
約０．１３μｍの調節許容差を有する０、４μｍホトリ
トグラフィである。
を一層詳細に説明する。実施例の基礎となっているのは
約０．１３μｍの調節許容差を有する０、４μｍホトリ
トグラフィである。
第１図に示されているバイポーラトランジスタを製造す
るため、基板１１のなかにチャネル−ストッパー領域が
植込みにより、また絶縁酸化物領域１３がたとえばＬＯ
ＧＯ３技術により製造される（第６図参照符号）、基板
１１としてはたとえば弱ρドープされた（１００）チッ
クラルスキーシリコンが使用される。絶縁酸化物領域１
３の厚みはたとえば０．４μｍである。基板表面１１の
上で絶縁酸化物範囲１３により覆われない範囲はたとえ
ば１．６ Ｘ １．６μｍ１の大きさを有する。
るため、基板１１のなかにチャネル−ストッパー領域が
植込みにより、また絶縁酸化物領域１３がたとえばＬＯ
ＧＯ３技術により製造される（第６図参照符号）、基板
１１としてはたとえば弱ρドープされた（１００）チッ
クラルスキーシリコンが使用される。絶縁酸化物領域１
３の厚みはたとえば０．４μｍである。基板表面１１の
上で絶縁酸化物範囲１３により覆われない範囲はたとえ
ば１．６ Ｘ １．６μｍ１の大きさを有する。
構造の上に全面に伝導性の層１６１が被覆される（第７
図参照）、伝導性の層１６１はたとえば１５０ｎｍの厚
みを有する。伝導性の層１６１はたとえば金属ケイ化物
、ｎ゛ ドープされたポリシリコン、ボリツィド、タン
グステンなどから成っている。伝導性の層１６１はｎド
ープするイオンで植込まれる。温度ステップのなかでサ
ブコレクタ１４がドーピング物質の拡散により伝導性の
層１６１から基板■１のなかに生成される。伝導性の層
１６１は完成したトランジスタのなかでサブコレクタ１
４を導体路に接続する機能を有する。
図参照）、伝導性の層１６１はたとえば１５０ｎｍの厚
みを有する。伝導性の層１６１はたとえば金属ケイ化物
、ｎ゛ ドープされたポリシリコン、ボリツィド、タン
グステンなどから成っている。伝導性の層１６１はｎド
ープするイオンで植込まれる。温度ステップのなかでサ
ブコレクタ１４がドーピング物質の拡散により伝導性の
層１６１から基板■１のなかに生成される。伝導性の層
１６１は完成したトランジスタのなかでサブコレクタ１
４を導体路に接続する機能を有する。
ホト技術により伝導性の層１６１は、それから埋込まれ
たコレクタ端子層１６が生ずるように（第８図参照）構
造化される。埋込まれたコレクタ端子層１６はサブコレ
クタ１４の１つの側に、接続する絶縁酸化物領域１３ま
で達するように配置されている。構造の表面の上に全面
にたとえば３００ｎｍの厚みを存する絶縁層が析出され
る。別のホト技術により絶縁層は、絶縁構造１７が生ず
るように構造化される。絶縁構造１７は、サブコレクタ
１４の表面が露出されている範囲を含んでいる。
たコレクタ端子層１６が生ずるように（第８図参照）構
造化される。埋込まれたコレクタ端子層１６はサブコレ
クタ１４の１つの側に、接続する絶縁酸化物領域１３ま
で達するように配置されている。構造の表面の上に全面
にたとえば３００ｎｍの厚みを存する絶縁層が析出され
る。別のホト技術により絶縁層は、絶縁構造１７が生ず
るように構造化される。絶縁構造１７は、サブコレクタ
１４の表面が露出されている範囲を含んでいる。
選択的エピタキシーに対して必要とされる一般に知られ
ている清浄化ステップの実行の後に、コレクタ１５が選
択的エピタキシャル析出によりサブコレクタ１４の露出
している表面の上に生成される（第９図参照）、絶縁構
造１７により郭定された範囲はその際に上縁まで満たさ
れている。コレクタＩ５がｎドープされる。ドーピング
濃度はたとえば２ＸｌＯ”ｃ＋１’である。
ている清浄化ステップの実行の後に、コレクタ１５が選
択的エピタキシャル析出によりサブコレクタ１４の露出
している表面の上に生成される（第９図参照）、絶縁構
造１７により郭定された範囲はその際に上縁まで満たさ
れている。コレクタＩ５がｎドープされる。ドーピング
濃度はたとえば２ＸｌＯ”ｃ＋１’である。
構造の表面上に全面にシリコン層１９１が被覆される（
第１０図参照）、シリコン層１９１はｐドープするイオ
ンで植込まれる。シリコン層１９１の厚みはたとえば１
５０ｎｍである。シリコン１１１９１の析出はたとえば
多結晶性または炉のなかで無定形に行われる。しかし、
別の製造方法に対しては、シリコン範囲の上に、すなわ
ちコレクタ１５の表面上にコレクタ１５の結晶方向、従
ってまた基板工１の結晶方向を有する単結晶性の層が生
ずるように、層をエピタキシー反応器のなかで全面に析
出させるのが有利である。酸化物の台の上、すなわち絶
縁構造１７の上にのみ、析出されたシリコン材料が多結
晶性に成長する。このような経過は、後で選択的に析出
すべきベースのできるかぎり粒界のない成長を保証する
ために有利である（第１２図の説明を参照）。
第１０図参照）、シリコン層１９１はｐドープするイオ
ンで植込まれる。シリコン層１９１の厚みはたとえば１
５０ｎｍである。シリコン１１１９１の析出はたとえば
多結晶性または炉のなかで無定形に行われる。しかし、
別の製造方法に対しては、シリコン範囲の上に、すなわ
ちコレクタ１５の表面上にコレクタ１５の結晶方向、従
ってまた基板工１の結晶方向を有する単結晶性の層が生
ずるように、層をエピタキシー反応器のなかで全面に析
出させるのが有利である。酸化物の台の上、すなわち絶
縁構造１７の上にのみ、析出されたシリコン材料が多結
晶性に成長する。このような経過は、後で選択的に析出
すべきベースのできるかぎり粒界のない成長を保証する
ために有利である（第１２図の説明を参照）。
シリコン層１９１の上に酸化物層が全面にたとえば１５
０ｎｍの厚みで析出される。ホト技術に従って、酸化物
層およびシリコンｊ１１９１から成る二重層が構造化さ
れる。その際にシリコン層１９１からベース端子１９が
製造される。酸化物層からは、ベース端子１９を覆う酸
化物層１１０の一部分が製造される。ベース端子１９は
リング状であり、またベースおよびエミッタに対する範
囲を郭定する（第１１図参照）。
０ｎｍの厚みで析出される。ホト技術に従って、酸化物
層およびシリコンｊ１１９１から成る二重層が構造化さ
れる。その際にシリコン層１９１からベース端子１９が
製造される。酸化物層からは、ベース端子１９を覆う酸
化物層１１０の一部分が製造される。ベース端子１９は
リング状であり、またベースおよびエミッタに対する範
囲を郭定する（第１１図参照）。
選択的エピタキシーに対して必要とされる清浄化ステッ
プの後にｐドープされたベース１８はエピタキシー反応
器のなかでたとえば１１００ｎの層厚みでコレクタ１５
の上に析出される（第１２図参照）０選択的エピタキシ
ーの際にベース１８はコレクタ１５の表面の上にもそれ
に隣接するベース端子１９の表面にも成長する。第１０
図に結び付いて既に述べたように、その際に、ベース端
子の役割をするシリコン層１９１がエピタキシー反応器
のなかで析出されていることは望ましい。
プの後にｐドープされたベース１８はエピタキシー反応
器のなかでたとえば１１００ｎの層厚みでコレクタ１５
の上に析出される（第１２図参照）０選択的エピタキシ
ーの際にベース１８はコレクタ１５の表面の上にもそれ
に隣接するベース端子１９の表面にも成長する。第１０
図に結び付いて既に述べたように、その際に、ベース端
子の役割をするシリコン層１９１がエピタキシー反応器
のなかで析出されていることは望ましい。
この場合、コレクタ１５の表面の上に直接配置されてい
るベース端子１９の範囲はコレクタ１５の方向を有する
単結晶性である。ベース１８の成長の際に、ベース端子
１９の隣接する表面から成長する範囲も郭定された結晶
方向を有する。ベース１８は選択的エピタキシーにより
発生されるので、たとえば植込まれだベースに比較して
エミッタ／ベース複合の垂直な構造縮小が達成される。
るベース端子１９の範囲はコレクタ１５の方向を有する
単結晶性である。ベース１８の成長の際に、ベース端子
１９の隣接する表面から成長する範囲も郭定された結晶
方向を有する。ベース１８は選択的エピタキシーにより
発生されるので、たとえば植込まれだベースに比較して
エミッタ／ベース複合の垂直な構造縮小が達成される。
ベース１８はｐドープされる。
すぐ次のステップではスペーサー１１０ａがベース端子
１９の側面に生成される（第１３図参照）そのために別
の酸化物層がたとえば１５０ｎｍの厚みで全面で析出さ
れ、また異方性乾燥エノチンゲステップによりバックエ
ツチングされる。ベース１日に隣接するスペーサー１１
０ａは製造すべきエミッタへのベース端子１９の自己調
節に通ずる。ベース１８に隣接するスペーサー１１０ａ
はさらに場合によってはベース１８の縁に生ずる粒界を
不能動的なトランジスタ範囲に移す。
１９の側面に生成される（第１３図参照）そのために別
の酸化物層がたとえば１５０ｎｍの厚みで全面で析出さ
れ、また異方性乾燥エノチンゲステップによりバックエ
ツチングされる。ベース１日に隣接するスペーサー１１
０ａは製造すべきエミッタへのベース端子１９の自己調
節に通ずる。ベース１８に隣接するスペーサー１１０ａ
はさらに場合によってはベース１８の縁に生ずる粒界を
不能動的なトランジスタ範囲に移す。
構造の表面上にポリシリコン層がたとえば１１００ｎの
厚みで被覆される。ポリシリコン層はドーピング濃度φ
−ＩＸＩＯ”ｃｍ−”でｎドープされたイオンにより植
込まれる。非臨界的なホト技術によるポリシリコン層の
構造化によりエミッタ端子１１１が、ベース１８に隣接
するスペーサー１１０ａおよび中間に位置するシリコン
表面を覆う（第１４図参照）ように生成される。１つの
温度ステップでエミッタ１１２が生成される。エミッタ
１１２はたとえば３０ｎｍ、その下に位置する単結晶性
のシリコンのなかに注入される。
厚みで被覆される。ポリシリコン層はドーピング濃度φ
−ＩＸＩＯ”ｃｍ−”でｎドープされたイオンにより植
込まれる。非臨界的なホト技術によるポリシリコン層の
構造化によりエミッタ端子１１１が、ベース１８に隣接
するスペーサー１１０ａおよび中間に位置するシリコン
表面を覆う（第１４図参照）ように生成される。１つの
温度ステップでエミッタ１１２が生成される。エミッタ
１１２はたとえば３０ｎｍ、その下に位置する単結晶性
のシリコンのなかに注入される。
ホト技術により酸化物層１１７および絶縁構造１７のな
かにベースおよびコレクタ端子に対する接触孔が明けら
れる（第１５図参照）、ベース接触部Ｂ、エミシタ接触
部Ｅおよびコレクタ接触部には金属化により生成される
。
かにベースおよびコレクタ端子に対する接触孔が明けら
れる（第１５図参照）、ベース接触部Ｂ、エミシタ接触
部Ｅおよびコレクタ接触部には金属化により生成される
。
以下では、リング状のコレクタ端子を有し、コレクタが
コレクタ端子に自己調節されて製造されている本発明に
よるトランジスタの装置に対して１つの実施例が与えら
れる。
コレクタ端子に自己調節されて製造されている本発明に
よるトランジスタの装置に対して１つの実施例が与えら
れる。
基板２１として、弱ｐドープされた（１００）チックラ
ルスキーシリコンが使用される（第１６図参照）、基板
２１のなかに植込みによりチャネル−ストッパー領域２
２が生成される。絶縁酸化物領域２３はたとえばＬＯＧ
Ｏ３技術により生成される。絶縁酸化物領域２３はたと
えば０．４μｍの厚みを有する。絶縁酸化物領域２３に
より基板２１の露出している表面がたとえば１．６ Ｘ
１．６μｍ”の大きさで郭定される。
ルスキーシリコンが使用される（第１６図参照）、基板
２１のなかに植込みによりチャネル−ストッパー領域２
２が生成される。絶縁酸化物領域２３はたとえばＬＯＧ
Ｏ３技術により生成される。絶縁酸化物領域２３はたと
えば０．４μｍの厚みを有する。絶縁酸化物領域２３に
より基板２１の露出している表面がたとえば１．６ Ｘ
１．６μｍ”の大きさで郭定される。
全面にポリシリコン層２６ａがたとえば８０ｎｍの厚み
で被覆される。ポリシリコン層２６ａはドーピング濃度
φｇ ２×ｌ Ｑ Ｉ６ ｃｍ−！でｎドープされたイ
オンにより植込まれる。ポリシリコン層２６ａの上に金
属化層２６ｂがたとえば８０ｎｍの厚みで被覆される。
で被覆される。ポリシリコン層２６ａはドーピング濃度
φｇ ２×ｌ Ｑ Ｉ６ ｃｍ−！でｎドープされたイ
オンにより植込まれる。ポリシリコン層２６ａの上に金
属化層２６ｂがたとえば８０ｎｍの厚みで被覆される。
サブコレクタ２４が１つの温度ステップでポリシリコン
層２６ａからの拡散により基板２１のなかに生成される
。
層２６ａからの拡散により基板２１のなかに生成される
。
ホト技術によりポリシリコン層２６ａおよび金属化層２
６ｂから成る二重層が、サブコレクタ２４を完全に覆い
、またそれに隣接する絶縁酸化物領域２３の側面に延び
る（第１６図参照）ように構造化される。
６ｂから成る二重層が、サブコレクタ２４を完全に覆い
、またそれに隣接する絶縁酸化物領域２３の側面に延び
る（第１６図参照）ように構造化される。
構造の表面上にたとえば２００ｎｍの厚みで全面に酸化
物層が析出される。ホト技術により同時に酸化物層とポ
リシリコン層２６ａおよび金属化層２６ｂから成る二重
層とが構造化される。この構造化の際にリング状の埋込
まれたコレクタ端子層２６および絶縁構造２７が生ずる
（第１７図参照）、構造化の際にリング状の埋込まれた
コレクタ端子層２６および絶縁構造２７の内側のサブコ
レクタ２４の表面は露出される。
物層が析出される。ホト技術により同時に酸化物層とポ
リシリコン層２６ａおよび金属化層２６ｂから成る二重
層とが構造化される。この構造化の際にリング状の埋込
まれたコレクタ端子層２６および絶縁構造２７が生ずる
（第１７図参照）、構造化の際にリング状の埋込まれた
コレクタ端子層２６および絶縁構造２７の内側のサブコ
レクタ２４の表面は露出される。
コレクタ２５を生成するための後続の選択的エピタキシ
ーの間にポリシリコン層２６ａおよび金属ケイ化物層２
６ｂから成っている埋込まれたコレクタ端子層２６にお
けるシリコン原子の核形成を回避するため、サブコレク
タ２４の露出された範囲を囲む側面は側面絶縁２７ａに
より覆われる。
ーの間にポリシリコン層２６ａおよび金属ケイ化物層２
６ｂから成っている埋込まれたコレクタ端子層２６にお
けるシリコン原子の核形成を回避するため、サブコレク
タ２４の露出された範囲を囲む側面は側面絶縁２７ａに
より覆われる。
側面絶縁２７ａはたとえばシリコン酸化物またはシリコ
ン窒化物から成っている（第１８図参照）。
ン窒化物から成っている（第１８図参照）。
埋込まれたコレクタ端子層２６が、低抵抗でありかつシ
リコン原子の核形成を生じない材料から成っている場合
には、この側面絶縁は省略され得る。
リコン原子の核形成を生じない材料から成っている場合
には、この側面絶縁は省略され得る。
選択的エピタキシーに対して必要とされる清浄化ステッ
プの実行の後にｎドープされたコレクタ２５が選択的エ
ピタキシーによりサブコレクタ２４の露出した表面の上
に生成される（第１９図参照）、コレクタ２５は側面絶
縁２７ａの内側の範囲を完全に満たす、高さ方向に絶縁
構造２７は側面絶縁２７ａおよびコレクタ２５の高さで
終わっている。
プの実行の後にｎドープされたコレクタ２５が選択的エ
ピタキシーによりサブコレクタ２４の露出した表面の上
に生成される（第１９図参照）、コレクタ２５は側面絶
縁２７ａの内側の範囲を完全に満たす、高さ方向に絶縁
構造２７は側面絶縁２７ａおよびコレクタ２５の高さで
終わっている。
接続されたコレクタ端子を存するコレクタを含んでいる
第１９図中に示されている構造の上にエミッタ／ベース
複合に対する種々の変形が載せられ得る。１つの可能性
は、エミッタ／ベース複合を第１Ｏ図ないし第１５図に
より説明した仕方と類似の仕方で製造することにある。
第１９図中に示されている構造の上にエミッタ／ベース
複合に対する種々の変形が載せられ得る。１つの可能性
は、エミッタ／ベース複合を第１Ｏ図ないし第１５図に
より説明した仕方と類似の仕方で製造することにある。
第３図中に示されているトランジスタ構造に通ずる他の
可能性は、エミッタ／ベース領域をティー、シー、チェ
ノ（Ｔ、Ｃｈｅｎ）ほか、ＩＥＤＭテクニカルダイジェ
ス）１９８８、第７４０頁以下およびデイ−、エル、ハ
ラメ（［１，Ｌ、Ｈａｒａｓｅ）ほか、Ｉ ＥＥＥ電子
電子デバイスレター筒１０巻（１９８９）、第１５６頁
以下から知られている仕方で製造することにある。
可能性は、エミッタ／ベース領域をティー、シー、チェ
ノ（Ｔ、Ｃｈｅｎ）ほか、ＩＥＤＭテクニカルダイジェ
ス）１９８８、第７４０頁以下およびデイ−、エル、ハ
ラメ（［１，Ｌ、Ｈａｒａｓｅ）ほか、Ｉ ＥＥＥ電子
電子デバイスレター筒１０巻（１９８９）、第１５６頁
以下から知られている仕方で製造することにある。
本発明によるバイポーラトランジスタの第４図中に示さ
れている実施例のコレクタ／コレクタ端子複合の製造は
以下に説明される。
れている実施例のコレクタ／コレクタ端子複合の製造は
以下に説明される。
たとえば弱ｐドープされた（１００）チックラルスキー
シリコンから成る基板４１の上に、チャネル−ストッパ
ー領域４２が植込みにより、また絶縁酸化物領域４３が
たとえばＬＯＧＯ３技術により生成される。構造の表面
上に全面にたとえば２５０ｎｍの厚みのポリシリコン層
がエピタキシー反応器のなかで本来の位置でドープされ
て析出される（第２０図参照）、シリコン層はシリコン
基板４１の表面上に単結晶性に、また絶縁酸化物ｊＪ域
４３の表面上に多結晶性に成長する。シリコン層のなか
のドーピング濃度はたとえば１×１０”ｃｍ−”である
、シリコン層はドープされて析出されるので、ドーピン
グのために植込みが回避され得る。植込みの際には常に
結晶破損が生ずる。
シリコンから成る基板４１の上に、チャネル−ストッパ
ー領域４２が植込みにより、また絶縁酸化物領域４３が
たとえばＬＯＧＯ３技術により生成される。構造の表面
上に全面にたとえば２５０ｎｍの厚みのポリシリコン層
がエピタキシー反応器のなかで本来の位置でドープされ
て析出される（第２０図参照）、シリコン層はシリコン
基板４１の表面上に単結晶性に、また絶縁酸化物ｊＪ域
４３の表面上に多結晶性に成長する。シリコン層のなか
のドーピング濃度はたとえば１×１０”ｃｍ−”である
、シリコン層はドープされて析出されるので、ドーピン
グのために植込みが回避され得る。植込みの際には常に
結晶破損が生ずる。
従って、本来の位置でドープされたシリコン層の単結晶
範囲の結晶の質は、植込みによるドーピング後の場合よ
りも高い、析出されたシリコン層をドープする他の可能
性は、他の層（たとえばｎドープされた原子により植込
まれたガラスまたは酸化物）の全面被覆である。１つの
温度ステップによりサブコレクタ４４およびコレクタ端
子４６がｎドープされた原子により占められる。その後
に追加的に被覆された層（たとえばガラスまたは酸化物
）が再び完全に除去される。
範囲の結晶の質は、植込みによるドーピング後の場合よ
りも高い、析出されたシリコン層をドープする他の可能
性は、他の層（たとえばｎドープされた原子により植込
まれたガラスまたは酸化物）の全面被覆である。１つの
温度ステップによりサブコレクタ４４およびコレクタ端
子４６がｎドープされた原子により占められる。その後
に追加的に被覆された層（たとえばガラスまたは酸化物
）が再び完全に除去される。
ホト技術により絶縁酸化物領域４３の上のシリコン層の
構造化が行われる。シリコン基板４１の表面上に配置さ
れているシリコン層の単結晶部分はサブコレクタ４４を
形成する。絶縁酸化物領域４３の上側に配置されている
シリコン層のそれに隣接する多結晶部分は埋込まれたコ
レクタ端子層４６を形成する。
構造化が行われる。シリコン基板４１の表面上に配置さ
れているシリコン層の単結晶部分はサブコレクタ４４を
形成する。絶縁酸化物領域４３の上側に配置されている
シリコン層のそれに隣接する多結晶部分は埋込まれたコ
レクタ端子層４６を形成する。
構造の上に全面にたとえば４００ｎｍの厚みを有する酸
化物層が析出される。ホト技術により、析出された酸化
物層が構造化され、その際に絶縁構造４７が生ずる（第
２１図参照）、絶縁構造４７の内側で、ｎ′″ ドープ
されたサブコレクタ４４の表面は露出されている０選択
的エピタキシーに対して必要とされる清浄化ステップの
後に、絶縁構造４７の内側のサブコレクタ４４の露出さ
れた表面の上に選択的エピタキシーによりコレクタ４５
が生成される。コレクタ４５は高さ方向に絶縁構造４７
の高さで終わっている。
化物層が析出される。ホト技術により、析出された酸化
物層が構造化され、その際に絶縁構造４７が生ずる（第
２１図参照）、絶縁構造４７の内側で、ｎ′″ ドープ
されたサブコレクタ４４の表面は露出されている０選択
的エピタキシーに対して必要とされる清浄化ステップの
後に、絶縁構造４７の内側のサブコレクタ４４の露出さ
れた表面の上に選択的エピタキシーによりコレクタ４５
が生成される。コレクタ４５は高さ方向に絶縁構造４７
の高さで終わっている。
このコレクタ／コレクタ端子複合のなかにサブコレクタ
４４と基板４１との間の境界面はできるかぎり小さく保
たれる。この境界面はコレクタ／基板キャパシタンスに
寄与するので、この構造は減ぜられたコレクタ／基板キ
ャパシタンスを有する。埋込まれたコレクタ端子層４６
はこの例では完全に絶縁酸化物領域４３と絶縁構造４７
との間に埋込まれている。従って、埋込まれたコレクタ
端子層４６は基板／コレクタキャパシタンスに寄与せず
、このことは寄生的キャパシタンス成分の別の減少を意
味する。
４４と基板４１との間の境界面はできるかぎり小さく保
たれる。この境界面はコレクタ／基板キャパシタンスに
寄与するので、この構造は減ぜられたコレクタ／基板キ
ャパシタンスを有する。埋込まれたコレクタ端子層４６
はこの例では完全に絶縁酸化物領域４３と絶縁構造４７
との間に埋込まれている。従って、埋込まれたコレクタ
端子層４６は基板／コレクタキャパシタンスに寄与せず
、このことは寄生的キャパシタンス成分の別の減少を意
味する。
完成されたコレクタ／コレクタ端子領域を有する第２１
図中に示されている構造の上に、可能なベース／エミッ
タ複合の１つが載せられる。ベース／エミッタ複合とし
ては、ティー、シー、チェノ（Ｔ、Ｃｈｅｎ）ほか、Ｉ
ＥＤＭテクニカルダイジェスト、１９８８、第７４０頁
以下およびデイ−エル、ハラメ（Ｄ、Ｌ、Ｈａｒａｓｅ
）ほか、１ＥＥＥｉｉ子デバイスレターズ、第１０巻（
１９８９）、第１５６頁以下ならびにアー、ヴ工−、ヴ
イーダー（Ａ。
図中に示されている構造の上に、可能なベース／エミッ
タ複合の１つが載せられる。ベース／エミッタ複合とし
ては、ティー、シー、チェノ（Ｔ、Ｃｈｅｎ）ほか、Ｉ
ＥＤＭテクニカルダイジェスト、１９８８、第７４０頁
以下およびデイ−エル、ハラメ（Ｄ、Ｌ、Ｈａｒａｓｅ
）ほか、１ＥＥＥｉｉ子デバイスレターズ、第１０巻（
１９８９）、第１５６頁以下ならびにアー、ヴ工−、ヴ
イーダー（Ａ。
’ｔ４．１１ｉｅｄｅｒ）、シーメンス研究開発報告、
第１３巻（１９８４）、第２４６頁以下から知られてい
るものが適している。
第１３巻（１９８４）、第２４６頁以下から知られてい
るものが適している。
以下にはＢ Ｉ ＣＭＯ３装宜に対する１つの製造方法
の実施例が与えられる。この実施例の基礎となっている
のは、０．３μｍの調節許容差を有する０、８μｍ−ホ
トリトグラフィである。
の実施例が与えられる。この実施例の基礎となっている
のは、０．３μｍの調節許容差を有する０、８μｍ−ホ
トリトグラフィである。
ｐト′−ブされた基板５１の上にエピタキシー層５２が
ｐ−ドープされたエピタキシー層として被覆される。エ
ピタキシー層５２のなかにｎドープされたウェル５３お
よびｐドープされたウェル５４がたとえば、エル、シー
、パリＯ（Ｌ、Ｃ，ＰａｒｉｌｌＯ）ほか、ＩＥＤＭテ
クニカルダイジェスト、１９８８、第７５２頁以下およ
びエム、エル、チェノ（Ｍル、Ｃｈｅｎ）ほか、ＩＥＤ
Ｍテクニカルダイジェスト、１９８６、第２５６頁以下
から知られている製造方法に従って製造される。その際
、ｐドープされたウェル５４の植込みの間は、コレクタ
／基板キャパシタンスを減するため、バイポーラ範囲は
付加したマスクにより覆われる。能動的なトランジスタ
範囲の隔離のために絶縁酸化物領域５５が製造される（
第２２図参照）。
ｐ−ドープされたエピタキシー層として被覆される。エ
ピタキシー層５２のなかにｎドープされたウェル５３お
よびｐドープされたウェル５４がたとえば、エル、シー
、パリＯ（Ｌ、Ｃ，ＰａｒｉｌｌＯ）ほか、ＩＥＤＭテ
クニカルダイジェスト、１９８８、第７５２頁以下およ
びエム、エル、チェノ（Ｍル、Ｃｈｅｎ）ほか、ＩＥＤ
Ｍテクニカルダイジェスト、１９８６、第２５６頁以下
から知られている製造方法に従って製造される。その際
、ｐドープされたウェル５４の植込みの間は、コレクタ
／基板キャパシタンスを減するため、バイポーラ範囲は
付加したマスクにより覆われる。能動的なトランジスタ
範囲の隔離のために絶縁酸化物領域５５が製造される（
第２２図参照）。
構造の表面上に全面にゲート酸化物５６がたとえば２０
ｎｍの厚みで被覆される（第２３図参照）ホト技術によ
りバイポーラ範囲のなかのゲート酸化物は再び除去され
る。その後に、ｎドープされた原子により占められるた
とえば３００ ｎｍの厚みのポリシリコン層５１１の析
出が行われる。温度ステップでサブコレクタ５７がｐ−
ドープされたエピタキシー層５２のなかに拡散される。
ｎｍの厚みで被覆される（第２３図参照）ホト技術によ
りバイポーラ範囲のなかのゲート酸化物は再び除去され
る。その後に、ｎドープされた原子により占められるた
とえば３００ ｎｍの厚みのポリシリコン層５１１の析
出が行われる。温度ステップでサブコレクタ５７がｐ−
ドープされたエピタキシー層５２のなかに拡散される。
ホト技術によりポリシリコン層５１１およびゲート酸化
物５６が共通に構造化される（第２４図参照）、その際
にゲート電極Ｇｐ、 Ｇｎおよび埋込まれたコレクタ端
子層５９はポリシリコンＮ５１】かさ製造される。ゲー
ト電極Ｏｐ、Ｇｎおよび埋込まれたコレクタ端子層５９
の同時製造によりマスクが節減される。
物５６が共通に構造化される（第２４図参照）、その際
にゲート電極Ｇｐ、 Ｇｎおよび埋込まれたコレクタ端
子層５９はポリシリコンＮ５１】かさ製造される。ゲー
ト電極Ｏｐ、Ｇｎおよび埋込まれたコレクタ端子層５９
の同時製造によりマスクが節減される。
ＣＭＯＳトランジスタはその後に、金属化部の製造を除
いて完成されている。全面にたとえば５００ｎｍの厚み
の絶縁層５１０が析出される。絶縁層５１０はたとえば
シリコン酸化物から成っている。絶縁層５１０はＣＭＯ
Ｓトランジスタをバイポーラ製造のための後続のプロセ
スステップから保護する（第２５図参照）。
いて完成されている。全面にたとえば５００ｎｍの厚み
の絶縁層５１０が析出される。絶縁層５１０はたとえば
シリコン酸化物から成っている。絶縁層５１０はＣＭＯ
Ｓトランジスタをバイポーラ製造のための後続のプロセ
スステップから保護する（第２５図参照）。
後続のプロセスステップでは絶縁ＦＨ５１０が、コレク
タを境する絶縁構造が生ずるように構造化される。続い
て、たとえば第６図ないし第１４図により説明したプロ
セスステップが行われる。
タを境する絶縁構造が生ずるように構造化される。続い
て、たとえば第６図ないし第１４図により説明したプロ
セスステップが行われる。
接触孔を明けた後にＣＭＯ３およびバイポーラトランジ
スタが同時に金属化される。完成した構造は第５図に示
されているものに相応する。
スタが同時に金属化される。完成した構造は第５図に示
されているものに相応する。
第１図ないし第４図は本発明によるバイポーラトランジ
スタの種々の実施例を示す図、第５図は本発明によるバ
イポーラトランジスタを含んでいるＢ Ｉ ＣＭＯ３装
置を示す図、第６図ないし第１５図、第１６図ないし第
１９図、第２０図ないし第２１図は種々の本発明による
バイポーラトランジスタの製造ステップを示す図、第２
２図ないし第２５図は本発明によるバイポーラトランジ
スタを有するＢＩＣＭＯ３装置の製造ステップを示す図
である。 １１．２１．３１．４１・・・基板 １２．２２．３２．４２・・・チャネル−ストンバー領
域 １３．２３．３３．４３・・・絶縁酸化物領域１４．２
４．３４．４４・・・サブコレクタ１５．２５．３５．
４５・・・コレクタ１６．２６．３６．４６・・・埋込
まれたコレクタ端子層 ２６ａ・・・ポリシリコン層 ２６ｂ・・・金属ケイ化物層 １６１・・・伝導性の層 １７．２７．３７．４７・・・絶縁構造２７ａ、３７ａ
・・・側面絶縁 １８．２８．３８．４８・・・ベース １９．２９．３９．４９・・・ベース端子３９ａ・・・
第１のベース端子範囲 ３９ｂ・・・第２のベース端子範囲 １９１・・・シリコン層 １１０．２１０．３１０，４１０・・・酸化物層１１０
ａ・・・スペーサー １１に２１１．３１１．４１１・・・エミッタ端子 １１２．２１２．３１２．４１２・・・エミッタ３１３
・・・金属化層 ４１３・・・ｐｏ ドープされたポリシリコ３１４・・
・酸化物構造 Ｂ・・・ベース接触部 Ｅ・・・エミッタ接触部 Ｋ・・・コレクタ接触部 ５１・・・基板 ５２・・・エピタキシー層 ５３・・・ｎドープされたウェル ５４・・・ｐドープされたウェル ５５・・・絶縁酸化物領域 Ｓｐ、Ｓｎ・・・ソース接触部 Ｄｐ、、Ｄｎ・・・ドレイン接触部 ５６・・・ゲート酸化物 Ｇｐ、、Ｇｎ・・・ゲート電極 ５４ａ・・・第１のｐドープされたウェル５７・・・サ
ブコレクタ ５８・・・コレクタ ５９・・・埋込まれたコレクタ端子層 ５１０・・・絶縁層 ン層 ５１１・・・ポリシリコン屡 ＩＧＩ ＩＧ３ Ｉ０４ ＩＧ ６ ＦＩＧ１６ ７Ｆ１ｈ ＩＧ１９
スタの種々の実施例を示す図、第５図は本発明によるバ
イポーラトランジスタを含んでいるＢ Ｉ ＣＭＯ３装
置を示す図、第６図ないし第１５図、第１６図ないし第
１９図、第２０図ないし第２１図は種々の本発明による
バイポーラトランジスタの製造ステップを示す図、第２
２図ないし第２５図は本発明によるバイポーラトランジ
スタを有するＢＩＣＭＯ３装置の製造ステップを示す図
である。 １１．２１．３１．４１・・・基板 １２．２２．３２．４２・・・チャネル−ストンバー領
域 １３．２３．３３．４３・・・絶縁酸化物領域１４．２
４．３４．４４・・・サブコレクタ１５．２５．３５．
４５・・・コレクタ１６．２６．３６．４６・・・埋込
まれたコレクタ端子層 ２６ａ・・・ポリシリコン層 ２６ｂ・・・金属ケイ化物層 １６１・・・伝導性の層 １７．２７．３７．４７・・・絶縁構造２７ａ、３７ａ
・・・側面絶縁 １８．２８．３８．４８・・・ベース １９．２９．３９．４９・・・ベース端子３９ａ・・・
第１のベース端子範囲 ３９ｂ・・・第２のベース端子範囲 １９１・・・シリコン層 １１０．２１０．３１０，４１０・・・酸化物層１１０
ａ・・・スペーサー １１に２１１．３１１．４１１・・・エミッタ端子 １１２．２１２．３１２．４１２・・・エミッタ３１３
・・・金属化層 ４１３・・・ｐｏ ドープされたポリシリコ３１４・・
・酸化物構造 Ｂ・・・ベース接触部 Ｅ・・・エミッタ接触部 Ｋ・・・コレクタ接触部 ５１・・・基板 ５２・・・エピタキシー層 ５３・・・ｎドープされたウェル ５４・・・ｐドープされたウェル ５５・・・絶縁酸化物領域 Ｓｐ、Ｓｎ・・・ソース接触部 Ｄｐ、、Ｄｎ・・・ドレイン接触部 ５６・・・ゲート酸化物 Ｇｐ、、Ｇｎ・・・ゲート電極 ５４ａ・・・第１のｐドープされたウェル５７・・・サ
ブコレクタ ５８・・・コレクタ ５９・・・埋込まれたコレクタ端子層 ５１０・・・絶縁層 ン層 ５１１・・・ポリシリコン屡 ＩＧＩ ＩＧ３ Ｉ０４ ＩＧ ６ ＦＩＧ１６ ７Ｆ１ｈ ＩＧ１９
Claims (1)
- 【特許請求の範囲】 １）垂直に相次いで配置されたコレクタ、ベースおよび
エミッタを有するバイポーラトランジスタにおいて、 ａ）半導体基板（１１、２１、３１、４１）のなかに隣
合うトランジスタの隔離のために設けられている絶縁酸
化物領域（１３、２３、３３、４３）の上に少なくとも
部分的に配置されている埋込まれたコレクタ端子層（１
６、２６、３６、４６）が設けられており、 ｂ）絶縁酸化物領域（１３、２３、３３、４３）により
囲まれており、伝導形は等しいがコレクタ（１５、２５
、３５、４５）より低抵抗であり、コレクタ（１５、２
５、３５、４５）とコレクタ（１５、２５、３５、４５
）を側部で囲む絶縁構造（１７ａ、２７ａ、３７ａ、４
７ａ）との下側に配置されており、コレクタ（１５、２
５、３５、４５）と電気的に接続されているサブコレク
タ（１４、２４、３４、４４）が設けられており、 ｃ）埋込まれたコレクタ端子層（１６、２６、３６、４
６）が、コレクタ（１５、２５、３５、４５）を側部で
完全に囲み、コレクタ（１５、２５、３５、４５）を側
部で埋込まれたコレクタ端子層（１６、２６、３６、４
６）から絶縁し、また絶縁酸化物領域（１３、２３、３
３、４３）の内側でサブコレクタ（１４、２４、３４、
４４）に達する緑を有する絶縁構造（１７、２７、２７
ａ、３７、３７ａ、４７）により覆われており、 ｄ）埋込まれたコレクタ端子層（１６、２６、３６、４
６）がサブコレクタ（１４、２４、３４、４４）と直接
に接触しており、またコレクタ（１５、２５、３５、４
５）がサブコレクタ（１４、２４、３４、４４）を介し
てのみ埋込まれたコレクタ端子層（１６、２６、３６、
４６）と電気的に接続されており、 ｅ）能動的トランジスタ範囲の側部で金属化部（Ｋ）で
満たされた接触孔が埋込まれたコレクタ端子層（１６、
２６、３６、４６）に達していることを特徴とするバイ
ポーラトランジスタ。 ２）埋込まれたコレクタ端子層（１６、２６、３６、４
６）がコレクタ（１５、２５、３５、４５）をリング状
に囲んでおり、また埋込まれたコレクタ端子層（１６、
２６、３６、４６）がサブコレクタ（１４、２４、３４
、４４）にリング状に接続していることを特徴とする請
求項１記載のバイポーラトランジスタ。 ３）埋込まれたコレクタ端子層（２６、３６）の下側縁
が部分的にサブコレクタ（２４、３４）の上に、またそ
の他は絶縁酸化物領域（２３、３３）の上に配置されて
おり、またそれによりサブコレクタ（２４、３４）が埋
込まれたコレクタ端子層（２６、３６）により上から接
続されることを特徴とする請求項１または２記載のバイ
ポーラトランジスタ。 ４）絶縁構造（２７、２７ａ、３７、３７ａ）が、埋込
まれたコレクタ端子層（２６、３６）の表面を覆ってお
り、埋込まれたコレクタ端子層（２６、３６）と共通の
縁を形成する部分（２７、３７）と、縁を覆っておりか
つコレクタ（２５、３５）と埋込まれたコレクタ端子層
（２６、３６）との間の側部絶縁を保証する縁絶縁（２
７ａ、３７ａ）とを含んでいることを特徴とする請求項
３記載のバイポーラトランジスタ。 ５）絶縁構造（１７）がホトリトグラフィ郭定に従って
、埋込まれたコレクタ端子層（１６）の表面および縁を
覆う連続の層から、埋込まれたコレクタ端子層（１６）
の縁が覆われているように形成されることを特徴とする
請求項３記載のバイポーラトランジスタ。 ６）ａ）同時にエピタキシャルかつ多結晶に成長させら
れた層（４４、４６）が設けられて おり、 ｂ）半導体基板（４１）の露出している表面がこれを囲
む絶縁酸化物領域（４３）によ り郭定され、 ｃ）同時にエピタキシャルかつ多結晶に成長させられた
層（４４、４６）が半導体基板 （４１）の露出している表面ならびに絶縁 酸化物領域（４３）の隣接する範囲の上に 配置されており、 ｄ）同時にエピタキシャルかつ多結晶に成長させられた
層の、半導体基板の露出してい る表面の上側に配置されている単結晶部分 （４４）がサブコレクタ（４４）を形成し ており、 ｅ）同時にエピタキシャルかつ多結晶に成長させられた
層の、絶縁酸化物範囲（４３） の上側に配置されている多結晶部分（４６）が埋込まれ
たコレクタ端子層（４６）を形 成しており、 ｆ）絶縁構造（４７）により完全に囲まれたコレクタ（
４５）が単結晶のサブコレクタ （４４）の上にのみ配置されている ことを特徴とする請求項１または２記載のバイポーラト
ランジスタ。 ７）ベース端子（１９、２９、３９、４９）が同時のエ
ピタキシャルかつ多結晶のデポジションにより生成され
、直接にコレクタ（１５、２５、３５、４５）の上に配
置されたベース端子（１９、２９、３９、４９）の範囲
が単結晶であることを特徴とする請求項１ないし６の１
つに記載のバイポーラトランジスタ。 ８）バイポーラトランジスタおよびＣＭＯＳトランジス
タを含んでいる集積回路において、請求項１ないし６の
１つによる少なくとも１つのバイポーラトランジスタを
有することを特徴とする集積回路。 ９）請求項１ないし７の１つによるバイポーラトランジ
スタの製造方法において、 ａ）基板（１１、２１、３１、４１）の上に、コレクタ
（１５、２５、３５、４５）に対 する位置を決定する絶縁構造（１７、２７、３７、４７
）が生成され、 ｂ）絶縁構造（１７、２７、３７、４７）がコレクタ（
１５、２５、３５、４５）を側 部で絶縁するように、コレクタ（１５、２ ５、３５、４５）が選択的エピタキシーに より絶縁構造（１７、２７、３７、４７） の内側にのみ生成される 過程を含んでいることを特徴とするバイポーラトランジ
スタの製造方法。 １０）基板（１１、２１、３１）内の絶縁構造（１７、
２７、３７）の下側に絶縁酸化物領域（１３、２３、３
３）が生成され、また基板（１１、２１、３１）内の絶
縁酸化物領域（１３、２３、３３）の間に、伝導形はコ
レクタ（１５、２５、３５）と等しいがコレクタ（１５
、２５、３５）よりも高濃度にドープされるサブコレク
タ（１４、２４、３４）が生成されることを特徴とする
請求項９記載の製造方法。 １１）ａ）絶縁酸化物領域（１３、２３、３３）の生成
の後に構造の表面上に全面に、コレク タ（１５、２５、３５）の伝導形によりド ープされた伝導性の層（１６１、２６ａ、 ２６ｂ）が析出され、 ｂ）伝導性の層（１６１、２６ａ、２６ｂ）から温度ス
テップで拡散によりサブコレク タ（１４、２４、３４）が生成される 過程を含んでいることを特徴とする請求項１０記載の製
造方法。 １２）ａ）ホトリトグラフィの後に伝導性の層（１６１
）が、それから埋込まれたコレクタ端 子層（１６）が生ずるように構造化され、 ｂ）構造の上に全面に絶縁層が生成され、 ｃ）別のホトリトグラフィの後に絶縁層から構造化によ
り絶縁構造（１７）が、選択的 エピタキシーの間に埋込まれたコレクタ端 子層（１６）における核形成が回避される ように、埋込まれたコレクタ端子層（１６）の表面およ
び緑が完全に絶縁性材料により 覆われているように生成される 過程を含んでいることを特徴とする請求項１１記載の製
造方法。 １３）ａ）基板上に全面に絶縁層が被覆され、ｂ）ホト
リトグラフィの後に伝導性の層（２６ａ、２６ｂ）およ
び絶縁層が、伝導性の 層（２６ａ、２６ｂ）からリング状の埋込 まれたコレクタ端子層（２６）が、また絶 縁層から絶縁構造（２７）が生ずるように 構造化され、 ｃ）埋込まれたコレクタ端子層（２６）および絶縁構造
（２７）がサブコレクタ（２４）の縁に配置され、また
共通の垂直の、コレ クタ（２５）の位置を決定する側面を有す る ことを特徴とする請求項１１記載の製造方法。 １４）コレクタ（２５）の生成のための選択的エピタキ
シーの際に埋込まれたコレクタ端子層（２６）における
核形成を防止するため、選択的エピタキシーによるコレ
クタ（２５）の生成の前にコレクタ（２５）の位置を決
定する側面が薄い側面絶縁により張られることを特徴と
する請求項１３記載の製造方法。 １５）ａ）基板（４１）上の露出する表面を郭定する絶
縁酸化物領域（４３）が製造され、 ｂ）エピタキシー反応器のなかに全面に同時にエピタキ
シャルかつ多結晶に成長させられたシリコン層（４４、
４６）が生成されかつドープされ、 ｃ）同時にエピタキシャルかつ多結晶に成長させられた
シリコン層（４４、４６）が、基板（４１）の露出する
表面および絶縁酸化物領域（４３）の隣接する部分がそ
れに より覆われるように構造化され、 ｄ）同時にエピタキシャルかつ多結晶に成長させられた
シリコン層（４４、４６）の上に、コレクタ（４５）の
位置を同時にエピタキシャルかつ多結晶に成長させられ
たシリコン層（４４）の、基板（４１）の露出する表面
の上に成長させられた単結晶部分の上に決定し、また同
時に、選択的エピタキシーの間に同時にエピタキシャル
かつ多結晶に析出されたシリコン層（４６）の多結晶部
分におけるシリコン原子の核形成が防止されるように、
同時にエピタキシャルかつ多結晶に成長させられたシリ
コン層（４６）のまだ露出している多結晶部分を完全に
絶縁性材料により覆う絶縁構造（４７）が生成される過
程を含んでいることを特徴とする請求項９記載の製造方
法。 １６）ａ）コレクタ（１５、２５、３５、４５）および
それを囲む絶縁構造（１７、２７、３ ７、４７）の上にリング状のベース端子（ １９、２９、３９、４９）が生成され、 ｂ）リング状のベース端子（１９、２９、３９、４９）
の内側にコレクタ（１５、２５、３５、４５）の上に選
択的エピタキシーに よりベース（１８、２８、３８、４８）が 製造される 過程を含んでいることを特徴とする請求項９ないし１４
の１つに記載の製造方法。 １７）ベース端子（１９、２９、３９、４９）が全面で
同時のエピタキシャルかつ多結晶の析出および続いての
構造化により生成されることを特徴とする請求項１６記
載の製造方法。 １８）請求項１１ないし１４の１つにより製造された少
なくとも１つのバイポーラトランジスタを有する、バイ
ポーラトランジスタおよびＣＭＯＳトランジスタを含む
回路の製造方法において、 ａ）チャネル植込みおよびＣＭＯＳトランジスタに対す
るゲート酸化物（５６）の生成 の後に全面に伝導性の層（５１１）が被覆 され、 ｂ）伝導性の層（５６）が、それからゲート電極（Ｇｐ
、Ｇｎ）および埋込まれたコレ クタ端子層（５９）が生ずるように構造化 され、 ｃ）その後のプロセス過程で絶縁構造を形成する絶縁層
（５１０）により、完全にプロ セスされたＣＭＯＳトランジスタが覆われ る 過程を含んでいることを特徴とする製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP89117580.4 | 1989-09-22 | ||
| EP89117580A EP0418422B1 (de) | 1989-09-22 | 1989-09-22 | CMOS-kompatibler Bipolartransistor mit verringerter Kollektor/Substrat-Kapazität und Verfahren zu dessen Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03132040A true JPH03132040A (ja) | 1991-06-05 |
| JP3212598B2 JP3212598B2 (ja) | 2001-09-25 |
Family
ID=8201918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24860290A Expired - Fee Related JP3212598B2 (ja) | 1989-09-22 | 1990-09-17 | バイポーラトランジスタとｃｍｏｓトランジスタを含む回路の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0418422B1 (ja) |
| JP (1) | JP3212598B2 (ja) |
| KR (1) | KR910007157A (ja) |
| DE (1) | DE58909884D1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59209271D1 (de) * | 1991-09-23 | 1998-05-14 | Siemens Ag | Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes in einem Bipolartransistor |
| KR20000023299A (ko) * | 1998-09-22 | 2000-04-25 | 다니엘 이. 박서 | 게이트 산화물 및 비정질 실리콘 전극을 원 위치에데포지트하는 방법 및 그에 해당하는 구조 |
| FR2786608B1 (fr) * | 1998-11-30 | 2001-02-09 | St Microelectronics Sa | Procede de fabrication de circuits integres bicmos sur un substrat cmos classique |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161867A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Ltd | 半導体装置 |
| US4764801A (en) * | 1985-10-08 | 1988-08-16 | Motorola Inc. | Poly-sidewall contact transistors |
| EP0306213A3 (en) * | 1987-09-02 | 1990-05-30 | AT&T Corp. | Submicron bipolar transistor with edge contacts |
-
1989
- 1989-09-22 EP EP89117580A patent/EP0418422B1/de not_active Expired - Lifetime
- 1989-09-22 DE DE58909884T patent/DE58909884D1/de not_active Expired - Fee Related
-
1990
- 1990-09-17 JP JP24860290A patent/JP3212598B2/ja not_active Expired - Fee Related
- 1990-09-22 KR KR1019900015071A patent/KR910007157A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| DE58909884D1 (de) | 2002-02-14 |
| EP0418422B1 (de) | 2002-01-09 |
| JP3212598B2 (ja) | 2001-09-25 |
| EP0418422A1 (de) | 1991-03-27 |
| KR910007157A (ko) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819052A (en) | Merged bipolar/CMOS technology using electrically active trench | |
| US5323055A (en) | Semiconductor device with buried conductor and interconnection layer | |
| US5034338A (en) | Circuit containing integrated bipolar and complementary MOS transistors on a common substrate | |
| KR20000076438A (ko) | 트렌치 절연 바이폴라 장치 | |
| JPH0644603B2 (ja) | 半導体装置とその製法 | |
| US5100811A (en) | Integrated circuit containing bi-polar and complementary mos transistors on a common substrate and method for the manufacture thereof | |
| US5882966A (en) | BiDMOS semiconductor device and method of fabricating the same | |
| JPS622708B2 (ja) | ||
| JP3082923B2 (ja) | 半導体装置の製法 | |
| JPH03131039A (ja) | バイポーラトランジスタ及びその製造方法 | |
| US6365448B2 (en) | Structure and method for gated lateral bipolar transistors | |
| US4751561A (en) | Dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer | |
| US5177582A (en) | CMOS-compatible bipolar transistor with reduced collector/substrate capacitance and process for producing the same | |
| JPH04226033A (ja) | バイポーラ・トランジスタを作成する方法 | |
| JPS62242354A (ja) | 集積回路の製造方法 | |
| US4685199A (en) | Method for forming dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer | |
| JPH0557741B2 (ja) | ||
| US5430317A (en) | Semiconductor device | |
| JP2592414B2 (ja) | バイポーラトランジスタ構造の製造方法 | |
| JPH03132040A (ja) | バイポーラトランジスタとｃｍｏｓトランジスタを含む回路の製造方法 | |
| KR100290903B1 (ko) | 반도체소자 및 이의 제조방법 | |
| US5843828A (en) | Method for fabricating a semiconductor device with bipolar transistor | |
| JPS62232164A (ja) | 半導体装置およびその製造方法 | |
| KR100774114B1 (ko) | 집적된 주입 논리 셀의 반도체 장치 및 그 제조 프로세스 | |
| US6518628B1 (en) | Integrated CMOS circuit configuration, and production of same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |