JPH03125488A - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法Info
- Publication number
- JPH03125488A JPH03125488A JP1262919A JP26291989A JPH03125488A JP H03125488 A JPH03125488 A JP H03125488A JP 1262919 A JP1262919 A JP 1262919A JP 26291989 A JP26291989 A JP 26291989A JP H03125488 A JPH03125488 A JP H03125488A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- conductivity type
- current blocking
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000000903 blocking effect Effects 0.000 claims description 27
- 238000005253 cladding Methods 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 abstract description 9
- 238000001312 dry etching Methods 0.000 abstract description 6
- 238000011109 contamination Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 238000000927 vapour-phase epitaxy Methods 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000001039 wet etching Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 239000007791 liquid phase Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、長距離光通信および光計測器用の内部電流
狭窄型の半導体発光素子およびその製造方法に関するも
のである。
狭窄型の半導体発光素子およびその製造方法に関するも
のである。
(従来の技術)
従来、この種の半導体発光素子としては、アプライド・
フィジックス・レクーズ(llppliedPhysi
cs Letters)■C3) (1984−8−
1) P2S5〜P283に開示されるものがある。そ
れを第3図に示して説明すると、この素子は、N型、P
型電流ブロック層1a。■bからなるN−P逆バイアス
を用いた内部電流狭窄層と、ホトリソ・エツチングによ
り形成された■溝2内に形成した発光層(活性層)3を
有するものであり、発光効率の高効率化のために、光を
発生ずる活性層3を、それより屈折率が小さくエネルギ
ーギャップの大きなクラッド層4a、4bで挟み込んだ
ダブルへテロ構造を有するものであった。
フィジックス・レクーズ(llppliedPhysi
cs Letters)■C3) (1984−8−
1) P2S5〜P283に開示されるものがある。そ
れを第3図に示して説明すると、この素子は、N型、P
型電流ブロック層1a。■bからなるN−P逆バイアス
を用いた内部電流狭窄層と、ホトリソ・エツチングによ
り形成された■溝2内に形成した発光層(活性層)3を
有するものであり、発光効率の高効率化のために、光を
発生ずる活性層3を、それより屈折率が小さくエネルギ
ーギャップの大きなクラッド層4a、4bで挟み込んだ
ダブルへテロ構造を有するものであった。
(発明が解決しようとする課題)
しかしながら、上記のような従来の素子では次のよ・う
な問題点があった。上記従来の素子では、まず電流狭窄
用の電流ブロック層1a、1bを結晶成長した後、電流
通路用のV溝2を形成する。
な問題点があった。上記従来の素子では、まず電流狭窄
用の電流ブロック層1a、1bを結晶成長した後、電流
通路用のV溝2を形成する。
このV溝2を形成するには、5i02などの誘電体膜を
マスクとしてホトリソ・エツチングを行う。このエツチ
ングには、塩酸もしくは臭素などを用いたウェットエツ
チング、塩素ガスなどを用いたドライエツチングがある
。しかし、ウェットエツチングの場合は、エツチング液
の温度の不安定性や半導体表面の状態により■溝2の形
状および寸法が不安定になり、そのため■溝2内に活性
層3を形成した場合、その形状および寸法の設計値に対
する再現性が悪くなり、歩留りの低下を招く。また、ド
ライエツチングの場合は、エツチング後の半導体表面お
よび■溝2内がエンチングガスと半導体による反応生成
物によって汚染されてしまい、2回目の結晶成長によっ
て形成される各結晶層の結晶性が悪くなるという問題点
があった。
マスクとしてホトリソ・エツチングを行う。このエツチ
ングには、塩酸もしくは臭素などを用いたウェットエツ
チング、塩素ガスなどを用いたドライエツチングがある
。しかし、ウェットエツチングの場合は、エツチング液
の温度の不安定性や半導体表面の状態により■溝2の形
状および寸法が不安定になり、そのため■溝2内に活性
層3を形成した場合、その形状および寸法の設計値に対
する再現性が悪くなり、歩留りの低下を招く。また、ド
ライエツチングの場合は、エツチング後の半導体表面お
よび■溝2内がエンチングガスと半導体による反応生成
物によって汚染されてしまい、2回目の結晶成長によっ
て形成される各結晶層の結晶性が悪くなるという問題点
があった。
この発明は、以上述べた、ウェットエツチングによる■
溝形状の再現性の悪さ、およびドライエツチングによる
汚染に起因する品質および歩留りの低下を除去し、高品
質の素子を歩留りよく得ることのできる半導体発光素子
およびその製造方法を提供することを目的とする。
溝形状の再現性の悪さ、およびドライエツチングによる
汚染に起因する品質および歩留りの低下を除去し、高品
質の素子を歩留りよく得ることのできる半導体発光素子
およびその製造方法を提供することを目的とする。
(課題を解決するための手段)
この発明は、半導体基板上にN−P逆バイアスを形成す
る電流ブロック層を有し、その一部を電流通路とした内
部電流狭窄型の半導体発光素子およびその製造方法にお
いて、半導体基板上に一導電型(第2導電型)の電流ブ
ロック層を形成し、その一部に反対導電型(第1導電型
)の不純物拡散層を電流通路として形成するものである
。
る電流ブロック層を有し、その一部を電流通路とした内
部電流狭窄型の半導体発光素子およびその製造方法にお
いて、半導体基板上に一導電型(第2導電型)の電流ブ
ロック層を形成し、その一部に反対導電型(第1導電型
)の不純物拡散層を電流通路として形成するものである
。
(作 用)
電流ブロック層は例えばN型として、例えば第1図に示
すようにP型半導体基板上に同P型のバッファ層を挟ん
で形成される。さらに電流ブロック層(N型)上には、
ダブルへテロ構造の最下層であるP型下部クラッド層が
重なる。すると、電流ブロック層(N型)と下部クラッ
ド層(P型)の界面はN−P逆バイアスになり、電流は
流れない。しかるに、電流ブロック層(N型)の一部に
反対導電型(ここではP型)の不純物拡散層を形成して
おけば、この部分においては、このP型不純物拡散層を
通してP型下部クラッド層とP型基板側が導通し、この
部分に集中して電流が流れることになる。ひいては、こ
の不純物拡散層部分に狭窄させてP型下部クラッド層上
の活性層に電流を流すことができる。そして、このよう
に不純物拡散層で電流通路を形成する方法によれば、ド
ライエツチングの場合のような汚染がないし、ウェット
エツチングの場合のような再現性の悪さもない (実施例) 以下この発明の一実施例を図面を参照して説明する。
すようにP型半導体基板上に同P型のバッファ層を挟ん
で形成される。さらに電流ブロック層(N型)上には、
ダブルへテロ構造の最下層であるP型下部クラッド層が
重なる。すると、電流ブロック層(N型)と下部クラッ
ド層(P型)の界面はN−P逆バイアスになり、電流は
流れない。しかるに、電流ブロック層(N型)の一部に
反対導電型(ここではP型)の不純物拡散層を形成して
おけば、この部分においては、このP型不純物拡散層を
通してP型下部クラッド層とP型基板側が導通し、この
部分に集中して電流が流れることになる。ひいては、こ
の不純物拡散層部分に狭窄させてP型下部クラッド層上
の活性層に電流を流すことができる。そして、このよう
に不純物拡散層で電流通路を形成する方法によれば、ド
ライエツチングの場合のような汚染がないし、ウェット
エツチングの場合のような再現性の悪さもない (実施例) 以下この発明の一実施例を図面を参照して説明する。
第1図はこの発明の半導体発光素子の一実施例を示す断
面図である。この図において、11はキャリア濃度5
XIO”cm−3のpinP基板であり、その表面にキ
ャリア濃度7 XIO”cm−、厚さ3.0ptaのp
−1nPバッファ層12が形成され、その上にキャリア
濃度4 X1017cm−、厚さ0.7pmのn−rn
P電流ブロック層13が形成される。このn−1nP電
流ブロック層13には図示の横断面の中央部分の一部に
、横断面と直交方向にストライブ状にキャリア濃度7×
1017〜1×10IIlCI11−3のP型不純物拡
散層14が電流通路として形成される。そして、このP
型不純物拡散層14を含むn−InP電流ブロック層1
3上の全面には、キャリア濃度4×10110l7 、
厚さ2四のp−1nPクラッド層15、キャリア濃度7
XIO”cm−、厚さ0 、1 pmのp−1nGa
AsP活性層16、キャリア濃度7 XIO”cm−、
厚さ1.0μmのn−1nPクラッド層17.キャリア
濃度I XIOIIlcm−、厚さ1.0pのn−In
GaAsP コンタクト層18がこの順で形成され、n
−rnGaAsPコンタクト層18上には層側8上19
が形成される。
面図である。この図において、11はキャリア濃度5
XIO”cm−3のpinP基板であり、その表面にキ
ャリア濃度7 XIO”cm−、厚さ3.0ptaのp
−1nPバッファ層12が形成され、その上にキャリア
濃度4 X1017cm−、厚さ0.7pmのn−rn
P電流ブロック層13が形成される。このn−1nP電
流ブロック層13には図示の横断面の中央部分の一部に
、横断面と直交方向にストライブ状にキャリア濃度7×
1017〜1×10IIlCI11−3のP型不純物拡
散層14が電流通路として形成される。そして、このP
型不純物拡散層14を含むn−InP電流ブロック層1
3上の全面には、キャリア濃度4×10110l7 、
厚さ2四のp−1nPクラッド層15、キャリア濃度7
XIO”cm−、厚さ0 、1 pmのp−1nGa
AsP活性層16、キャリア濃度7 XIO”cm−、
厚さ1.0μmのn−1nPクラッド層17.キャリア
濃度I XIOIIlcm−、厚さ1.0pのn−In
GaAsP コンタクト層18がこの順で形成され、n
−rnGaAsPコンタクト層18上には層側8上19
が形成される。
方、p−1nr’基板11の裏面にはP側電極20が形
成される。なお、P型不純物拡散層14は、次の製造方
法の説明から分るように、基板11上にp−InPクラ
ッド層15まで積層した段階で、該p4nPクラッド層
15を通しての不純物導入により形成されるから、p−
1nP クラッド層15中にも形成されているように図
では描かれている。
成される。なお、P型不純物拡散層14は、次の製造方
法の説明から分るように、基板11上にp−InPクラ
ッド層15まで積層した段階で、該p4nPクラッド層
15を通しての不純物導入により形成されるから、p−
1nP クラッド層15中にも形成されているように図
では描かれている。
そして、この半導体発光素子においては、n−1nP電
流ブロック層13とp−InPクラッド層15の界面が
N−P逆バイアスとなり、電流が流れないが、P型不純
物拡散層14を形成した部分においては、このP型不純
物拡散層14を通してp−1nPクラッド層15とp−
1nP基板11側が導通することになり、この部分に集
中して電流が流れる。ひいては、このP型不純物拡散層
14を形成した部分に狭窄させてp−1nGaAsP活
性層16に電流が流れることになる。
流ブロック層13とp−InPクラッド層15の界面が
N−P逆バイアスとなり、電流が流れないが、P型不純
物拡散層14を形成した部分においては、このP型不純
物拡散層14を通してp−1nPクラッド層15とp−
1nP基板11側が導通することになり、この部分に集
中して電流が流れる。ひいては、このP型不純物拡散層
14を形成した部分に狭窄させてp−1nGaAsP活
性層16に電流が流れることになる。
以上のような半導体発光素子は第2図(a)〜(f)(
この発明の製造方法の一実施例)に示すようにして製造
される。
この発明の製造方法の一実施例)に示すようにして製造
される。
まず第2図(a)に示すように、キャリア濃度5×10
”cin−、厚さ350 pmのp−1nP基板11を
用意する。
”cin−、厚さ350 pmのp−1nP基板11を
用意する。
そのp−InP基板11上に1回目の液相成長法により
、第2図(b)に示すように、キャリア濃度7×10
” cm −、厚さ3.0μmのp−1nP バッファ
層12、キャリア濃度4 XIO”cm−、厚さ0.7
.B+mのn−1nP電流ブロック層13.キャリア濃
度4X10”cm厚さ2賜のp−1nPクラッド層15
をこの順で順次結晶成長させる。
、第2図(b)に示すように、キャリア濃度7×10
” cm −、厚さ3.0μmのp−1nP バッファ
層12、キャリア濃度4 XIO”cm−、厚さ0.7
.B+mのn−1nP電流ブロック層13.キャリア濃
度4X10”cm厚さ2賜のp−1nPクラッド層15
をこの順で順次結晶成長させる。
次に、p−1nPクラッド層15上に第2図(C)に示
すように5i02. PSGなどの誘電体膜(マスク層
)31を形成し、同図に示すようにホトリソ・エツチン
グで幅約1.5pmのストライブ状に誘電体膜31を除
去する。
すように5i02. PSGなどの誘電体膜(マスク層
)31を形成し、同図に示すようにホトリソ・エツチン
グで幅約1.5pmのストライブ状に誘電体膜31を除
去する。
その後、その誘電体膜31の除去部から熱拡散もしくは
イオン打込みなどの方法でp−1nPクラッド層15を
通してP型不純物をn4nP電流ブロック層13に導入
することにより、このn−InP電流ブロック層13の
一部に第2図(d)に示すように、キャリア濃度7×1
0′7〜1×1018cm−3のP型不純物拡散層14
を電流通路として形成する。その後、誘電体膜31をす
べて除去する。
イオン打込みなどの方法でp−1nPクラッド層15を
通してP型不純物をn4nP電流ブロック層13に導入
することにより、このn−InP電流ブロック層13の
一部に第2図(d)に示すように、キャリア濃度7×1
0′7〜1×1018cm−3のP型不純物拡散層14
を電流通路として形成する。その後、誘電体膜31をす
べて除去する。
その後、p−1nPクラッド層15上の全面に2回目の
液相成長により、第2図(e)に示すように、キャリア
濃度7 XIO”、厚さ0.1μmのp−InGaAs
P活性層16、キャリア濃度7 XIO”cm−、厚さ
1.0茸のn−InPクラッド層17.キャリア濃度I
XIO”cm−、厚さ1.0唖のn−InGaAsP
コンタクト層18を順次形成する。
液相成長により、第2図(e)に示すように、キャリア
濃度7 XIO”、厚さ0.1μmのp−InGaAs
P活性層16、キャリア濃度7 XIO”cm−、厚さ
1.0茸のn−InPクラッド層17.キャリア濃度I
XIO”cm−、厚さ1.0唖のn−InGaAsP
コンタクト層18を順次形成する。
その後、素子全体の厚さが約100μmとなるようにp
−InP基板11の裏面をエツチングもしくは研摩した
後、第2図(f)に示すようにp−1nP基板11の裏
面にP側電極2Q 、1−1nGaAsP コンタクト
層】8の表面にn側電極19を形成する。以上で第1図
の半導体発光素子が完成する。
−InP基板11の裏面をエツチングもしくは研摩した
後、第2図(f)に示すようにp−1nP基板11の裏
面にP側電極2Q 、1−1nGaAsP コンタクト
層】8の表面にn側電極19を形成する。以上で第1図
の半導体発光素子が完成する。
なお、上記製造方法では、液相成長の関係で、p−rn
Pクラッド層15までを形成した状態で、該p−InP
クラッド層15を通してn−1nP電流ブロック層1
3に不純物注入を行い、P型不純物拡散層14を形成し
たが、n−InP電流ブロック層13までを形成した時
点で、このn−1nP電流ブロック層13に直接不純物
注入を行ってP型不純物拡散層14を形成してもよい。
Pクラッド層15までを形成した状態で、該p−InP
クラッド層15を通してn−1nP電流ブロック層1
3に不純物注入を行い、P型不純物拡散層14を形成し
たが、n−InP電流ブロック層13までを形成した時
点で、このn−1nP電流ブロック層13に直接不純物
注入を行ってP型不純物拡散層14を形成してもよい。
(発明の効果)
以上詳細に説明したように、この発明によれば、電流ブ
ロック層に不純物拡散層で電流通路を形成したから、ド
ライエツチングでV溝を形成する場合のような汚染や、
ウェットエツチングで■溝を形成する場合のような再現
性の悪さを解決でき、寸法および形状の安定した、かつ
各層の結晶性の良好な高品質の半導体発光素子を歩留り
よく得ることができる。
ロック層に不純物拡散層で電流通路を形成したから、ド
ライエツチングでV溝を形成する場合のような汚染や、
ウェットエツチングで■溝を形成する場合のような再現
性の悪さを解決でき、寸法および形状の安定した、かつ
各層の結晶性の良好な高品質の半導体発光素子を歩留り
よく得ることができる。
第1図はこの発明の半導体発光素子の一実施例を示す断
面図、第2図はこの発明の半導体発光素子の製造方法の
一実施例を示す工程断面図、第3図は従来の半導体発光
素子を示す断面図である。 ] ]1−p−1nP基板13−ninP電流ブロック
層、14・・・P型不純物拡散層、31・・・誘電体膜
。 11:P−1nP基板 77:n−rnPクプ、、、l’P M本売日月の素子
の一芙アと例 第 図 本肩ぢ司日1幕し都1タリ汰の−うC力士とイタ1)第
2図 552− +41日門良μ艷哩し力2にの一5乙ケFイタ・1第2
図 窄ε來r系子 第3 図
面図、第2図はこの発明の半導体発光素子の製造方法の
一実施例を示す工程断面図、第3図は従来の半導体発光
素子を示す断面図である。 ] ]1−p−1nP基板13−ninP電流ブロック
層、14・・・P型不純物拡散層、31・・・誘電体膜
。 11:P−1nP基板 77:n−rnPクプ、、、l’P M本売日月の素子
の一芙アと例 第 図 本肩ぢ司日1幕し都1タリ汰の−うC力士とイタ1)第
2図 552− +41日門良μ艷哩し力2にの一5乙ケFイタ・1第2
図 窄ε來r系子 第3 図
Claims (2)
- (1)第1導電型の半導体基板上に第2導電型の電流ブ
ロック層が設けられ、 その上に第1導電型の下部クラッド層、活性層、第2導
電型の上部クラッド層が順次設けられ、前記電流ブロッ
ク層の一部には第1導電型の不純物拡散層が電流通路と
して形成された半導体発光素子。 - (2)第1導電型の半導体基板上に第2導電型の電流ブ
ロック層を形成する工程と、 その電流ブロック層上に第1導電型の下部クラッド層を
形成する工程と、 その下部クラッド層を通して、あるいは下部クラッド層
の形成前に直接、前記電流ブロック層の一部に第1導電
型の不純物を導入して電流通路としての第1導電型の不
純物拡散層を電流ブロック層の一部に形成する工程と、 前記下部クラッド層上に活性層、第2導電型の上部クラ
ッド層を順次形成する工程とを具備することを特徴とす
る半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1262919A JPH03125488A (ja) | 1989-10-11 | 1989-10-11 | 半導体発光素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1262919A JPH03125488A (ja) | 1989-10-11 | 1989-10-11 | 半導体発光素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03125488A true JPH03125488A (ja) | 1991-05-28 |
Family
ID=17382426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1262919A Pending JPH03125488A (ja) | 1989-10-11 | 1989-10-11 | 半導体発光素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03125488A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI464805B (zh) * | 2010-03-29 | 2014-12-11 | Tokyo Electron Ltd | 低介電常數介電質之整合方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61171185A (ja) * | 1985-01-25 | 1986-08-01 | Hitachi Ltd | 半導体レ−ザ装置 |
JPS63287079A (ja) * | 1987-05-20 | 1988-11-24 | Oki Electric Ind Co Ltd | 半導体レ−ザの製造方法 |
JPS6486581A (en) * | 1987-09-29 | 1989-03-31 | Oki Electric Ind Co Ltd | Semiconductor laser and its manufacture |
-
1989
- 1989-10-11 JP JP1262919A patent/JPH03125488A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61171185A (ja) * | 1985-01-25 | 1986-08-01 | Hitachi Ltd | 半導体レ−ザ装置 |
JPS63287079A (ja) * | 1987-05-20 | 1988-11-24 | Oki Electric Ind Co Ltd | 半導体レ−ザの製造方法 |
JPS6486581A (en) * | 1987-09-29 | 1989-03-31 | Oki Electric Ind Co Ltd | Semiconductor laser and its manufacture |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI464805B (zh) * | 2010-03-29 | 2014-12-11 | Tokyo Electron Ltd | 低介電常數介電質之整合方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4589117A (en) | Butt-jointed built-in semiconductor laser | |
JPH03125488A (ja) | 半導体発光素子およびその製造方法 | |
JPS60788A (ja) | 光集積回路およびその製造方法 | |
JPH11307805A (ja) | 導波路型フォトダイオード及びその製造方法 | |
JPS6119186A (ja) | 二波長モノリシツク半導体レ−ザアレイの製造方法 | |
JPH03173487A (ja) | 半導体発光素子の製造方法 | |
JPS596588A (ja) | 半導体レ−ザ | |
JPS6244440B2 (ja) | ||
JPS5882585A (ja) | 半導体レ−ザの製造方法 | |
JPS62293686A (ja) | 半導体レ−ザ | |
JP2003304028A (ja) | 光変調器集積半導体レーザ | |
JPS595986Y2 (ja) | 半導体レ−ザ | |
JPS58110086A (ja) | 半導体レ−ザ及びその製造方法 | |
JPS61236187A (ja) | 半導体レ−ザ装置及びその製造方法 | |
JPS63287079A (ja) | 半導体レ−ザの製造方法 | |
JPS641073B2 (ja) | ||
JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
JPS58223393A (ja) | 半導体レ−ザ | |
JPH06302914A (ja) | 半導体発光装置およびその製造方法 | |
JPS62165384A (ja) | 半導体発光装置の製造方法 | |
JPS6136718B2 (ja) | ||
JPH11233880A (ja) | 半導体レーザ装置 | |
JPH0330487A (ja) | 半導体レーザとその製造方法 | |
JPS60207390A (ja) | 半導体装置及びその製造方法 | |
JPS62126685A (ja) | 半導体レ−ザの製造方法 |