JPH03121601A - マイクロ波帯終端器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 マイクロ波帯終端器の反射特性の改善に関し、チップ抵
抗の有するリアクタンス成分を希望の周波数で打ち消し
、マイクロ波帯で大きな入力リターンロスを有する終端
器を提供することを目的とし、 チップ抵抗からなりかつ該チップ抵抗の一方の端子を入
力端とし、また他方の端子を接地した終端部と、三つの
チップ抵抗がπ型に接続されて対称に入力端と出力端の
二つの端子を有するように回路を設け、かつ前記三つの
チップ抵抗の中の二つのチップ抵抗の共通点なるべき端
子を接地したπ型固定減衰器と、前記終端部の入力端と
前記π型固定減衰器の出力端との間に接続した４分の１
波長のマイクロストリップ導体よりなるλ／４長線路と
を設け、前記π型固定減衰器の入力端より前記終端部を
みたインピーダンスが前記マイクロストリップ導体の特
性インピーダンスに整合するように構成する。

〔産業上の利用分野〕

本発明は、マイクロ波帯終端器の反射特性の改善に関す
る。

マイクロ波帯終端器は、ハイブリッド回路、サーキュレ
ータの一つのボート（入力端または出力端を示す）に接
続し、他のボートからの反射波を吸収してハイブリッド
回路、サーキュレータのアイソレーションを良好にして
他回路との接続を可能とするものである。このマイクロ
波帯終端器には安価で大きなリターンロスを有するもの
が要求されており、このことから小形な固定抵抗を用い
たマイクロ波帯終端器が広く普及している。

〔従来の技術〕

第４図は従来例のマイクロ波帯終端器の構成を示す図で
ある０図中、２１は入力端、２４はチップ抵抗、２５は
バイヤホールである。また２６はマイクロストリップ導
体であり、入力端２１とは一体形状に形成されている。

なお２７は誘電体基板、２８は接地導体である。

マイクロ波帯終端器は、厚さ約０．７４０の誘電体基板
２７の裏面に接地導体２８を配設し、かつ表面に幅約１
．６鶴、厚さ１７ミクロン程度のマイクロストリップ導
体を配設して高周波インピーダンス線路を形成したもの
に、マイクロストリップ導体２６の特性インピーダンス
Ｚ。に等しい抵抗値を有するチップ抵抗２４の一端をパ
イヤホール２５により終端し接地したものである。なお
このチップ抵抗２４は、マイクロ波帯では純抵抗として
扱うことが出来ず、その物理形状にもとすくインダクタ
ンス分を有する。従ってそのインピーダンスは、マイク
ロストリップ導体２６の特性インピーダンスＺ、に一致
せず、入力端２１の入力側での入力リターンロスは、取
り扱う周波数が高くなるにしたがい小さくなってくるよ
うになり、所望の入力リターンロスを有したマイクロ波
帯終端器が得られなくなる。

第３図（Ｂ）は、第４図に対応した従来例のマイクロ波
帯終端器の特性を示す図である。第３図（Ｂ）に図示す
るように、入力リターンロスは、２ＧＨｚでは１６ｄＢ
、また５ＧＨｚでは１１ｄＢ。

８ＧＨｚでは８ｄＢ程度である。

〔発明が解決しようとする課題〕

このような従来例のマイクロ波帯終端器では、高周波回
路に使用する固定抵抗の物理形状にもとすくリアクタン
スが入力リターンロスを劣化させるという問題がある。

本発明は、チップ抵抗の有するリアクタンス成分を希望
の周波数で打ち消し、マイクロ波帯で大きな入力リター
ンロスを有する終端器を提供することを目的とする。

〔課題を解決するための手段〕

本発明では、チップ抵抗からなりかつ該チップ抵抗の一
方の端子を入力端とし、また他方の端子を接地した終端
部ｌと、三つのチップ抵抗がπ型に接続されて対称に入
力端ｌと出力端の二つの端子を有するように回路を設け
、かつ前記三つのチップ抵抗の中の二つのチップ抵抗の
共通点なるべき端子を接地したπ型固定減衰器２と、前
記終端部ｌの入力端と前記π型固定減衰器の出力端との
間に接続した４分の１波長のマイクロストリップ導体よ
りなるλ／４長線路３とを設け、前記π型固定減衰器の
入力端より前記終端部１をみたインピーダンスが前記マ
イクロストリップ導体の特性インピーダンスに整合する
構成にするものである。

〔作　用〕

本発明では第１図に示すように、終端部１の有するリア
クタンス成分とπ形固定減衰器２の有するリアクタンス
成分とをλ／４長線路３を接続して打ち消すようにして
いる。

従って、π形固定減衰器２の入力端において、終端部ｌ
とπ形固定減衰器２の有するリアクタンス成分が打ち消
されるようになり、入力リターンロス改善を実現するこ
とができる。

〔実　施　例〕

第２図は本発明の一実施例のマイクロ波帯終端器の構成
を示す図である。図中、１１は入力端、１２ａと１２ｂ
と１３はπ型減衰器を構成するチップ抵抗であり、１２
ａは第一チップ抵抗、１２ｂは第二チップ抵抗、１３は
第三チップ抵抗である。また１４は第四チップ抵抗、１
５ａ、　１５ｂ、　１５ｃはバイヤホール、１６はマイ
クロストリップ導体、１７は誘電体基板、１８は接地導
体、１９はλ／４長マイクロストリップ導体である。

第２図において、第一チップ抵抗１２ａと第二チップ抵
抗１２ｂと第三チップ抵抗１３からなるπ型固定減衰器
は、一端を入力端１１と一体化されたマイクロストリッ
プ導体１６に接続されており、また他端はλ／４長マイ
クロストリップ導体１９の一端に接続されており、かつ
第一チップ抵抗１２ａと第二チップ抵抗１２ｂの一端は
パイヤホール１５ｂ、　１５ｃを介して接地導体１８に
接続されている。またλ／４長マイクロストリップ導体
１９の他端は第四チップ抵抗１４を介してバイヤホール
１５ａに接続され、バイヤホール１５ａは接地導体１８
に接続されてた回路に構成している。このような回路構
成において、動作周波数が高くなると、第四チップ抵抗
Ｉ４はリアクタンス性となるが、該リアクタンス成分を
該λ／４長マイクロストリップ導体Ｉ９を接続すること
により、該λ／４長マイクロストリップ導体１９から第
四チップ抵抗１４をみたインピーダンスは容量性に変換
される。従って入力端１１においての入力インピーダン
スは、この容量性成分がπ形固定減衰器を形成する第一
チップ抵抗１２ａと第二チップ抵抗１２ｂと第三チップ
抵抗１３のそれぞれのりアクタンス成分を相殺し、イン
ピーダンスの整合が取れ、かつ反射特性の改善された終
端器を実現している。

なお本発明例では、第一チップ抵抗１２ａ、第二チップ
抵抗１２ｂ　、第三チップ抵抗１３、第四チップ抵抗１
４には２Ｘ１．２５ｎの形状のものを用い、抵抗値は第
一チツブ抵抗１２ａ、第二チップ抵抗１２ｂには１００
Ω、第三チップ抵抗１３は６８Ω、第四チップ抵抗１４
には５１Ωのものを用いている。また誘電体基板１７に
は比誘電率ε、＝３．６　、厚さｔ　＝０．７４ｎを使
用し、マイクロストリップ導体１６およびλ／４長マイ
クロストリップ導体１９の導体幅ｗ＝１．５ｍとし、特
性インピーダンスＺ０を５０Ωとしている。

なおλ／４長マイクロストリップ導体１９の長さを６Ｇ
Ｈｚにおいてλ／　４　＝７．５　ａｍに選んだ場合の
人力リターンロスを第３図（Ａ）に示す。即ち第３図の
本発明例と従来例のマイクロ波帯終端器の特性を示す図
の（Ａ）特性に記載のごとく、入力リターンロスは、２
ＧＨｚで２２ｄＢ、また５ＧＨｚでは２２ｄＢ、７ＧＨ
ｚでは１６ｄＢであり、２ＧＨｚ〜７ＧＨｚにおいて、
少なくとも約６ｄＢ以上の改善がなされている。

なお、入力リターンロスは下記の如く定義した値である
。

〔発明の効果〕

以上の説明から明らかなように本発明によれば、三つの
小型固定抵抗を用いて反射特性の良好なマイクロ波帯終
端器が実現できる。

【図面の簡単な説明】

第１図は本発明の原理構成を示す図、 第２図は本発明の一実施例のマイクロ波帯終端器の構成
を示す図、 第３図は本発明例と従来例のマイクロ波帯終端器の特性
を示す図、 第４図は従来例のマイクロ波帯終端器の構成を示す図、 である。 図において、 ｌは終端部、 ２はπ型固定減衰器、 ３はλ／４長線路、 を示す。

Claims (1)

1. 【特許請求の範囲】 チップ抵抗からなりかつ該チップ抵抗の一方の端子を入
   力端とし、また他方の端子を接地した終端部（１）と、 三つのチップ抵抗がπ型に接続されて対称に入力端（１
   ）と出力端の二つの端子を有するように回路を設け、か
   つ前記三つのチップ抵抗の中の二つのチップ抵抗の共通
   点なるべき端子を接地したπ型固定減衰器（２）と、 前記終端部（１）の入力端と前記π型固定減衰器の出力
   端との間に接続した４分の１波長のマイクロストリップ
   導体よりなるλ／４長線路（３）とを設け、 前記π型固定減衰器（２）の入力端より前記終端部（１
   ）をみたインピーダンスが前記マイクロストリップ導体
   の特性インピーダンスに整合するようにしたことを特徴
   とするマイクロ波帯終端器。