JPH03119825A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH03119825A
JPH03119825A JP1258036A JP25803689A JPH03119825A JP H03119825 A JPH03119825 A JP H03119825A JP 1258036 A JP1258036 A JP 1258036A JP 25803689 A JP25803689 A JP 25803689A JP H03119825 A JPH03119825 A JP H03119825A
Authority
JP
Japan
Prior art keywords
circuit
signal
input
holding
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1258036A
Other languages
English (en)
Inventor
Masaru Nawaki
那脇 勝
Toshio Mitsumoto
敏雄 三本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1258036A priority Critical patent/JPH03119825A/ja
Publication of JPH03119825A publication Critical patent/JPH03119825A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、半導体集積回路装置に関する。
〈従来の技術〉 従来の半導体集積回路装置としては、第3図に示すよう
なものがある。この半導体集積回路装置は、入力回路1
1によって外部からの入力信号iを一旦受けた後、内部
回路12によって上記入力回路11から上記入力信号i
を受けて処理し、処理した信号を発生する。そして、出
力回路13によって」二記内部回路12か発生した信号
を受けて、出力信号O(“[(゛または“L°レベル)
として外部へ出力するようにしている。
また、入力回路!!、内部回路12および出力回路I3
の電源配線1接地配線はそれぞれ共通となっている。
〈発明が解決しようとする課題〉 ところで、上記従来の半導体集積回路装置は、出力回路
13の内部および外部に配線等による寄生のインダクタ
ンスし!やキャパシタンスC!が存在している。このた
め、出力信号0が変化する際、第4図に示すように、?
Ii源電位Vecおよび接地電位GNDh<高低に変動
(以下、「電位変動」という)する。上記入力回路11
の電源、接地の配線は出力回路13の配線とそれぞれ共
通になっているため、上記電位変動に応じて入力回路1
1の入力反転電位が変動する。一方、入力信号iは、外
部から入力されているので、上記電位変動に応じてレベ
ルが変動することがない。この結果、入力回路11側か
らみると相対的に入力信号iのレベルが変動しているこ
とになり、仮に、入力信号ipレベルが上記入力反転電
位の付近にある場合、入力信号iの内容が変化した状態
で上記内部回路I2に伝えられることがある゛。このよ
うに変化した入力信号iを内部回路12が処理すること
によって出力信号0がさらに変化するとき、この出力信
号0の変化が新たに電源電位Vccおよび接地電位GN
Dの電位変動を引き起こし、そして、最終的には、入力
回路II−内部回路12−出力回路13→入力回路11
のループを形成して発振する。出力回路13の増幅能力
が低い場合、上記電位変動は無視できるが、出力回路1
3の増幅能力が大きい場合や上記出力回路13が多段で
ある場合、上記従来の半導体集積回路装置は、このよう
に発振などの重大な誤動作を引き起こすという問題があ
る。
そこで、この発明の目的は、電源電位や接地電位の変動
による誤動作を防止した半導体集積回路装置を提供する
ことにある。
く課題を解決するための手段〉 上記目的を達成するために、この発明は、外部からの入
力信号を受けて出力する入力回路と、上記入力回路から
の入力信号を受けて処理し、処理した信号を発生する内
部回路と、上記内部回路が発生した信号を受けて外部へ
出力する出力回路を有する半導体集積回路装置において
、上記入力回路からの入力信号を指定された期間だけ保
持する保持回路を上記入力回路と内部回路との間に設け
ると共に、上記内部回路が発生ずる信号を受けて、受け
た信号が変化している期間を表わす信号を上記保持回路
に出力して、上記保持回路に対して入力回路からの信号
を保持する期間を指定する保持指定回路を設けたことを
特徴としている。
く作用〉 保持指定回路は、内部回路が発生する信号を受けて、受
けた信号が変化している期間を表わす信号を保持回路に
出力して、保持回路に対して入力信号を保持する期間を
指定する。保持回路は、上記指定された期間だけ入力回
路から受けた信号を保持する。このため、内部回路が発
生ずる信号が変化する期間中、上記内部回路には保持回
路からの上記保持された信号が入力されることになる。
したがって、上記期間中に、内部回路が発生する信号と
ともに出力回路が外部へ出力する信号が変化して、各回
路の電源電位Vcc、接地電位GNDが変動したとして
も、内部回路が発生する信号は上記電位変動の影響を受
けることがなくなる。したがって、この半導体集積回路
装置は、従来と異なり、発振などの誤動作が起きなくな
る。
〈実施例〉 以下、この発明の半導体集積回路装置を図示の実施例に
より詳細に説明する。
第1図に示すように、この半導体集積回路装置は、入力
回路lと、内部回路2と、出力回路3と、保持回路4と
、保持指定回路5を備えている。上記入力回路1は、外
部からの入力信号iを受けて出力する。保持回路4は、
上記入力回路lと内部回路2との間に設けられ、入力回
路!からの入力信号iを受けて内部回路2に出力すると
共に、保持指定回路5から受ける入力保持信号eが“H
“となっている期間だけ上記入力回路Iからの入力信号
iを保持して出力する。内部回路2は、保持回路4から
の入力信号iを受けて処理し、処理した信号を発生する
。出力回路3は、内部回路2が発生した信号を受けて、
外部へ出力信号0として出力する。保持指定回路5は、
内部回路2が発生する信号を受けて、受けた信号が変化
している期間を表わす入力保持信号eを出力して、上記
保持回路4に対して入力回路1からの信号を保持する期
間を指定する。人力保持信号eは、内部回路2からの信
号が変化している期間中は“l]“、その他の時は“L
“の状態になる。また、従来の半導体集積回路装置と同
様に、上記出力回路3の内部および外部に配線等による
寄生のインダクタンスL1キャバシタンスC2が存在し
ており、上記各回路l、2゜3,4および5の電源配線
、接地配線はそれぞれ共通となっている。
いま、例えば、外部からのパノノ信号iが第2図に示す
ように“Loから“14′へ変化して、入力回路lおよ
び保持回路4を経た後、内部回路2によって処理されて
、内部回路2が発生ずる信号ととしに出力回路3から外
部へ出力される出力信号0が“■1”から“L”へ変化
するらのとする。この変化に応じて、従来と同様に、上
記各回路1,2,3,4゜5の電源電位Vec、接地電
位GNDが変動する。
このとき、保持指定回路4は、上記内部回路2が発生ず
る信号とともに出力信号Oが変化している期間、すなわ
ち電位変動期間中、入力保持信号eを“1(”として保
持回路4へ出力して、保持回路4に入力回路lからの入
力信号iを“14″の状態に保持させる。したがって、
内部回路2が受ける信号は、電位変動期間中、“11”
の状態に保持されて、従来と異なり、電位変動の影響を
受けることがない。したがって、発振などの誤動作を防
止することができる。なお、第2図に示したのと逆に、
入力信号iが“I−1”から“Loへ変化する場合にも
、全く同様に、発振などの誤動作を防止することができ
る。
〈発明の効果〉 以上より明らかなように、この発明は、外部からの入力
信号を受けて出力する入力回路と、上記入力回路からの
入力信号を受けて処理し、処理した信号を発生ずる内部
回路と、上記内部回路が発生した信号を受けて外部へ出
力する出力回路を有する半導体集積回路装置において、
上記入力回路からの入力信号を指定された期間だけ保持
する保持回路を」二足入力回路と内部回路との間に、役
けると共に、上記内部回路が発生する信号を受けて、受
けた信号が変化している期間を表わす信号を上記保持回
路に出力して、上記保持回路に対して入力回路からの信
号を保持する期間を指定する保持指定回路を設けている
ので、発振などの誤動作を防止することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例の半導体集積回路装置の構
成を示す図、第2図は上記の半導体集積回路装置の動作
タイミングを説明する図、第3図は従来の半導体集積回
路装置の構成を示す図、第4図は」二足従来の半導体集
積回路装置の動作タイミングを説明する図である。 1・・・入力回路、2・・・内部回路、3・・・出力回
路、4・・・保持回路、5・・・保持指定回路、C1・
・寄生キャパシタンス、 L、・・・寄生インダクタンス。

Claims (1)

    【特許請求の範囲】
  1. (1)外部からの入力信号を受けて出力する入力回路と
    、上記入力回路からの入力信号を受けて処理し、処理し
    た信号を発生する内部回路と、上記内部回路が発生した
    信号を受けて外部へ出力する出力回路を有する半導体集
    積回路装置において、上記入力回路からの入力信号を指
    定された期間だけ保持する保持回路を上記入力回路と内
    部回路との間に設けると共に、上記内部回路が発生する
    信号を受けて、受けた信号が変化している期間を表わす
    信号を上記保持回路に出力して、上記保持回路に対して
    入力回路からの信号を保持する期間を指定する保持指定
    回路を設けたことを特徴とする半導体集積回路装置。
JP1258036A 1989-10-03 1989-10-03 半導体集積回路装置 Pending JPH03119825A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1258036A JPH03119825A (ja) 1989-10-03 1989-10-03 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1258036A JPH03119825A (ja) 1989-10-03 1989-10-03 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH03119825A true JPH03119825A (ja) 1991-05-22

Family

ID=17314644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1258036A Pending JPH03119825A (ja) 1989-10-03 1989-10-03 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH03119825A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006166254A (ja) * 2004-12-09 2006-06-22 Oki Electric Ind Co Ltd 入力回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006166254A (ja) * 2004-12-09 2006-06-22 Oki Electric Ind Co Ltd 入力回路

Similar Documents

Publication Publication Date Title
KR850008567A (ko) 반도체 집적회로
JPH03119825A (ja) 半導体集積回路装置
JPH0884061A (ja) 集積回路の雑音低減回路および雑音低減法
JPH0481009A (ja) 圧電発振回路
JPH0720165A (ja) 電圧検出回路
JPH02308491A (ja) 半導体集積回路
JPH04273602A (ja) 発振制御回路
KR200161966Y1 (ko) 음향 제어회로
JPH0677732A (ja) 水晶発振器とその発振周波数調整方法
JPH0495785A (ja) 半導体集積回路装置
JPS59161713U (ja) Vco
JPH0316423A (ja) 発振検出回路
JPH02130020A (ja) 遅延回路
JPH064173A (ja) クロック信号供給方法
JPH0465685A (ja) スキャンレジスタ回路
JPH0316420A (ja) 雑音除去回路
JPH05236026A (ja) デジタル信号監視回路
JPH08115145A (ja) 半導体集積回路装置
JPH10154929A (ja) プリスケーラ
JPH03206514A (ja) パワー・オン・クリア回路
JPH01137820A (ja) クロック発生回路
JPH03196708A (ja) 集積回路
JPH04220707A (ja) 信号保持回路
JPH0619570A (ja) 発振回路
JPH0273720A (ja) 入出力兼用回路