JPH0273720A - 入出力兼用回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路における入出力兼用回路に関
する。

［従来の技術］ 従来の入出力兼用回路のブロック図を第３図に、基本的
な回路例を第４図に示す。なお、第４図において、第３
図と対応する箇所には第３図と同一符号を付す。第３図
、第４図において、５０１は入力回路、３０４は出力回
路、３０３は入力回路５０１の出力端子、５０５，５０
６は出力回路５０４の入力端子であり、入力回路３０１
０入力端子３０２と出力回路３０４の出力端子６０７は
互いに回路点３０８で接続されている。このような構成
の入出力兼用回路において、出力回路３０４の入力端子
３．０５に入力される工０内部からの出力信号は、入力
端子５０６に入力される制御信号によって出力端子３０
７に出力され、またこの出力信号は、入力回路３０１の
入力端子５０２にも入力される。また、入力回路３０１
の入力端子５０２ＫＩ　Ｑ外部より入力される入力信号
は、出力回路５０４の入力端子３０５に入力される工Ｃ
内部からの出力信号が入力端子５０６に入力される制御
信号によって制御され出力端子３０７に出力されていな
いタイミングで入力される。通常、ＩＣ外部からの入力
信号と出力回路３０４より出力される出力信号とのショ
ートを防ぐ為、ＩＣ外部から入力信号を入力するタイミ
ングと、出力回路３０４より出力信号を出力するタイミ
ングはずらして設計される。

［発明が解決しようとする課頴コ しかし、従来の技術においては、前記の理由により、出
力回路５０４からの出力信号が出力されないタイミング
からＩＣ外部からの入力信号が入力されるタイミングま
での間、または、工０外部からの入力信号が入力されな
いタイミングから出力回路５０４から出力信号が出力さ
れるタイミングまでの間入力回路３０２の入力端子３０
１は不定の、すなわち、ＨかＬか安定しない状態が存在
してしまうという問題点があった。

そこで、本発明は以上の如き問題点を解決するもので、
前記不定の状態をなくした入出力兼用回路を提供するこ
とを目的とする。

［課題を解決するための手段］ 本発明の入出力兼用回路は、 α）工Ｃにおいて、 ｂ）入力回路と Ｃ）出力回路と ｄ）信号保持回路とを有し、 Ｃ）前記入力回路の入力端子と前記出力回路の出力端子
と信号保持回路とを互いに接続したことを特徴とする。

［実施例コ 以下、本発明について、実施例に基づいて説明する。

第１図は、本発明の入出力兼用回路を示すブロック図、
第２図は、基本的な実施回路例である。

なお、第２図において、第１図と対応する箇所には第１
図と同一符号を付す。第１図、第２図において、１０１
は入力回路、１０４は出力回路、１０８は信号保持回路
、１０３は入力回路１０１の出力端子、１０５　、１０
６は出力回路１０４の入力端子であり、入力回路１０１
の入力端子１０２と出力回路１０４の出力端子１０７と
信号保持回路１０Ｂとが互いに回路点１１０に接続され
て（〜る。このような構成の入出力兼用回路において、
出力回路１０４０入力端子１０５に入力される工０内部
からの出力信号は、入力端子１０６に入力される制御信
号によって出力端子１０７に出力され、またこの出力信
号は、入力回路１０１の入力端子１０２にも入力される
。また、入力回路１０１の入力端子１０２に工Ｏ外、部
より入力される入力信号は、出力回路１０４０入力端子
１０５に入力される工Ｏ内部からの出力信号が入力端子
１０６に入力される制御信号によって制御され出力端子
１０７に出力されていないタイミングで入力される。通
常、１０外部からの入力信号と出力回路１０４より出力
されろ出力信号とのショートを防ぐ為、ＩＣ外部から入
力信号を入力するタイミングと、出力回路１０４より出
力信号を出力するタイミングはずらして設計される。こ
こで、出力回路１０４からの出力信号が出力されな（・
タイミングからＩＣ外部からの入力信号が入力されるタ
イミングまでの間、または、Ｔ−０外部からの入力信号
が入力されないタイミングから出力回路１０４から出力
信号が出力されるタイミングまでの間、信号保持回路１
０Ｂによって、前の出力回路１０４から出力された信号
、または、前のＩＣ外部からの入力信号を保持している
為、入力回路１０１の入力端子１０２は不定の状態が存
在しなくなる。通常、信号保持回路１０８の出力段のイ
ンバータ１１１は、ＩＣ外部からの入力信号、および、
出力回路１０４からの出力信号よりも能力は小さく設計
される。

以上、本発明について、第１図に示されるブロック図、
第２図に示される基本回路例で説明したが、本発明の本
質は、第１図に示されるブロック図に示される通り信号
保持回路により不定の状態をなくすことにあり、実施回
路例は第２図に示される基本実施例に限らない。

［発明の効果〕 以上述べたように本発明によれば、半導体集積回路にお
いて、不定の状態をな（した入出力兼用回路を提供する
という効果がある。

【図面の簡単な説明】

第１図、第２図は、本発明の入出力兼用回路を示すそれ
ぞれブロック図、基本回路例を示す図。 第５図、第４図は、従来の入出力兼用回路を示すそれぞ
れブロック図、基本回路例を示す図。 １０１’、５０１・・・・・・入力回路１０４．３０４
・・・・・・出力回路 １０８　　　　　・・・・・・信号保持回路１０２．３
０２・・・・・・入力回路入力端子１０３．３０３・・
・・・入力回路出力端子１０５．１０６，３０５，３０
６・・・・・・出力回路入力端子 １０７．５０７・・・・・・出力回路出力端子ネ２）刃

Claims (1)

1. 【特許請求の範囲】 ａ）半導体集積回路（以下ＩＣと略す）において、 ｂ）入力回路と ｃ）出力回路と ｄ）信号保持回路とを有し、 ｅ）前記入力回路の入力端子と前記出力回路の出力端子
   と信号保持回路とを互いに接続したことを特徴とする入
   出力兼用回路。