JPH03116859A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH03116859A
JPH03116859A JP1254006A JP25400689A JPH03116859A JP H03116859 A JPH03116859 A JP H03116859A JP 1254006 A JP1254006 A JP 1254006A JP 25400689 A JP25400689 A JP 25400689A JP H03116859 A JPH03116859 A JP H03116859A
Authority
JP
Japan
Prior art keywords
integrated circuit
heat sink
resin
metallized layer
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1254006A
Other languages
English (en)
Inventor
Kuniyuki Hayama
葉山　訓幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP1254006A priority Critical patent/JPH03116859A/ja
Publication of JPH03116859A publication Critical patent/JPH03116859A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は混成集積回路装置に関し、特に発熱の大きい高
周波用あるいは大電力用の混成集積回路装置に関する。
（従来の技術） 従来、パワートドランシスターの如く発熱の大きい半導
体チップを搭載した混成集積回路装置としては、例えば
第３図及び第４図に示すものが知られている。但し、第
４図は第３図のＸ−Ｘ線に沿う断面図である。
図中の１は、Ｃｕ、Ｆｅ等からなる放熱板である。この
放熱板１上には半田層２及び裏メタライズ層３を介して
Ａｌ　２０ｊ、ＡＩ　Ｎ、Ｓ　ｉ　Ｃ等からなる集積回
路基板４が設けられている。である。
この基板４上には、表メタライズ層５を介して発熱部材
としてのチップ部品６やコイル７などが搭載されている
。なお、図中の８は部品間を接続するボンディングワイ
ヤである。又、図示しないが、前記部品等は樹脂製ある
いは金属製のの外囲器により封止される場合がある。
このように、従来の混成集積回路装置においては集積回
路基板４の裏メタライズ層３と放熱板１とを半田層２を
介して全面接合していた。これにより、集積回路基板４
上のチップ部品６などの発熱部材からの熱拡散を良好に
行っていた。しかし、基板面積が大きくなるに従い、放
熱板１と集積回路基板４との熱膨張の相違から生じる応
力に前記基板４が耐えきれず、基板割れ等が多々発生し
ていた。　そこで、こうした基板割れを解決する目的で
、半田レジストなどを用いて基板の一部のみを放熱板と
接合する方法が提案されている（特開平ｌ− １５１４４４号公報）。しかし、この方法によれば、基
板割れを多少は軽減できるが、接合部以外では基板と放
熱板との接触が不十分なため、期待される放熱効果が得
られなかった。また、基板上の高発熱部位が２個所以上
に分散されているような回路基板構成の場合には、基板
割れについても満足な結果を得るのは困難であった。
（発明が解決しようとする課題） 本発明は上記事情に鑑みてなされたもので、メタライズ
層と放熱板間の一部を前記半田の融点より高い耐熱性を
もつ弾性伝熱樹脂で充填することにより、放熱板と集積
回路基板との熱膨張の相違から生じる応力に起因して前
記基板に割れ等の不具合が発生するのを防止しえる放熱
性の良い混成集積回路装置を提供することを目的とする
。
［発明の構成］ （課題を解決するための手段と作用） 本発明は、上部に発熱性を有する素子が載置される集積
回路基板裏面のメタライズ層と放熱板とを半田にて接合
する混成集積回路装置において、上記メタライズ層と放
熱板間の一部を前記半田の融点より高い耐熱性をもつ弾
性伝熱樹脂で充填したことを特徴とする混成集積回路装
置集積回路である。
本発明によれば、裏メタライズ層と放熱板間の一部を前
記半田の融点より高い耐熱性をもつ弾性伝熱樹脂で充填
し、その他のパワートランジスタなどの高発熱部品の搭
載個所に対応する部分に半田層を形成することにより、
放熱板と集積回路基板との熱膨張の相違から生じる応力
に起因する前記基板の割れを回避し、更に放熱性の良好
な混成集積回路装置をｉｕる事ができる。
（実施例） 以下、本発明の一実施例に係るパワーモジュールを第１
図及び第２図を参照して説明する。但し、第２図は第１
図の放熱板と弾性伝熱樹脂の平面図である。
図中の１１は、２ケの貫通穴１２が開口された例えばＣ
ｕ、Ｆｅ等からなる放熱板である。この放熱板１上には
シリコーンを主体とした枠状の弾性電熱樹脂１３が塗布
され、この樹脂１３の空洞部分に半田層■４が形成され
ている。ここで、前記樹脂は１３は、高発熱部品の搭載
位置に当たる個所を残して塗布されている。前記樹脂１
８及び半田層１４上には、裏メタライズ層１５を介して
ＡＮ　ｚ　０３　、　ＡＩ　Ｎ。
ＳｉＣ等からなる集積回路基板１Ｂが設けられている。
この基板１Ｂの所定の位置には表メタライズ層１７が形
成され、この表メタライズ層１７を介して高発熱部品と
しての半導体チップ１８やチップ部品１９゜及びコイル
２０等が形成されている。前記半導体チップ１８と表メ
タライズ層１７等は、ボンディングワイヤ２１により電
気的に接続されている。また、前記半導体チップ１８も
しくは集積回路基板１６の裏面は、樹脂製の外囲器２２
により封止されている。
上記実施例に係るパワーモジュールによれば、集積回路
基板１６の裏面メタライズ層１５と放熱板１１間に枠状
の弾性伝熱樹脂１３を塗布し、かつ前記裏面メタライズ
層Ｉ５と放熱板１１間でかつ高発熱部品の搭載個所に対
応する位置に半田層１４を形成した構成になっているた
め、高発熱部品による放熱を裏メクライズ層１８．及び
高発熱部品の搭載個所に形成した＋田層１４を介して放
熱板１１により行い、基板１６と放熱板の熱膨張差に起
因する基板割れを回避できる。また、従来の発熱部位の
みを半［１１接合した場合と比べ、高発熱部品の搭載個
所以外には弾性伝熱樹脂１３が塗布されておりしかも半
田の融点は２００℃前後であるため、用いた樹脂１３は
変化を受けず、前記半田層１４以外の個所でも十分な放
熱を行う事ができる。なお、発熱部位が２個所以上離れ
ている場合でも、良好な放熱を行う事ができる。
なお、上記実施例ではパワーモジュールについて説明し
たが、これに限らず、発熱性を有する素子が搭載される
混成集積回路装置全てに適用できる。
上記実施例では、弾性断熱樹脂がシリコーンを主体とす
る樹脂である場合について述べたが、これに限らず、例
えばＢＮコンポジット樹脂等半田融点より高い耐熱性を
もつ樹脂であればなんでもよい。
［発明の効果］ 以上詳述した如く本発明によれば、メタライズ層と放熱
板間の一部を前記半田の融点より高い耐熱性をもつ弾性
伝熱樹脂で充填し、その他の高発熱部品の搭載個所に対
応する部分に半田層を形成することにより、放熱板と集
積回路基板との熱膨張の相違から生じる応力に起因する
前記基板の割れを回避しえる放熱性の良好なる混成集積
回路装置を提供できる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る混成集積回路装置の略
眩面図、第２図は第１図の要部の平面図、第３図は従来
の混成集積回路ｖｔ置の略平面図、第４図はＸ−Ｘ線に
沿う断面図である。 １１・・・放熱板、１３・・・弾性伝熱樹脂、１４・・
・半田層、１５・・・裏メタライズ層、１６・・・集積
回路基板、１７・・・表メクライズ層、 １８・・・半導体チップ、 １９・・・チップ部 口 叩Ｎ ２０・・・コイル、 ２１・・・ボンディングワイヤ、 ２２・・・ 外囲器。

Claims (1)

    【特許請求の範囲】
  1. 上部に発熱性を有する素子が載置される集積回路基板裏
    面のメタライズ層と放熱板とを半田にて接合する混成集
    積回路装置において、上記メタライズ層と放熱板間の一
    部を前記半田の融点より高い耐熱性をもつ弾性伝熱樹脂
    で充填したことを特徴とする混成集積回路装置。
JP1254006A 1989-09-29 1989-09-29 混成集積回路装置 Pending JPH03116859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1254006A JPH03116859A (ja) 1989-09-29 1989-09-29 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1254006A JPH03116859A (ja) 1989-09-29 1989-09-29 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH03116859A true JPH03116859A (ja) 1991-05-17

Family

ID=17258952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1254006A Pending JPH03116859A (ja) 1989-09-29 1989-09-29 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH03116859A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552637A (en) * 1993-06-14 1996-09-03 Kabushiki Kaisha Toshiba Semiconductor device
US6037659A (en) * 1997-04-28 2000-03-14 Hewlett-Packard Company Composite thermal interface pad
US6464144B1 (en) * 2000-05-18 2002-10-15 Symbol Technologies, Inc. Hand held terminal with an odor sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552637A (en) * 1993-06-14 1996-09-03 Kabushiki Kaisha Toshiba Semiconductor device
US6037659A (en) * 1997-04-28 2000-03-14 Hewlett-Packard Company Composite thermal interface pad
US6464144B1 (en) * 2000-05-18 2002-10-15 Symbol Technologies, Inc. Hand held terminal with an odor sensor

Similar Documents

Publication Publication Date Title
KR100849914B1 (ko) 패키지형 전력 반도체 장치의 제조방법
US4827376A (en) Heat dissipating interconnect tape for use in tape automated bonding
WO2019038876A1 (ja) 半導体装置
JPS6221249A (ja) 半導体装置
JPH03116859A (ja) 混成集積回路装置
KR101754031B1 (ko) 양면 기판 노출형 반도체 패키지
JPH0922970A (ja) 電子部品
JP3522975B2 (ja) 半導体装置
JPH0815189B2 (ja) 半導体装置の製造方法
JP2005503039A (ja) パワー電子ユニット
JPS61147554A (ja) ハイブリツドｉｃモジユ−ル
JPH0196952A (ja) 気密封止チツプキヤリア
JPH0661368A (ja) フリップチップ型半導体装置
JP2531125B2 (ja) Ｉｃチップキャリアモジュ―ル
JP2804765B2 (ja) 電子部品塔載用基板
JPS63289847A (ja) Ｌｓｉパッケ−ジの放熱構造
JP2619155B2 (ja) 混成集積回路装置
JPS62281453A (ja) チツプキヤリアモジユ−ル
JPS629640A (ja) 半導体部品の実装構造
JP2583507B2 (ja) 半導体実装回路装置
JPH0831986A (ja) 放熱板付半導体装置
JPH043505Y2 (ja)
JPH04124860A (ja) 半導体パッケージ
JPS6348850A (ja) 半導体装置の製造方法
JPH08167762A (ja) 厚膜混成集積回路