JPH0311448A - ダイレクトメモリアクセス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＤＭＡ（ダイレクト・メそり・アクセス）転
送制御回路に関し、ＤＭＡコントローラのメモ！Ｊ　−
Ｉ　／　０間転送モードにおいて、１６ビツトのワード
データ転送を行なう方式に関する。

〔従来の技術〕

従来では、ＤＭＡ：ｌントローラ（ＮＦｉＣｕＰＤ８２
５７相当）ｔ−１つだけ使用したシステムにおいてはメ
モリーｘ１０　間データ転送モードでのワードデータ転
送は行なわれておらず、バイト転送しか行なわれていな
い。

従来のＤＭＡコントローラを用いたシステム構成を第６
図に示す。ＤＭＡコントローラを用い念システムは、Ｃ
ＰＴＪ６１、周辺Ｉ１０デバイス６２、ＤＭＡコントロ
ーラ６３から構成される。ＤＭＡコントローラ６３が、
周辺Ｉ１０デバイス６２からのＤＭＡ転送要求ＤＲＥｑ
信号を受は取ると、ＤＭＡコントローラ６３は、ＣＰＴ
Ｊ６１にＨＯＬＤ信号を入力し、バスの譲渡を要求する
。

ＣＰＩＪ６１は、ＨＯＬＤが可能となった時点で、ＤＭ
Ａコントローラ６３にＨＬＤＡ信号を返す。

ＤＭＡコントローラ６３はＣＰｔｊ　６１からのＨＬＤ
Ａ信号を受は取、９、ＤＭＡアクノリッジ信号のＤＡＣ
Ｋｉ号を、周辺Ｉ　／　Ｏデバイス６２に入力し、ＤＭ
Ａ転送を開始する。

Ｄ）ＪＡコントローラ６５は、Ｉ１０デバイスに対レア
ドレスとコマンド４８号を出してデータを読み書きする
。この動作をＤＭＡコントローラ６３はくり返し実行す
る。ＤＭＡコントローラ６３は、データをメモリへ書き
込む際、アドレス番地を順にインクリメントまたはデク
リメントする機能や、前もってプログラミングされた転
送数だけ転送し九ら終了する機能を持つ。インテルのＤ
ＭＡコントローラとしては、８ビツト系の８２３７Ａが
用意されている。８２５７Ａを８０８６０ＭＩＮモード
で使用する場合は、８２５７Ａのアドレスを拡張するレ
ジスタを外付けで対応したシ、ＭＡＸモードでは、ＲＱ
／ａ　ＴとＨＯＬＤ／ＨＬＤＡの変換回路を使うかバス
コンバータを使用しなければならない。

なお関連した従来技術は、ＣＱ出版社発行の「インタフ
ェースｊ１？８７・１０．に記載されている。

〔発明が解決しようとする課題〕

上記従来技術は、ＤＭＡコントローラ（以下ＤＭＡＣと
称す）のメモリーＩ１０間転送モードを利用した場合、
１つのＤＭＡコントローラでは、ワード転送は行なわれ
ておらず、バイト転送しか行なわれていない。

また、アドレス拡張の念めには、外付けのバッファを必
要とし、複雑な回路構成になるという問題点があった。

本発明は、このような従来の問題点を解決したもので１
つのＤＭＡＣの周辺に簡単なノ１−ドウエアを追加する
ことにより、ＤＭＡＣのメモリーＩ１０間転送モードで
、ＤＭＡＣからのＤＭＡアクノリッジ信号（以下ＤＡＣ
Ｋ信号と称す）を利用することにより、１６ビツトのＤ
ＭＡデータ転送を４クロツクサイクルで行なえるように
したＤＭＡ制御方式を提供することにある。

又、ワード転送モードレジスタを設けることによｐ、Ｄ
ＭＡＣにつながる４チヤンネルのＺ　／　０デバイスの
データバスのビット数を容易に設定することが可能とな
る。これによ、り、ｘ７ｏデバイスのデータバス幅の変
化にかかわらずこのレジスタを設定することにより対応
可能にすることを目的とする。

〔課題を解決するための手段〕

上記目的を達成するために、メモリー１　／　０間転送
モードを有するＤＭＡＣを使用して、メそソー１１０間
のワードデータ転送を行なうＤＭＡ転送制御回路におい
て、前記ＤＭＡＣから出力されるＩｌｏへ０４チャンネ
ル０ＤＡＣＫ信号とＤＭＡワード転送モード設定レジス
タから出力される４ビツトのデータ信号とからバイトデ
ータ転送時とワードデータ転送時のＤＭＡＣからの出力
アドレス切換制御信号を生成するワード転送制御信号生
成手段と、 前記ＤＭＡＣから出力されるアドレスをバイトデータ転
送時とワードデータ転送時で出力アドレスを前記ワード
転送制御信号で切換える手段とを設は念ものである。

ｔ７’ｈ、前記ＤＭＡＣから出力される工１０デバイス
への４チャンネル０ＤＡＧＫ信号に対応した４ビツトの
情報をリード・ライトする手段として、前記ＤＭＡワー
ド転送モードレジスタを設ける。

〔作用〕 ＤＭＡコントローラの動作モードをメモリーＩ１０間デ
ータ転送モードとし、１６ビツトのＩ１０デバイスとメ
モリとの間のＤＭＡデータ転送時にワード転送モード状
態設定レジスタにＩ１０データバス幅が１６ビツトであ
ることを設定してＤＭＡＣを起動すると、ＤＭＡＣのメ
モリーし旬間転送サイクルにおいてＤＭＡＣから出力さ
れる１６ビツ）　ｘ７ｏ−ｙ’バイスへの４チャンネル
０ＤＡＯＫ信号とワード転送モード状態設定レジスタか
らの４ビツトのデータ信号とによりアドレスバスにワー
ドデータ転送のアドレスが出力されるように動作する。

それによりてＤＭＡのワードデータ転送時に、ワード転
送用アドレスを出力するようＫなるので、誤動作するこ
とがない。

また、ワード転送モード状態設定レジスタによＪ、ＤＭ
Ａ転送を使用するＩ１０デバイスをレジスタをリード−
ライトすることにより、設定することができる。

〔実施例〕

以下、本発明の実施例を口面を参照して説明する。

第１図は本発明の一実施例の要部を示すブロック図であ
る。同図において、ＤＭＡＣ（例えば−ＰＤ８２５７）
１と、ＤＭＡデータ転送の種類が、バイト（８ピツト）
転送であるか、ワード（１６ピツト）転送であるかを設
定するワード転送モード設定レジスタ２と、バイト転送
時とワード転送時の出力アドレスを切換制御する出力ア
ドレス制御部３と、ＤＭＡＣからの４チャンネル０ＤＡ
ＧＫ信号とワード転送モード設定レジスタからの各チャ
ンネルに対応し念データ信号からワード転送アドレス切
換制御信号を生成するワード転送アドレス切換制御信号
生成部４から構成される。尚第１図のＤＡＣＫｎＮ信号
は、負論理のＤＭＡアクノリッジ信号で本実施例では、
４チヤンネルのＤＡＣＫ５Ｎ％ＤＡＣＫ２Ｎ％ＤＡＣＫ
ＩＮ、ＤＡＣＫＯ）ｉである。Ｗ’ｌ’ＲＮ８信号は、
ワード転送アドレス切換制御信号である。Ａ１５：Ｏ信
号は、ＤＭＡＣからの１６ビツトのアドレス出力信号で
ある。又ＳＡ１５　：Ｏ，ＢＨＩＮ信号は、バイト転送
時とワード転送時で切換えられるメモリへのアドレス出
力信号である。

第２図は、第１図のワード転送アドレス切換制御信号生
成部４の詳細論理図である。第２図を用いてワード転送
アドレス切換制御信号生成部の説明をする。このワード
転送アドレス切換制御信号生成部は第１図のＤＭＡＣｌ
からの４チヤンネルの負論理ＯＤＡ　ＣＫ倍信号、ワー
ド転送モード設定レジスタのデータ信号から負論理のワ
ード転送切換制御信号ＷＴＲＮＳ信号を生成する様に動
作する。ワード転送モード設定レジスタの２６各ビツト
の設定値は、バイトデータ転送の時ｍｏｌであシ、ワー
ドデータ転送時は１１１１である。４チヤンネルのＤＡ
ＣＫ信号が謔Ｏ１で、ＤＭＡデータ転送が要求された場
合、ワード転送モード設定レジスタが１＋１ｍに設定し
てあれば、２１のＡＮＤ回路出力は１１１であシ、４つ
のＡＮＤ回路のうち１つでも需１曽であれば、２２ＯＮ
ＯＲ回路の出力ＷＴＲＮ８信号はＩＯＩとな）、ワード
データ転送を表わす制御信号を生成する。

第５図は第１図の出力アドレス制御部５の詳細図である
。３１は、ＤＭＡＣからの上位１５ビット出力アドレス
制御部である。５２はＡＯアドレスとＢＨｌｉＮの制御
部である。！１３のインバータはＡＯ倍信号反転してＢ
ＨＩＮ信号を生成するものである。これらの制御部は、
第２図のワード転送アドレス切換制御信号ＶＴＲＮ５信
号によって制御される。ＶＴＲＮ５信号が一〇嘗の時、
ワードデータ転送であＪ）Ｉｌ［ｌの時、バイトデータ
転送である。とれらの出力アドレスを表にまとめたのが
後述する表１である。ＢＨＩ！Ｎ信号は、上位ビットイ
ネーブル信号でありワードデータ転送時Ｋ”Ｏ”となシ
、バイト転送時ＫＡＯＯ値をとる。

第４図は、ＤＭＡワード転送時のメイ建ングチャート図
を示す。ＤＭＡＣＬＫ信号はＤＭＡＣｌへの入力ＣＬＫ
信号であり、ＣＯＢＭ信号は、コマンド出力イネーブル
信号であＪ）、ＤＡＣＫｎＮ信号は４チヤンネルのＤＭ
Ａアクノリッジ信号であシ、コマンド信号は、Ｉ１０リ
ード、Ｉ１０ライトのコマンド信号である。図で示した
様に、　ＤＡＣＩＣｎＮ信号の立ち下がシのタイミング
でワード転送用のアドレスを有効にし、その後にコマン
ド信号をアクティブにするため、ワード転送用のアドレ
スのデータを工１０デバイスがメモリに書き込んだシ、
逆にメモリから読み込むことがバイト転送時と同様に４
クロツクサイクルで可能であるという効果がある。

又、リード・ライト可能なワード転送モード設定レジス
タ２により、ＤＭＡ転送を要求するＩ１０デバイスのデ
ータバス幅を容易に設定できるという効果がある。この
ワード転送モード設定レジスタ２０１例を第５因を用い
て説明する。ワード転送モード設定レジスタは、５１〜
５４０４つのＲＢＳＴｊＴ付Ｄｆｉフリッグフロップ（
以下フリップフロップと称す）で構成される。各７リツ
プ７０ツブの動作衣を後述の表２に示す。各フリップフ
ロップのＣＰ大入力コマンド信号であるｌ０ＷＮ信号が
入力され、ＴＩ大入力は、フリップ７０ツグのｑ出力が
入力され、ＴＥ大入力は、ワード転送モード設定レジス
タの一〇−アクティブのＣ８傷号が入力されている。こ
のワード転送モード設定レジスタは、リード拳ライト可
能であシ、各ビットの構成は、後述の表３に示す通シで
ある。初期値は各ビットとも　ｌｌ０１でありバイト転
送モードを示す。これらのビットは、ＢＩＯ８でシステ
ム立ち上げ時に設定することも可能である。

このワード転送モード設定レジスタをリードする時には
、常に各７リツプ７αツグから、データが保持されてい
るので、前記Ｃ８信号をアクティブにすることにより、
読むことができる。また、このワード転送モード設定レ
ジスタにライトする時は、前記ＣＢ倍信号アクティブに
し、ｌ０ＷＮ信号の立ち上がシエッジで新しいデータを
保持することができる。リセット時には、各ビット共、
初期値と同じ１１０１に設定される。

表　　　１ 表 表　　　４ 〔発明の効果〕 以上説明したように、本発明によれば、ＤＭＡコント−
−２のメモ＋Ｊ−Ｉ　／　０間転送モードにおいて、ワ
ードデータ転送を、バイトデータ転送と同じ４クロツク
サイクルで、行なうことができるので、従来のように、
ワードデータ転送ｏ−ｈめに複雑な回１ｉｌ）構成をす
る必要がなく、簡単なワード転送モードレジスタと周辺
回路により構成できるという効果がある。

まな、ワードモード転送設定レジスタにより、ＤＭＡ転
送を要求するＩ１０デバイスのデータ転送ビット幅を容
易に設定できるという効果がある。

【図面の簡単な説明】

表 第１図は本発明の一実施例の要部を示すブロック図、第
２図は、ワード転送アドレス切換制御信号生成部の詳細
論理図、第３図は、出力アドレス制御部の詳細図、第４
図は、ワード転送時のタイをングチャート図、第５図は
ワード転送モード設定レジスタの詳細図、第６図は従来
のワード転送時のＤＭＡＣの構成図、である。 １・・・・・・ＤＭＡＣ，２・・・・・・ワード転送モ
ード設定レジスタ、　　３・・・・・・出力アドレス制
御部、　　４・・・・・・ワード転送アドレス切換制御
信号生成部。

Claims (1)

【特許請求の範囲】
1. １．メモリとマイクロプロセッサユニット周辺の入出力
   デバイスとの間でデータを直接転送する機能を持つＤＭ
   Ａ（ダイレクトメモリアクセス）コントローラを使用し
   て、データバス幅の異なる複数の入出力デバイスの中の
   任意のデバイスとメモリとの間のデータ転送を行うＤＭ
   Ａ転送制御回路において、 転送するデータバス幅を設定するワード転送モード設定
   レジスタと、ＤＭＡオペレーションを認識するために前
   記ＤＭＡコントローラが出力するＤＡＣＫ信号と前記ワ
   ード転送モード設定レジスタに設定した情報とから、出
   力するアドレスを切換え制御する信号を生成するワード
   転送アドレス切換制御信号生成部と、前記ワード転送ア
   ドレス切換制御信号生成部からの制御信号によりアドレ
   スを、前記ワード転送モード設定レジスタに設定したデ
   ータ転送バス幅に応じて切換えるアドレス切換回路と、
   を具備し、前記ＤＡＣＫ信号により転送対象とする入出
   力デバイスのデータバス幅に関係なく、同一サイクルで
   、入出力デバイスとメモリとの間のデータ転送を可能に
   したことを特徴とするダイレクトメモリアクセス制御方
   式。