JPH03113613A - 広ダイナミックレンジ電流源回路 - Google Patents
広ダイナミックレンジ電流源回路Info
- Publication number
- JPH03113613A JPH03113613A JP1252657A JP25265789A JPH03113613A JP H03113613 A JPH03113613 A JP H03113613A JP 1252657 A JP1252657 A JP 1252657A JP 25265789 A JP25265789 A JP 25265789A JP H03113613 A JPH03113613 A JP H03113613A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- collector
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000012886 linear function Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電流源回路に関する。より詳細には、本発明は
、より広い範囲まで特性の直線性を維持することができ
る新規な電流源回路の構成に関する。
、より広い範囲まで特性の直線性を維持することができ
る新規な電流源回路の構成に関する。
従来の技術
第２図（ａ）は、従来の電流源回路の典型的な構成例を
示す図である。
示す図である。
同図に示すように、この回路は、コレクタを外部入力側
子ＥＸに接続され、ベースを制御電圧Ｖ。
子ＥＸに接続され、ベースを制御電圧Ｖ。
に接続され、エミッタを抵抗Ｒ８を介して接地ＧＮＤに
接続されたｎｐｎ型バイポーラトランジスタＱ２１から
構成されており、制御電圧Ｖ。の変化に呼応してコレク
タ／エミッタ電流■が変化する構成となっている。
接続されたｎｐｎ型バイポーラトランジスタＱ２１から
構成されており、制御電圧Ｖ。の変化に呼応してコレク
タ／エミッタ電流■が変化する構成となっている。
第２図（ｂ）も、従来の電流源回路の典型的な構成例を
示す図である。
示す図である。
同図に示すように、この回路は、互いにベースを接続さ
れた１対のｎｐｎ型バイポーラトランジスタＱ２２およ
びＱ２．と抵抗Ｒ８とから構成されている。ここで、ト
ランジスタＱ２３は、コレクタ／ベース間を短絡されて
ダイオード接続とした上で、抵抗Ｒｅを介してコレクタ
を制御電圧Ｖ。に接続され、エミッタを接地ＧＮＤに接
続されている。
れた１対のｎｐｎ型バイポーラトランジスタＱ２２およ
びＱ２．と抵抗Ｒ８とから構成されている。ここで、ト
ランジスタＱ２３は、コレクタ／ベース間を短絡されて
ダイオード接続とした上で、抵抗Ｒｅを介してコレクタ
を制御電圧Ｖ。に接続され、エミッタを接地ＧＮＤに接
続されている。
一方、トランジスタ２２は、コレクタを外部入力側子Ｅ
Ｘに接続され、エミッタを接地ＧＮＤに接続されている
。この電流源回路では、トランジスタＱ２□およびＱ２
３はカレントミラー回路を構成しており、制御電圧Ｖ。
Ｘに接続され、エミッタを接地ＧＮＤに接続されている
。この電流源回路では、トランジスタＱ２□およびＱ２
３はカレントミラー回路を構成しており、制御電圧Ｖ。
の変化に呼応して、トランジスタＱ２２のコレクタ／エ
ミッタ電流■が変化する構成となっている。
ミッタ電流■が変化する構成となっている。
発明が解決しようとする課題
第３図は、上述のような電流源回路に使用されるバイポ
ーラトランジスタの一般的な電流／電圧特性を示すグラ
フである。
ーラトランジスタの一般的な電流／電圧特性を示すグラ
フである。
同図に示すように、バイポーラトランジスタの電流／電
圧特性は、基本的には線形特性を有するが、特に電流値
の低い領域では非線形特性となっている。従って、この
ような特性を有するトランジスタを使用して構成した従
来の電流源回路は、出力電流■が小さくなると制御特性
の直線性が失われるので、実質的なダイナミックレンジ
が狭いという問題がある。
圧特性は、基本的には線形特性を有するが、特に電流値
の低い領域では非線形特性となっている。従って、この
ような特性を有するトランジスタを使用して構成した従
来の電流源回路は、出力電流■が小さくなると制御特性
の直線性が失われるので、実質的なダイナミックレンジ
が狭いという問題がある。
このような問題に対して、電流源回路に供給される制御
電圧Ｖを人力に呼応して制御することによって特性の非
線性を補償することも試みられている。しかしながら、
そのような電圧供給回路は一般に回路規模が大きく、集
積回路内での占有面積が大きくなる上に消費電力も大き
い。また、このような回路は、一般に素子特性のバラツ
キに大きく影響されるので、実際には有効な解決にはな
っていない。
電圧Ｖを人力に呼応して制御することによって特性の非
線性を補償することも試みられている。しかしながら、
そのような電圧供給回路は一般に回路規模が大きく、集
積回路内での占有面積が大きくなる上に消費電力も大き
い。また、このような回路は、一般に素子特性のバラツ
キに大きく影響されるので、実際には有効な解決にはな
っていない。
そこで、本発明は、上記従来技術の問題点を解決し、特
性の直線性を低レベルまで保つようなダイナミックレン
ジの広い新規な電流源回路を提供することをその目的と
している。
性の直線性を低レベルまで保つようなダイナミックレン
ジの広い新規な電流源回路を提供することをその目的と
している。
課題を解決するための手段
即ち、本発明に従うと、出力電流路として機能する出力
側電流路を構成する第１のトランジスタと、第１の制御
電圧を受けるように接続されて、前記出力電流路の電流
を制御する入力側電流路を構成する第２のトランジスタ
とを有する第１のカレントミラー回路と、前記第１のカ
レントミラー回路の入力側電流路をバイパスするように
接続された出力側電流路を構成する第３のトランジスタ
と、前記第１の制御電圧とは異なる第２の制御電圧を受
けるように接続されて前記出力側電流路の電流を構成す
る第４のトランジスタとを有する第２のカレントミラー
回路とを具備し、前記第２のカレントミラー回路は、前
記第１のカレントミラー回路の非線形動作領域の電流よ
り大きな電流を流すように構成されていることを特徴と
する特許イナミックレンジ電流源回路が提供される。
側電流路を構成する第１のトランジスタと、第１の制御
電圧を受けるように接続されて、前記出力電流路の電流
を制御する入力側電流路を構成する第２のトランジスタ
とを有する第１のカレントミラー回路と、前記第１のカ
レントミラー回路の入力側電流路をバイパスするように
接続された出力側電流路を構成する第３のトランジスタ
と、前記第１の制御電圧とは異なる第２の制御電圧を受
けるように接続されて前記出力側電流路の電流を構成す
る第４のトランジスタとを有する第２のカレントミラー
回路とを具備し、前記第２のカレントミラー回路は、前
記第１のカレントミラー回路の非線形動作領域の電流よ
り大きな電流を流すように構成されていることを特徴と
する特許イナミックレンジ電流源回路が提供される。
−作Ｊ
前述したように、流れる電流が大きな領域では、トラン
ジスタのベース／エミッタ間電圧は電流が変化しても実
質的に変化しないので、制御電圧の変化に対して電流は
一次関数的に変化する。ところが、電流を小くするため
に制御電圧を下げていくと、やがてトランジスタのベー
ス／エミッタ間電圧が小さくなり、制御電圧の変化に対
して電流Ｉの変化が鈍くなる。このために、従来の電流
源回路では、制御電圧に対応して直線的にかわる筈の抵
抗素子の両端間電圧の変化が、電流の小さい領域では直
線的ではなくなってしまう。
ジスタのベース／エミッタ間電圧は電流が変化しても実
質的に変化しないので、制御電圧の変化に対して電流は
一次関数的に変化する。ところが、電流を小くするため
に制御電圧を下げていくと、やがてトランジスタのベー
ス／エミッタ間電圧が小さくなり、制御電圧の変化に対
して電流Ｉの変化が鈍くなる。このために、従来の電流
源回路では、制御電圧に対応して直線的にかわる筈の抵
抗素子の両端間電圧の変化が、電流の小さい領域では直
線的ではなくなってしまう。
これに対して、本発明に係る電流源回路は、第１のカレ
ントミラー回路において制御電圧を印加されるトランジ
スタのコレクタに接続された第２のカレントミラー回路
を備えている。
ントミラー回路において制御電圧を印加されるトランジ
スタのコレクタに接続された第２のカレントミラー回路
を備えている。
ここで、第２のカレントミラー回路の制御電圧入力側子
に印加する電圧を固定しておくと、第↓のカレントミラ
ー回路の入力側電流路のトランジスタに対して、第２の
カレントミラー回路から一定の電流が引き出され、コレ
クタに接続された抵抗素子の両端間電圧は、制御電圧の
変化に殆ど依存しな（なる。従って、電流が小さくなっ
たときの非線型性が抑圧される。
に印加する電圧を固定しておくと、第↓のカレントミラ
ー回路の入力側電流路のトランジスタに対して、第２の
カレントミラー回路から一定の電流が引き出され、コレ
クタに接続された抵抗素子の両端間電圧は、制御電圧の
変化に殆ど依存しな（なる。従って、電流が小さくなっ
たときの非線型性が抑圧される。
また、第１のカレントミラー回路の制御電圧端子に印加
する電圧を一定に固定し、第２の電流源回路の制御電圧
端子に制御電圧を印加すると、逆特性の電流源回路、即
ち、印加電圧が増加すると出力電流が小さくなる電流源
回路として使用することができる。換言すれば、この電
流源回路は、１対の相補的な制御電圧端子を備えた差動
電流源回路として使用することもできる。
する電圧を一定に固定し、第２の電流源回路の制御電圧
端子に制御電圧を印加すると、逆特性の電流源回路、即
ち、印加電圧が増加すると出力電流が小さくなる電流源
回路として使用することができる。換言すれば、この電
流源回路は、１対の相補的な制御電圧端子を備えた差動
電流源回路として使用することもできる。
更に、一般に、定電圧回路は、その温度特性を任意に設
定することができるが、電源電圧が変動した場合に出力
電圧の変動を抑制することは難しい。無理に電圧変動を
抑圧しようとすると、発振し易くなるか、または回路規
模が大きくなってしまう。このような場合に、第２のカ
レントミラー回路の制御電圧入力側子を電源に接続し、
第１のカレントミラー回路の制御電圧入力側子を定電圧
回路に接続することによって、出力電流に自由な温度特
性を持たせることができ、電源電圧変動の影響を無くす
ことができる。また、定電圧回路の発振も防止できる。
定することができるが、電源電圧が変動した場合に出力
電圧の変動を抑制することは難しい。無理に電圧変動を
抑圧しようとすると、発振し易くなるか、または回路規
模が大きくなってしまう。このような場合に、第２のカ
レントミラー回路の制御電圧入力側子を電源に接続し、
第１のカレントミラー回路の制御電圧入力側子を定電圧
回路に接続することによって、出力電流に自由な温度特
性を持たせることができ、電源電圧変動の影響を無くす
ことができる。また、定電圧回路の発振も防止できる。
以下、図面を参照して本発明をより具体的に説明するが
、以下の開示は本発明の一実施例に過ぎず、本発明の技
術的範囲を何ら限定するものではない。
、以下の開示は本発明の一実施例に過ぎず、本発明の技
術的範囲を何ら限定するものではない。
実施例
第１図は、本発明に従って構成された電流源回路の具体
的な構成例を示す回路図である。
的な構成例を示す回路図である。
同図に示すように、この回路は、第１のカレントミラー
回路ｌと第２のカレントミラー回路２との１対のカレン
トミラー回路から構成されている。
回路ｌと第２のカレントミラー回路２との１対のカレン
トミラー回路から構成されている。
ここで、第１のカレントミラー回路１は、互いにベース
を接続された１対のｎｐｎ型バイポーラトランジスタＱ
１ およびＱ２と抵抗Ｒ＋’とから構成されている。ト
ランジスタＱ、は、コレクタを外部入力側子ＥＸに接続
され、エミッタを接地ＧＮＤに接続されている。−一方
、トランジスタＱ２は、コレクタ／ベース間を短絡され
てダイオード接続とした上で、抵抗Ｒ０を介してコレク
タを制御電圧ｖＩに接続され、エミッタを接地ＧＮＤに
接続されている。
を接続された１対のｎｐｎ型バイポーラトランジスタＱ
１ およびＱ２と抵抗Ｒ＋’とから構成されている。ト
ランジスタＱ、は、コレクタを外部入力側子ＥＸに接続
され、エミッタを接地ＧＮＤに接続されている。−一方
、トランジスタＱ２は、コレクタ／ベース間を短絡され
てダイオード接続とした上で、抵抗Ｒ０を介してコレク
タを制御電圧ｖＩに接続され、エミッタを接地ＧＮＤに
接続されている。
また、第２のカレントミラー回路２は、互いにベースを
接続された１対のｎｐｎ型バイポーラトランジスタＱ３
およびＱ、と抵抗Ｒ２とから構成されている。トランジ
スタＱ３は、コレクタを第１のカレントミラー回路のト
ランジスタＱ２のコレクタと抵抗ＲＩとの間に接続され
、エミッタを接地ＧＮＤに接続されている。一方、トラ
ンジスタＱ、は、コレクタ／ベース間を短絡されてダイ
オード接続とした上で、抵抗Ｒ２を介してコレクタを制
御電圧Ｖ２に接続され、エミッタを接地ＧＮＤに接続さ
れている。
接続された１対のｎｐｎ型バイポーラトランジスタＱ３
およびＱ、と抵抗Ｒ２とから構成されている。トランジ
スタＱ３は、コレクタを第１のカレントミラー回路のト
ランジスタＱ２のコレクタと抵抗ＲＩとの間に接続され
、エミッタを接地ＧＮＤに接続されている。一方、トラ
ンジスタＱ、は、コレクタ／ベース間を短絡されてダイ
オード接続とした上で、抵抗Ｒ２を介してコレクタを制
御電圧Ｖ２に接続され、エミッタを接地ＧＮＤに接続さ
れている。
ここで、制御電圧Ｖ２を一定に固定し、制御電圧Ｖ、に
制御電圧を印加した場合の、この回路の動作について説
明する。
制御電圧を印加した場合の、この回路の動作について説
明する。
まず、電流Ｉが通常の大きさである領域では、トランジ
スタＱ２のベース／エミッタ電圧Ｖｂ＋＋は実質的に変
化しないので、制御電圧Ｖ１を下げると、その変化に対
して一次関数状に電流Ｉも小さくなる。
スタＱ２のベース／エミッタ電圧Ｖｂ＋＋は実質的に変
化しないので、制御電圧Ｖ１を下げると、その変化に対
して一次関数状に電流Ｉも小さくなる。
更に、より小さな電流を得るために制御電圧Ｖを低（し
ていくと、やがて、トランジスタＱ２のベース／エミッ
タ電圧が変化する領域に到達するが、ここで、本発明に
係る電流源回路では、トランジスタ０□と並列に、第２
のカレントミラー回路２のトランジスタＱ３ により電
流が引、き出されている。第２のカレントミラー回路２
の制御電圧Ｖ２は、前述のように固定されており、従っ
て、第２のカレントミラー回路２のトランジスタＱ３に
より引き出される電流ｉも一定である。従って、電流■
の小さな領域でも、抵抗Ｒ０の両端間の電圧の変化は制
御電圧ｖ１の変化に依存しなくなる。
ていくと、やがて、トランジスタＱ２のベース／エミッ
タ電圧が変化する領域に到達するが、ここで、本発明に
係る電流源回路では、トランジスタ０□と並列に、第２
のカレントミラー回路２のトランジスタＱ３ により電
流が引、き出されている。第２のカレントミラー回路２
の制御電圧Ｖ２は、前述のように固定されており、従っ
て、第２のカレントミラー回路２のトランジスタＱ３に
より引き出される電流ｉも一定である。従って、電流■
の小さな領域でも、抵抗Ｒ０の両端間の電圧の変化は制
御電圧ｖ１の変化に依存しなくなる。
こうして、小電流領域における特性の非線形性が抑圧さ
れる。
れる。
尚、第１図には、電流源回路としての基本的な構成のみ
を示しているが、実際には、この他に、各トランジスタ
のコレクタやベースに抵抗素子や容量素子を付加するこ
とによって、制御電圧の微調整や発振防止の機能を付与
することもできる。
を示しているが、実際には、この他に、各トランジスタ
のコレクタやベースに抵抗素子や容量素子を付加するこ
とによって、制御電圧の微調整や発振防止の機能を付与
することもできる。
第４図は、第１図に示した本発明に係る電流源回路を使
用したＥＣＬ回路の構成例を示す回路図である。
用したＥＣＬ回路の構成例を示す回路図である。
即ち、この回路は、ＥＣＬ回路のＨレベル出力を一定に
保つために、ＥＣＬ回路の出力に電流源１、を設けたも
のであり、電流源工、として、第１図に示した本発明に
係る電流源回路３を使用している。
保つために、ＥＣＬ回路の出力に電流源１、を設けたも
のであり、電流源工、として、第１図に示した本発明に
係る電流源回路３を使用している。
ＥＣＬ回路は、接地ＧＮＤにそれぞれ抵抗Ｒ□、Ｒ４２
を介してコレクタを接続された１対のトランジスタＱ４
２、Ｑ４□から構成されており、トランジスタＱ４．．
Ｑ４□のエミッタは互いに接続されて、電流源Ｉ。を
介して低電圧電源に接続されている。
を介してコレクタを接続された１対のトランジスタＱ４
２、Ｑ４□から構成されており、トランジスタＱ４．．
Ｑ４□のエミッタは互いに接続されて、電流源Ｉ。を
介して低電圧電源に接続されている。
また、トランジスタＱ、、、Ｑ、２の各ベースは、互い
に相補的な人力に接続されている。更に、接地ＧＮＤと
抵抗Ｒ４２との間にトランジスタＱ、３のベースが接続
され、そのコレクタが接地ＧＮＤに接続され、また、そ
のエミッタが出力端子となっている。
に相補的な人力に接続されている。更に、接地ＧＮＤと
抵抗Ｒ４２との間にトランジスタＱ、３のベースが接続
され、そのコレクタが接地ＧＮＤに接続され、また、そ
のエミッタが出力端子となっている。
一方、電流源回路３の外部入力側子ＥＸは、トランジス
タＱ、３のベースに接続されており、制御電圧端子ｖ２
は、接地ＧＮＤに接続されている。
タＱ、３のベースに接続されており、制御電圧端子ｖ２
は、接地ＧＮＤに接続されている。
また、制御電圧端子Ｖ１は、トランジスタＱ１．のエミ
ッタに接続されている。このトランジスタＱ４４は、コ
レクタを接地ＧＮＤに、ベースを定電圧回路４にそれぞ
れ接続されている。
ッタに接続されている。このトランジスタＱ４４は、コ
レクタを接地ＧＮＤに、ベースを定電圧回路４にそれぞ
れ接続されている。
即ち、ここでは、電流源回路３における第１のカレント
ミラー回路の制御電圧端子ｖ１には制御電圧を、第２の
カレントミラー回路の制御電圧端子Ｖ２には固定電圧を
印加した状態になっている。
ミラー回路の制御電圧端子ｖ１には制御電圧を、第２の
カレントミラー回路の制御電圧端子Ｖ２には固定電圧を
印加した状態になっている。
このようなＥＣＬ回路では、一般に、電源電圧の変動が
少なく、且つ、出力電流Ｉ、が、温度によって直線的に
１０μＡ〜１ｍＡまで変化することが要求されるが、こ
の回路は実際にそれを実現することができた。また、定
電圧回路の発振も有効に防止され、また電源の変動の影
響も受けなかった。
少なく、且つ、出力電流Ｉ、が、温度によって直線的に
１０μＡ〜１ｍＡまで変化することが要求されるが、こ
の回路は実際にそれを実現することができた。また、定
電圧回路の発振も有効に防止され、また電源の変動の影
響も受けなかった。
尚、本実施例に係る電流源回路はバイポーラトランジス
タにより構成されているが、本発明に係る電流源回路は
、ＦＥＴを使用して同様に構成できる。このことは、当
業者には具体的に説明するまでもなく明らかである。
タにより構成されているが、本発明に係る電流源回路は
、ＦＥＴを使用して同様に構成できる。このことは、当
業者には具体的に説明するまでもなく明らかである。
発明の詳細
な説明したように、本発明に係る電流源回路は、電流の
小さな領域まで特性の直線性を失わない。また、構成要
素が少なく、集積回路とした場合も、占有面積並びに消
費電力が小さい。従って、よりダイナミックレンジの広
い電流源回路として、集積回路の構成要素に有利に使用
することができる。
小さな領域まで特性の直線性を失わない。また、構成要
素が少なく、集積回路とした場合も、占有面積並びに消
費電力が小さい。従って、よりダイナミックレンジの広
い電流源回路として、集積回路の構成要素に有利に使用
することができる。
第１図は、本発明に係る電流源回路の基本的な構成を示
す回路図であり、 第２図（ａ）および（１））は、従来の電流源回路の典
型的な構成を示す図であり、 第３図は、トランジスタの一般的な電流／電圧特性を示
すグラフであり、 第４図は、本発明に係る電流源回路をＥＣＬ回路に適用
した場合の回路の構成を示す回路図である。 〔主な参照番号〕 ■、２・・・カレントミラー回路、 ３・・・・・電流源回路、 ４・・・・・定電圧回路、 Ｑ２、Ｑ２、Ｑ３、Ｑｌ、 Ｑ２１、Ｑ２２、Ｑ２３、 Ｑｌ１、Ｑ４２、Ｑ４３、Ｑ４４・・・・トランジスタ
、Ｒｏ、Ｒ＋、Ｒ２、Ｒ４１、Ｒ，２６＠ ＠抵抗、Ｖ
ｏ 、Ｖ＋ 、Ｖ２ ・・・制御電圧端子、ＥＸ・・
・外部入力側子
す回路図であり、 第２図（ａ）および（１））は、従来の電流源回路の典
型的な構成を示す図であり、 第３図は、トランジスタの一般的な電流／電圧特性を示
すグラフであり、 第４図は、本発明に係る電流源回路をＥＣＬ回路に適用
した場合の回路の構成を示す回路図である。 〔主な参照番号〕 ■、２・・・カレントミラー回路、 ３・・・・・電流源回路、 ４・・・・・定電圧回路、 Ｑ２、Ｑ２、Ｑ３、Ｑｌ、 Ｑ２１、Ｑ２２、Ｑ２３、 Ｑｌ１、Ｑ４２、Ｑ４３、Ｑ４４・・・・トランジスタ
、Ｒｏ、Ｒ＋、Ｒ２、Ｒ４１、Ｒ，２６＠ ＠抵抗、Ｖ
ｏ 、Ｖ＋ 、Ｖ２ ・・・制御電圧端子、ＥＸ・・
・外部入力側子
Claims (2)
- （１）出力電流路として機能する出力側電流路を構成す
る第１のトランジスタと、第１の制御電圧を受けるよう
に接続されて、前記出力電流路の電流を制御する入力側
電流路を構成する第２のトランジスタとを有する第１の
カレントミラー回路と、前記第１のカレントミラー回路
の入力側電流路をバイパスするように接続された出力側
電流路を構成する第３のトランジスタと、前記第１の制
御電圧とは異なる第２の制御電圧を受けるように接続さ
れて前記出力側電流路の電流を構成する第４のトランジ
スタとを有する第２のカレントミラー回路とを具備し、 前記第２のカレントミラー回路は、前記第１のカレント
ミラー回路の非線形動作領域の電流より大きな電流を流
すように構成されていることを特徴とする広ダイナミッ
クレンジ電流源回路。 - （２）請求項１に記載された電流源回路であって、前記
第２のトランジスタは、コレクタを入力端子に、エミッ
タを低電圧電源にそれぞれ接続された第１のバイポーラ
トランジスタであり、前記第２のトランジスタは、コレ
クタを第１の抵抗を介して第１の制御電圧入力端子に、
エミッタを低電圧電源にそれぞれ接続され、且つ、コレ
クタとベースとを接続された第２のバイポーラトランジ
スタであり、該第１および第２のトランジスタのベース
を互いに接続して形成されており、 前記第３のトランジスタは、コレクタを前記第２のトラ
ンジスタのコレクタに、エミッタを低電圧電源にそれぞ
れ接続された第３のバイポーラトランジスタであり、前
記第４のトランジスタは、コレクタを第２の抵抗を介し
て第２の制御電圧入力端子に、エミッタを低電圧電源に
それぞれ接続され、且つ、コレクタとベースとを接続さ
れた第４のバイポーラトランジスタであり、前記第３お
よび第４のトランジスタのベースが互いに接続されてい
ることを特徴とする電流源回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1252657A JPH03113613A (ja) | 1989-09-28 | 1989-09-28 | 広ダイナミックレンジ電流源回路 |
| EP19900115325 EP0419821A3 (en) | 1989-09-28 | 1990-08-09 | Wide dynamic range current source circuit |
| US07/589,583 US5115187A (en) | 1989-09-28 | 1990-09-28 | Wide dynamic range current source circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1252657A JPH03113613A (ja) | 1989-09-28 | 1989-09-28 | 広ダイナミックレンジ電流源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03113613A true JPH03113613A (ja) | 1991-05-15 |
Family
ID=17240408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1252657A Pending JPH03113613A (ja) | 1989-09-28 | 1989-09-28 | 広ダイナミックレンジ電流源回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5115187A (ja) |
| EP (1) | EP0419821A3 (ja) |
| JP (1) | JPH03113613A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5304918A (en) * | 1992-01-22 | 1994-04-19 | Samsung Semiconductor, Inc. | Reference circuit for high speed integrated circuits |
| FR2729762A1 (fr) * | 1995-01-23 | 1996-07-26 | Sgs Thomson Microelectronics | Circuit de detection de tension compense en technologie et en temperature |
| JPH0918253A (ja) * | 1995-06-30 | 1997-01-17 | Texas Instr Japan Ltd | 演算増幅回路 |
| FR2789532B1 (fr) * | 1999-02-04 | 2001-04-20 | St Microelectronics Sa | Generateur de rampe de tension et generateur de rampe de courant comprenant un tel generateur |
| KR100425941B1 (ko) * | 2001-09-24 | 2004-04-03 | (주)마이크로라인 | 콜렉터 단자 전압조정회로를 이용한 전압제어발진기 |
| DK1635240T3 (da) | 2004-09-14 | 2010-06-07 | Dialog Semiconductor Gmbh | Dynamiske transkonduktansboostingteknikker til strømspejle |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7403202A (nl) * | 1974-03-11 | 1975-09-15 | Philips Nv | Stroomstabilisatieschakeling. |
| US3979610A (en) * | 1975-01-27 | 1976-09-07 | International Telephone And Telegraph Corporation | Power regulator circuit |
| US4354122A (en) * | 1980-08-08 | 1982-10-12 | Bell Telephone Laboratories, Incorporated | Voltage to current converter |
| US4325017A (en) * | 1980-08-14 | 1982-04-13 | Rca Corporation | Temperature-correction network for extrapolated band-gap voltage reference circuit |
| JPS5816396A (ja) * | 1981-07-20 | 1983-01-31 | パイオニア株式会社 | 電圧−電流変換回路 |
| JPS58172721A (ja) * | 1982-04-05 | 1983-10-11 | Toshiba Corp | トランジスタ回路 |
| NL8400636A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Stroombronschakeling. |
| US4612496A (en) * | 1984-10-01 | 1986-09-16 | Motorola, Inc. | Linear voltage-to-current converter |
| GB2186140B (en) * | 1986-01-30 | 1989-11-01 | Plessey Co Plc | Current source circuit |
| US4814724A (en) * | 1986-07-15 | 1989-03-21 | Toko Kabushiki Kaisha | Gain control circuit of current mirror circuit type |
| DE3810058A1 (de) * | 1988-03-25 | 1989-10-05 | Philips Patentverwaltung | Schmitt-trigger-schaltung |
| US4975632A (en) * | 1989-03-29 | 1990-12-04 | Texas Instruments Incorporated | Stable bias current source |
-
1989
- 1989-09-28 JP JP1252657A patent/JPH03113613A/ja active Pending
-
1990
- 1990-08-09 EP EP19900115325 patent/EP0419821A3/en not_active Withdrawn
- 1990-09-28 US US07/589,583 patent/US5115187A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5115187A (en) | 1992-05-19 |
| EP0419821A2 (en) | 1991-04-03 |
| EP0419821A3 (en) | 1992-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4951003A (en) | Differential transconductance circuit | |
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| US5485074A (en) | High ratio current mirror with enhanced power supply rejection ratio | |
| JPH03113613A (ja) | 広ダイナミックレンジ電流源回路 | |
| US4147992A (en) | Amplifier circuit having a high degree of common mode rejection | |
| US4730124A (en) | High transconductance composite PNP transistor | |
| KR0169987B1 (ko) | 증폭기 장치 | |
| EP0611105B1 (en) | Current source | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| KR100307834B1 (ko) | 전압전류변환회로 | |
| JPH0851324A (ja) | バッファアンプ | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JPH0746764B2 (ja) | 増幅器 | |
| JP2723563B2 (ja) | 可変電流源 | |
| US5204638A (en) | Intrinsic offset recovery circuit particularly for amplifiers | |
| KR960007099Y1 (ko) | 기준전압원 회로 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPS6253824B2 (ja) | ||
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPH0560688B2 (ja) | ||
| KR930002515Y1 (ko) | 액정 표시소자의 구동회로 | |
| JPS6182521A (ja) | 差動型コンパレ−タ回路 | |
| JPH03175512A (ja) | 線形性補償電流源回路 | |
| JPH11136105A (ja) | 電圧比較回路 | |
| JPH0630424B2 (ja) | 利得可変型増幅回路 |