JPH03107377A - インバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、単相または多相のインバータ、更に、単相ま
たは多相のＡＣサーボ用の交流電源とじて使用するのに
適した単相または多相のインバータに関するものである
。

従来技術 従来、例えばＦＡに使用されるＡＣモータをサーボ制御
するＡＣサーボ装置には、ＰＷＭ式インバータが使用さ
れている。このようなインバータは、一般Ｉこ、ＡＣモ
ータの各コイルに供給すべき電流の目標波形を表す目標
電流波形信号を受けるＰＷＭ（パルス幅変調）制御部と
、この制御部による制御を受けて上記コイルにその目標
電流波形に追従する応答電流を供給するドライバと、を
備えている。

そのＰＷＭＩ御部の制御方式には、大きく分けて２つの
タイプがある。第１のタイプは、目標電流と応答電流と
の間の偏差を基準三角波と比較する平均電流制御方式で
ある。第２のタイプは、特開昭５９−１４３６６号（パ
ルス幅変調インバータの制御方法）並びに特開昭５９−
２０９０７６号（電力変換装置の制御方法）に開示され
ているような、偏差がその許容範囲内となるよう随時制
御を行う電流制御方式とである。いずれのタイプにおい
ても、各相のドライバを成す上下１対のスイッチング素
子は、その上下間で交互にオンとなるようスイッチング
制御されａ構成となっており、そしてそれらオン期間即
ち基準周期の各々の終わりの部分は、上下スイッチング
素子の短絡防止のため、双方の素子をオフにするデッド
タイムとして割り当てられている。

解決しようとする課題 上記のような従来のＰＷＭ制御方式においては、各基準
周期時間中に必ずデッドタイムを設けなければならない
ため、以下のような問題が生ずる。

第１の問題として、上下スイッチング素子の交互ターン
オンによる応答電流波形の微少振動の周波数即ちキャリ
ア周波数が、上下スイッチング素子自体の最大スイッチ
ング周波数よりもかなり低い値に制限されてしまうこと
である。例えば、スイッチング素子としてトランジスタ
を使用した場合、その素子の最高スイッチング周波数は
４〜５ＫＨｚであるが、デッドタイムを設けるため、応
答電流のキャリア周波数は、通例、その１／２以下の２
ＫＨｚ程度とされている。このキャリア周波数の上限は
、目標電流に対する応答電流の追従速度の上限を定める
主要な要因となっている。

また、この２ＫＨｚの周波数は、可聴音周波数の範囲の
なかでも聞き取りやすい帯域に入るものであり、従って
騒音の低減の点で問題がある。

第２の問題として、キャリア周波数のそのような上限の
制限があるため、応答電流の目標電流に対する偏差の許
容幅を定める上記第２のタイプの制御方式においては、
その許容幅を狭めることに制限が生じることにもなる。

これによって、サーボ系において、サーボ・モータの実
際の回転子位置とその指定位置との間のずれの大きさも
、小さくすることに限界が生ずる。

第３の問題として、偏差許容幅の狭さの限界により、応
答電流のキャリア周波数の微少振動について、その振幅
を小さくすることにも制限が生じる。これは、モータの
滑らかな制御に関して障害となっている。

第４の問題として、目標電流波形の周波数よりもかなり
高いキャリア周波数で常時、上下スイッチング素子間で
スイッチングするため、キャリア周波数を高くする場合
には、それらスイッチング素子間で短絡に近い状態の起
こる可能性が高くなることである。従って、スイッチン
グ素子のストレスが大きくなり、安全性が低下するとい
う欠点がある。

従って、本発明の目的は、目標電流波形の単位期間糸た
りのデッドタイムの量を最小限にしたインバータを提供
することである。

課題を解決するための手段及び作用 上記の目的を達成するため、直流電源から目標電流の波
形に追従する応答電流を発生する本発明のインバータは
、イ）負荷に前記応答電流を供給するための出力端子を
有するドライバ手段であって、該ドライバ手段は、夫々
オン／オフ制御可能であり、第１の直流電源端子と前記
出力端子との間に接続された第１のドライバ段と、及び
前記出力端子と第２の直流電源端子との間に接続された
第２のドライバ段と、を有している、前記のドライバ手
段と、口）前記目標電流の波形を示す信号と前記応答電
流の波形を示す信号とを受けるように接続されており、
目標電流と応答電流との間の偏差の大きさを検出してこ
れを表す偏差信号を発生する偏差検出手段と、ハ）前記
偏差信号を受けるように接続されており、前記第１及び
第２のドライバ段のいずれか一方をオン／オフしかつそ
の間他方のドライバ段をオフに保持する制御信号を発生
して、前記偏差の大きさが減少する方向に前記応答電流
の大きさを変化させるドライバ駆動制御手段と、を備え
ている。

このような構成のインバータにおいては、第、ｌ及び第
２のドライバ段が交互にオンとなる状態が減少し、それ
によりデッドタイムを設けなければならない状態の数が
減少する。

本発明によれば、前記ドライバ駆動制御手段は、前記目
標電流波形信号の振幅がその振幅変化範囲内の１点を示
す基準値よりも大きい第１の期間の間前記第１及び第２
のドライバ段の一方をオン／オフしかつその間他方のド
ライバ段をオフに保持し、また、前記目標電流波形信号
の振幅が前記基準値よりも大きくない第２の期間の間前
記他方のドライバ段をオン／オフしかつその間前記一方
のドライバ段をオフに保持する。これにおいて、前記基
準値は零とすることができる。

これにより、基準値の振幅をクロスする時以外は、デッ
ドタイムを設けなくても良いようになる。

また、本発明によれば、前記ドライバ駆動制御手段は、
前記偏差の大きさが所定の許容範囲の範囲外にあるとき
、前記偏差の大きさが前記所定の許容範囲の範囲内とな
る方向に前記応答電流の大きさを変化させる構成にする
ことができる。

この場合、前記ドライバ駆動制御手段は、イ）前記偏差
の大きさの許容範囲を示す許容範囲信号を発生する偏差
許容範囲設定手段と、口）前記偏差信号と前記許容範囲
信号とを受けるように接続されており、前記偏差の大き
さが前記許容範囲の範囲外のときこれを表す範囲外信号
を発生する範囲外検出手段と、ハ）前記範囲外信号を受
けるように接続されており、前記範囲外信号に応答して
前記偏差の大きさを前記許容範囲の範囲内とするのに要
する前記応答電流の増大または減少の期間を定める増減
期間信号を発生する応答電流増減期間形成手段と、二）
前記増減期間信号を受けるように接続されており、該増
減期間信号に基づいて前記第１のドライバ段及び前記第
２のドライバ段のオン及びオフを制御するドライバ段オ
ン／オフ制御手段であって、ａ）前記増減期間信号を受
けるように接続されており、該増減期間信号に応答して
前記第１及び第２のドライバ段のオン／オフ期間を示す
オン／オフ期間信号を発生するオン／オフ期間形成手段
と、ｂ）前記第１の期間の間に付勢すべき前記一方のド
ライバ段を指定し、そして前記第２の期間の間に付勢す
べき前記他方のドライバ段を指定する選択信号を発生す
る付勢ドライバ段選択手段と、Ｃ）前記オン／オフ期間
信号と前記選択信号とを受けるように接続されており前
記選択信号により指定された前記第１及び第２のドライ
バ段の一方を前記オン／オフ期間に対応してオン／オフ
しかつ他方のドライバ段をオフに保持する制御信号を発
生する制御信号発生手段と、を備えているドライバ段オ
ン／オフ制御手段と、を備えるようＩこできる。

更に、前記オン／オフ期間形成手段は、イ）前記選択信
号を受けるように接続されており、該選択信号が指定す
るドライバ段が、前記第１及び第２のドライバ段のいず
れか一方から他方に変化する時、その変化時点から所定
の期間前記第１及び第２のドライバ段の両方をオフに保
持するため、前記所定の期間を示すデッドタイム信号を
発生するデッドタイム設定手段、を含み、前記オン／オ
フ期間形成手段は、前記デッドタイム信号の表す前記所
定の期間の間、前記オン／オフ期間信号がオフを示すよ
うにすること、ができる。

これにより、偏差の許容範囲を定める電流制御方式にお
いて、デッドタイムの量が減少する。

更に、前記偏差許容範囲設定手段は、イ）前記偏差信号
と、前記許容範囲の上限を定め゛る上限値とを受けるよ
うに接続されており、前記偏差信号の振幅が前記上限値
より高くなったときに上限超過信号を発生する第１の比
較手段と、口）前記偏差信号と、前記許容範囲の下限を
定める下限値とを受けるように接続されており、前記偏
差信号の振幅が前記下限値より低くなったときに下限超
過信号を発生する第２の比較手段と、を含み、前記応答
電流増減期間形成手段は、イ）前記上限超過信号と前記
下限超過信号とを受けるように接続されており、前記上
限超過信号に応答して２つの状態の内の一方の状態をと
りそして前記下限超過信号に応答して他方の状態をとる
第１の増減期間信号と、これとは状態の反転した第２の
増減期間信号とを発生する第１の７リツプフロツプ、か
ら成る、ようにすることができる。

この時、前記オン／オフ期間形成手段は、イ）オン期間
とオフ期間との間での切り換えの周波数を制限するため
の所定の周波数のクロック信号を発生するタロツク発生
手段と、口）前記第１の増減期間信号と前記クロック信
号とを受けるように接続されており、前記クロック信号
が存在するときのみ前記第１の増減期間信号に応答して
２つの状態の間で遷移して前記第１のドライバ段用の第
１のオン／オフ期間信号を発生する第１のフリップフロ
ップと、ハ）前記第２の増減期間信号と前記クロック信
号とを受けるように接続されており、前記クロック信号
が存在するときのみ前記第２の増減期間信号に応答して
２つの状態の間で遷移して前記第２のドライバ段用の第
２のオン／オフ期間信号を発生する第２のフリップフロ
ップと、を含むようにする、ことができる。

この構成により、オン／オフの切り換え周波数を所定の
周波数以下とし、過度に速くならないよう制限する。

更に、前記制御信号発生手段は、イ）前記第１のオン／
オフ期間信号と前記選択信号とを受けるように接続され
ており、前記選択信号が前記第１のドライバ段を指定し
ているとき、前記第１のオン／オフ期間信号を通過させ
て第１の前記制御信号を発生する第１ゲート手段と、口
）前記第２のオン／オフ期間信号と前記選択信号とを受
けるように接続されており、前記選択信号が前記第２の
ドライバ段を指定しているとき、前記第２のオン／オフ
期間信号を通過させて第２の前記制御信号を発生する第
２ゲート手段と、から成ることができる。

また、本発明によれば、多相の目標電流の波形に追従す
る多相の応答電流を発生するため、各相に対して上記の
インバータを用いた多相インバータを構成することがで
きる。

実施例 次に、本発明によるインバータの好ましい１実施例につ
いて以下に述べる。

第１図は、単相インバータにまたは多相インバータの各
相に使用するＰＷＭ制御回路Ａを示すものである。尚、
第１図の下部には、その各相の負荷１に対し電流を送り
込む上側ドライバ段３と、それから電流を引き出す下側
ドライバ段５との１対を備えたドライバ７を示している
。この回路Ａの全体の機能は、入力端子２に受ける目標
電流の波形を示す信号■と入力端子４に受ける応答電流
の波形を示す信号Ｆｌとに応答して、１対の出力端子６
及び８に上側ドライバ段３用のオン／オフ制御信号ＣＵ
と下側ドライバ段５用のオン／オフ制御信号ＣＬを発生
することである。

このＰＷＭ制御回路Ａは、機能的には、大きく分けて２
つの部分、即ち、偏差検出部１０と、これに後続するド
ライバ駆動制御部２０とから成っている。検出部１０は
、差動増幅器１２を備えており、これは、入力端子２．
４の目標電流及び応答電流の波形信号■及びＦｌ（第２
図（イ））を非反転入力端子及び反転入力端子に抵抗器
を介して受けるように接続されている。差動増幅器１２
は、その出力端子にそれら信号■及びＦｌの偏差を表す
偏差信号ａ（第２図（ロ））を出力する。

この信号ａは、ＦＩが！より大のとき負であり、ＦＩが
！より小のとき正となる。

この偏差信号ａを受けるドライバ駆動制御部２０は、機
能的には更に、偏差許容範囲設定部２２と、範囲外検出
部２４と、応答電流増減期間形成部２６と、片側連続オ
ン／オフ・スイレチング法を実施するドライバ段オン／
オフ制御部２８と、に分かれている。許容範囲設定部２
２は、偏差信号ａレベルの許容範囲の上限（これは応答
電流の許容範囲の下限）を示す上限電圧ＶＨと、その偏
差許容範囲の下限（応答電流許容範囲の上限）を示す下
限電圧ＶＬをポテンショメータ（図示せず）等により定
めている。次の範囲外検出部２４は、１対の上限比較器
２４０及び下限比較器２４２から成っている。上限比較
器２４０は、その反転及び非反転の入力端子に偏差信号
ａと上限電圧ＶＨとを受けるようになっており、そして
その出力端子には、信号ａの電圧レベルがＶＨよりも高
くなった時にローとなる上限超過信号ＵＬ（第２図（ハ
ン）を発生する。一方、下限比較器２４２は、反転及び
非反転の入力端子にＶＨと信号ａとを夫々受け、そして
その出力端子に、信号ａの電圧レベルがＶＬよりも低く
なった時にローとなる下限超過信号ＬＬ（第２図（ハ）
）を発生する。

これら比較器出力を受ける応答電流増減期間形成部２６
は、１つのＲ−Ｓフリップ７０ツブ（Ｆ／Ｆ）２６０か
ら成っている。このＦ／Ｆ　２６０は、上限超過信号Ｕ
Ｌの反転しｌ；もの（応答電流許容範囲の下限超過を表
す信号）をＰ端子に受け、下限超過信号ＬＬの反転した
もの（応答電流許容範囲の上限を表す信号）をＣＬ端子
に受けるように接続されている。出力として、Ｆ／Ｆ２
６０は、Ｑ及びＱ出力端子に、増減期間信号ＴＩ（第２
図（ニ））、Ｔ２を発生する。信号ＴＩは、信号ＵＬの
ローによりセットされてハイとなり、応答電流を増大さ
せるべき増大期間ＩＰを定め、そして信号ＬＬのローに
よりリセットされてローとなり、応答電流を減少させる
べき減少期間ＤＰを定める。

信号Ｔ２は信号Ｔ１の反転したものである。

これら増減期間信号Ｔｌ、Ｔ２を受けるドライバ段オン
／オフ制御部２８は、機能的には、オン／オフ期間形成
部２８０と、付勢ドライバ段選択部２８２と、制御信号
発生部２８４と、から成っている。まず最初のオン／オ
フ期間形成部２８０は、１対のＤ型フリップフロップ２
８００．２８０２と、一連の回路からなるデッドタイム
設定部２８０４とを備えている。Ｆ／Ｆ　２８００は、
Ｄ端子に信号Ｔ１を受け、ＣＫ端子に基準周波数のクロ
ックＣＬＫ　（第２図（ホ））を受け、そしてリセット
端子には、デッドタイム設定部２８０４からのデッドタ
イム出力パルスＤＴ（後述）をＮＯＲゲート２８０６を
介して受けるようになっている。クロックＣＬＫの周波
数は、ドライバ段３５のオン／オフのスイッチング周波
数の上限を定めるものであり、これによって、そのスイ
ッチング周波数が高くなり過ぎるのを防ぎ、ドライバ段
のスイッチング素子の破壊が起こることがないようにす
る。Ｆ／Ｆ　２８００は、そのＱ出力端子に上側ドライ
バ段３用のオン／オフのタイミングを定める第１のオン
／オフ期間信号０１を発生し、この信号は、リセット端
子の入力がローの期間中第２図（へ）に示すように、増
減期間信号Ｔ１がローになってから最初のクロック時に
ローとなってオフ期間を定め、そして信号ＴＩがハイに
なってから最初のクロック時にハイになってオン期間を
定める。Ｆ／Ｆ　２８０２のＱ出力端子の下側ドライバ
段５用の第２のオン／オフ期間信号０２は、信号０１の
反転したものであり、それは応答電流の増大及び減少の
方向とドライバ段のオン及びオフとの関係が、上側ドラ
イバ段３と下側ドライバ段５とでは逆になるからである
。これらオン／オフ期間信号は、応答電流のキャリア周
波数を定めるものである。

ここで、この制御部２８に含まれた付勢ドライバ段選択
部２８２について先に説明すると、この選択部２８２は
、目標電流Ｉの振幅変化範囲をその変化範囲内の任意の
１点（この例では零点）で２分して、上側の範囲を応答
電流をオン時には増大させるよう作用する上側ドライバ
段３に、そして下側の範囲を応答電流をオン時には減少
させるよう作用する下側ドライバ段５に割当てるもので
ある。従って、選択部は、本例では、アナログの目標電
流波形信号夏を形成する元にしたデジタル波形データの
最上位ピッ）ＭＳＢ　（第４図）、即ち、波形の正負を
示す信号を出力し、これによって、ＭＳＢがハイのとき
上側ドライバ段３を指定し、ローのとき下側ドライバ段
５を指定する。

再び、形成部２８０について説明すると、選択部２８２
からのそのＭＳＢを受けるデッドタイム設定ｆｆ１２８
０４は、ＭＳＢがハイからローへあるいはローからハイ
へ遷移したとき、即ち付勢ドライバ段を上側から下側へ
または下側から上側へスイッチングしたとき、その時点
から所定の長さのデッドタイムｔｄの間、Ｆ／Ｆ　２８
００及び２８０２をリセットして上記オン／オフ期間信
号０１及び０２を強制的にローにし、上下ドライバ段間
の短絡を防止する。詳しくは、設定部２８０４は、図示
のように、ＭＳＢ入力を受けるインバータ２８０８と、
これの出力パルスＩＶＩを受ける時真数回路２８１０と
、これの出力ｃｒを受ける別のインバータ２８１２と、
このインバータの出力パルスＩＶ２とＭＳＢ入力とを受
けてデッドタイム出力パルスＤＴを発生するＥＸ−ＯＲ
ゲート２８１４と、から成っている。それら出力のタイ
ミングは、第３図に示した通りである。このデッドタイ
ム・パルスＤＴは、システム・リセットＲＥＳＥＴ入力
をも受けるＮＯＲゲート２８０６を介してＦ／Ｆ　２８
００及び２８０２のリセット入力に与えられるようにな
っている。

次に、オン／オフ期間信号０１及び０２とＭＳＢとを受
ける制御信号発生５２８４について説明する。この発生
部２８４は、上側ドライバ段３用のものである、信号０
１とＭＳＢとを受けるＡＮＤゲート２８４０及びバッフ
ァ２８４２と、下側ドライバ段５用のものである、信号
０２とＭＳＢの反転したものをインバータ２８４８から
受けるＡＮＤゲー）２８４４及びバッファ２８４６とを
備えている。両ＡＮＤゲートは、緊急時に両ドライバ段
をオフにするための緊急停止信号ＥＭＥＲＧＥＮＣＹ　
Ｃ本発明には関係しない）をも受けるようになっている
。従って、第４図の目標電流波形Ｉを正弦波とした例に
おけるタイミング図に示すように、ゲート及びバッファ
２８４０及び２８４２は、ＭＳＢがハイのときには信号
Ｏ１を通して上側ドライバ段３用の上側オン／オフ制御
信号ＣＵを出力する。一方、ゲート及びバッファ２８４
４及び２８４６は、ＭＳＢがローのときに信号０２を通
して下側ドライバ段５用の下側オン／オフ制御信号ＣＬ
を出力する。第４図には、最後に、これら制御信号ＣＵ
及びＣＬにより制御された１対のドライバ段３．５が負
荷に供給する応答電流Ｆｌの波形の例を示しである。

次に、以上に述べたＰＷＭ制御回路Ａをインバータに用
いた３相ＡＣモータ用のＡＣサーボ装装置について第５
図を参照して説明する。このサーボ装置Ｓは、３相ＡＣ
モ一タＭのＵ相、■相、Ｗ相のコイルに応答電流を供給
する３相インバータ１００を備えており、このインバー
タ１００は、ドライバ部１１０と、ＰＷＭ制御部１２０
と、ベース・ドライブ回路１３０と、Ｕ相、Ｗ相の応答
電流の波形を検知してそれを表す応答電流波形信号ＦＩ
ｕ、ＦＩｗを発生する１対の検知器１４０とを備えてい
る。

ドライバ部１１０は、Ｕ相、■相、Ｗ用層に３組のドラ
イバを備えており、これらは、ＤＣバス１５０（例：２
８０ボルト）とＤＣバス１５２（例二〇ボルト）との間
に接続されていて、それらの上側ドライバ段（Ｕ）、（
Ｖ）、（Ｗ）と下側ドライバ段（Ｘ）、（Ｙ）、（Ｚ）
との間に各相のコイルに接続された出力端子１１２．１
１４．１１６を有している。

ＰＷＭ制御部１２０は、第１図のＰＷＭ制御回路Ａの如
きＰＷＭ制御回路Ａ１、Ａ２、Ａ３をＵ相、■相、Ｗ用
層に備えている。これら制御回路Ａ１、Ａ２、Ａ３は、
目標電流波形信号Ｉｕ、Ｉｖ、Ｉｗと応答電流波形信号
Ｆｌｕ、Ｆｉｗに応答して、１対の制御信号ＣＵ、ＣＬ
の如きオン／オフ制御信号を３組、即ち、ＣＵｕ、ＣＬ
ｘと、（Ｕｖ、ＣＬｙと、（Ｕｗ、ＣＬｚとを出力する
。

尚、従来周知のように、ＦＩｖは、回路Ａ２内で、Ｆｌ
ｕとＦｌｗとから合成され、また、Ｉｖも回路Ａ２内で
ＩｕＩ！ｌ：Ｉｗとから合成するようにすることもでき
る。

サーボ装置Ｓのそれ以外の部分は、従来の通り、３相交
流電源３００と、ＡＣ−ＤＣ：＋ンバータ４００と、電
流保護及び電圧保護を与えるための保護回路５００とを
備えている。更に、装置Ｓは、回転子位置制御信号を受
けて３相の目標正弦波電流波形を表す３つのデジタル・
ワードを発生する正弦波ＲＯＭ６００と、このデジタル
・ワードをアナログの目標電流波形信号１ｕ、Ｉｖ、Ｉ
ｗに変換するＤ／Ａコンバータ７００とを有している。

尚、本サーボ装置では、上記３つのデジタル・ワードの
最上位ビットＭ　Ｓ　Ｂ　ｕ　、　Ｍ　Ｓ　Ｂ　ｙ　、
　Ｍ　Ｓ　ＢＷは、第１図に示したＭＳＢとして、対応
のＰＷＭ制御回路に与えられるようになっている。

第４図下段に示した応答電流波形は、モータ・コイルの
ようなコイル負荷に対し得られたものの例である。この
サーボ装置Ｓの場合、下側ドライバ段（Ｘ）がオフの期
間中、第５図に示すように、上側ドライバ段（Ｕ）がオ
ンのとき、そのパワートランジスタを介してドライブ電
流ｉｄがＤＣバス１５０から出力端子１１２を経てＵ相
コイルに流れ、そしてこの段（Ｕ）がオフのとき、その
コイルのインダクタンスが電流を流し続けようとするた
め、下側の段（Ｘ）のダイオードを介してＤＣバス１５
２かも出力端子１１２を介してフライバック電流ｉｆが
コイルに流れることになる。このフライバック電流は、
段（Ｕ）オフの期間中、次第に減少するものである。こ
のようにして、図示のような応答電流波形が得られる。

以上に説明した本発明のインバータの１実施例において
、以下の変更が可能である。

第１に、上記実施例では、各ドライバ段に割当てる期間
の２分の仕方について、モータ負荷へ供給すべき電流の
振幅及び波形が大きく変化するのを考慮して、目標電流
のある振幅を基準にしである。しかし、負荷の種類、供
給すべき応答電流の特性に応じてその他の２分の仕方も
採用することが可能である。

第２に、上記実施例では、前述の第２のタイプの制御方
式に片側連続オン／オフ・スイッチング法を適用したが
、この技法を前述の第１のタイプの制御方式、即ち平均
電流制御方式にも適用できる。

第３に、ドライバ段のスイッチング素子としては、トラ
ンジスタより更に高い最高スイッチング側波数を備え°
たＦＥＴを使用することも可能である。

第４に、上記実施例では、許容範囲は一定としであるが
、必要に応じて、動作中変更可能とすることもできる。

第６図には、許容範囲を変更できるようにした第１図の
偏差検出部１０の代替回路１０ａの１例を示しである。

即ち、この回路は、２つの異なった利得を設定できる可
変利得差動増幅器１２ａと、その利得の一方を指定する
位置決め制御部１４と、を備えている。増幅器１２ａの
抵抗器ＲＦＩ及びＲＧＩは、被制御モータＭの動作状態
の時に使用する比較的低い第１の利得（９例＝４０）を
定め、そして抵抗器ＲＦ２及びＲＧ２は、そのモータの
停止時に使用するより大きな第２の利得（例：８０）を
定めるものである。例えば、第１と第２の利得比は２で
ある。位置決め制御部１４は、被制御モータＭの動作状
態の間口−でありそして停止状態のときハイとなる位置
決め完了信号ＰＣを発生し、この信号ＰＣは、インバー
タ１６を介してアナログスイッチＳＦＩ及びＳＧｌを、
そしてアナログスイッチＳＦ２及びＳＧ２を直接制御し
、ハイのとき対応のアナログスイッチをオンにする。こ
れにより、モータへ供給する電流が、動作時の大振幅か
ら停止時の小振幅に移行した時に、増幅器１２ａの利得
を大きくし、後続の回路部２２及び２４で定められる許
容範囲を実効上狭くするよう作用する。これによって、
モータの停止時の位置決め精度を上げることができる。

効果 以上に記述した本発明のインバータにおいては、片側連
続オン／オフ・スイッチング法によりデッドタイムの割
合が減少するため、応答電流のキャリア周波数の上限を
高くすることができ、応答電流の追従速度を上げること
ができる。また、キャリア周波数を高くできるため、偏
差の許容範囲を定める場合、その輻を一層狭くすること
ができ、これによって目＃ｌ電流により精密にしかも追
従する応答電流を発生でき、しかもモータの騒音を低減
し、滑らかな制御ができるようになる。加えて、上下ド
ライバ股間でのスイッチングの頻度を少なくして短絡の
可能性を低くシ、それによって、ドライバ素子のストレ
スを低減させることができる。

【図面の簡単な説明】

第１図は、本発明によるインバータ用のＰＷＭ制御回路
の１実施例を示す回路図。 第２図は、第１図の回路の前半部分の信号のタイミング
を示す図。 第３図は、第１図のデッドタイム設定部の信号のタイミ
ングを示す図。 第４図は、第１図の回路の後半部分の信号のタイミング
を示す図。 第５図は、第１図のＰＷＭ制御回路を用いたインバータ
を含むＡＣモータ・サーボ装置を示す回路図。 第６図は、許容範囲の変更を可能にする第１図の偏差検
出部１０の代替回路を示す回路図。 Ｃ符号説明〕 Ａ：ＰＷＭ制御回路、　７：ドライバ、１０．１０ａ：
偏差検出部、 １２ａ：可変利得差動増幅器、 ２０：ドライバ駆動制御部、 ２２：偏差許容範囲設定部ぜ ２４：範囲外検出部、 ２６：応答電流増減期間形成部、 ２８：ドライバ段オン／オフ制御部、 ２８０：オン／オフ期間形成部、 ２８２：付勢ドライバ段選択部、 ２８４　：Ｍ弁信号発生部、 Ｉ：目標電流波形信号、 ＦＩ：応答電流波形信号、 Ｓ：ＡＣモータ・サーボ装置、 Ｍ：ＡＣ−１−一層、　　　１００：３相インバータ、
ｌｌＯ：ドライバ部、１２０　：　Ｐ　ＷＭＭ’ｉＨＮ
＋、１３０：ベース・ドライブ回路、 １４０：検知器、　　１５０，１５２　：ＤＣ／＜ス（
外４２） 第２図 第６図 ００ 沫 奢 工１恒 ト飴 四

Claims (1)

1. 【特許請求の範囲】 １、直流電源から目標電流の波形に追従する応答電流を
   発生するインバータであって、 イ）負荷に前記応答電流を供給するための出力端子を有
   するドライバ手段であって、該ドライバ手段は、夫々オ
   ン／オフ制御可能であり、第１の直流電源端子と前記出
   力端子との間に接続された第１のドライバ段と、及び前
   記出力端子と第２の直流電源端子との間に接続された第
   ２のドライバ段と、を有している、前記のドライバ手段
   と、ロ）前記目標電流の波形を示す信号と前記応答電流
   の波形を示す信号とを受けるように接続されており、目
   標電流と応答電流との間の偏差の大きさを検出してこれ
   を表す偏差信号を発生する偏差検出手段と、 ハ）前記偏差信号を受けるように接続されており、前記
   第１及び第２のドライバ段のいずれか一方をオン／オフ
   しかつその間他方のドライバ段をオフに保持する制御信
   号を発生して、前記偏差の大きさが減少する方向に前記
   応答電流の大きさを変化させるドライバ駆動制御手段と
   、 から成るインバータ。 を含んでいること、を特徴とするインバータ。 ２、請求項第１項記載のインバータにおいて、前記ドラ
   イバ駆動制御手段は、 前記目標電流波形信号の振幅がその振幅変化範囲内の１
   点を示す基準値よりも大きい第１の期間の間前記第１及
   び第２のドライバ段の一方をオン／オフしかつその間他
   方のドライバ段をオフに保持し、また、 前記目標電流波形信号の振幅が前記基準値よりも大きく
   ない第２の期間の間前記他方のドライバ段をオン／オフ
   しかつその間前記一方のドライバ段をオフに保持するこ
   と、 を特徴とするインバータ。 ３、請求項第２項記載のインバータにおいて、前記基準
   値は零であること、を特徴とするインバータ。 ４、請求項第１項から第３項のいずれかに記載のインバ
   ータにおいて、前記ドライバ駆動制御手段は、 前記偏差の大きさが所定の許容範囲の範囲外にあるとき
   、前記偏差の大きさが前記所定の許容範囲の範囲内とな
   る方向に前記応答電流の大きさを変化させること、 を特徴とするインバータ。 ５、請求項第４項記載のインバータにおいて、前記ドラ
   イバ駆動制御手段は、 イ）前記偏差の大きさの許容範囲を示す許容範囲信号を
   発生する偏差許容範囲設定手段と、 ロ）前記偏差信号と前記許容範囲信号とを受けるように
   接続されており、前記偏差の大きさが前記許容範囲の範
   囲外のときこれを表す範囲外信号を発生する範囲外検出
   手段と、 ハ）前記範囲外信号を受けるように接続されており、前
   記範囲外信号に応答して前記偏差の大きさを前記許容範
   囲の範囲内とするのに要する前記応答電流の増大または
   減少の期間を定める増減期間信号を発生する応答電流増
   減期間形成手段と、 ニ）前記増減期間信号を受けるように接続されており、
   該増減期間信号に基づいて前記第１のドライバ段及び前
   記第２のドライバ段のオン及びオフを制御するドライバ
   段オン／オフ制御手段であって、 ａ）前記増減期間信号を受けるように接続されており、
   該増減期間信号に応答して前記第１及び第２のドライバ
   段のオン／オフ期間を示すオン／オフ期間信号を発生す
   るオン／オフ期間形成手段と、 ｂ）前記第１の期間の間に付勢すべき前記一方のドライ
   バ段を指定し、そして前記第２の期間の間に付勢すべき
   前記他方のドライバ段を指定する選択信号を発生する付
   勢ドライバ段選択手段と、 ｃ）前記オン／オフ期間信号と前記選択信号とを受ける
   ように接続されており、 前記選択信号により指定された前記第１及び第２のドラ
   イバ段の一方を前記オン／オフ期間に対応してオン／オ
   フしかつ他方のドライバ段をオフに保持する前記制御信
   号を発生する制御信号発生手段と、 を備えているドライバ段オン／オフ制御手段と、を含ん
   でいる、インバータ。 ６、請求項第５項記載のインバータにおいて、前記オン
   ／オフ期間形成手段は、 イ）前記選択信号を受けるように接続されており、該選
   択信号が指定するドライバ段が、前記第１及び第２のド
   ライバ段のいずれか一方から他方に変化する時、その変
   化時点から所定の期間前記第１及び第２のドライバ段の
   両方をオフに保持するため、前記所定の期間を示すデッ
   ドタイム信号を発生するデッドタイム設定手段、 を含み、 前記オン／オフ期間形成手段は、前記デッドタイム信号
   の表す前記所定の期間の間、前記オン／オフ期間信号が
   オフを示すようにすること、を特徴とするインバータ。 ７、請求項第６項記載のインバータにおいて、前記偏差
   許容範囲設定手段は、 ィ）前記偏差信号と、前記許容範囲の上限を定める上限
   値とを受けるように接続されており、前記偏差信号の振
   幅が前記上限値より高くなったときに上限超過信号を発
   生する第１の比較手段と、ロ）前記偏差信号と、前記許
   容範囲の下限を定める下限値とを受けるように接続され
   ており、前記偏差信号の振幅が前記下限値より低くなっ
   たときに下限超過信号を発生する第２の比較手段と、を
   含み、 前記応答電流増減期間形成手段は、 イ）前記上限超過信号と前記下限超過信号とを受けるよ
   うに接続されており、前記上限超過信号に応答して２つ
   の状態の内の一方の状態をとりそして前記下限超過信号
   に応答して他方の状態をとる第１の増減期間信号と、こ
   れとは状態の反転した第２の増減期間信号とを発生する
   第１のフリップフロップ、 から成ること、 を特徴とするインバータ。 ８、請求項第７項記載のインバータにおいて、前記オン
   ／オフ期間形成手段は、 イ）オン期間とオフ期間との間での切り換えの周波数を
   制限するための所定の周波数のクロック信号を発生する
   クロック発生手段と、 ロ）前記第１の増減期間信号と前記クロック信号とを受
   けるように接続されており、前記クロック信号が存在す
   るときのみ前記第１の増減期間信号に応答して２つの状
   態の間で遷移して前記第１のドライバ段用の第１のオン
   ／オフ期間信号を発生する第１のフリップフロップと、 ハ）前記第２の増減期間信号と前記クロック信号とを受
   けるように接続されており、前記クロック信号が存在す
   るときのみ前記第２の増減期間信号に応答して２つの状
   態の間で遷移して前記第２のドライバ段用の第２のオン
   ／オフ期間信号を発生する第２のフリップフロップと、 を含んでいること、を特徴とするインバータ。 ９、請求項第８項記載のインバータにおいて、前記制御
   信号発生手段は、 イ）前記第１のオン／オフ期間信号と前記選択信号とを
   受けるように接続されており、前記選択信号が前記第１
   のドライバ段を指定しているとき、前記第１のオン／オ
   フ期間信号を通過させて第１の前記制御信号を発生する
   第１ゲート手段と、ロ）前記第２のオン／オフ期間信号
   と前記選択信号とを受けるように接続されており、前記
   選択信号が前記第２のドライバ段を指定しているとき、
   前記第２のオン／オフ期間信号を通過させて第２の前記
   制御信号を発生する第２ゲート手段と、から成ること、
   を特徴とするインバータ。 １０、多相の目標電流の波形に追従する多相の応答電流
   を発生するため、各相に対して請求項第１項から第９項
   のいずれかに記載のインバータを備えた、多相インバー
   タ。