JP3290534B2 - パスプロテクションスイッチ装置 - Google Patents
パスプロテクションスイッチ装置Info
- Publication number
- JP3290534B2 JP3290534B2 JP04808294A JP4808294A JP3290534B2 JP 3290534 B2 JP3290534 B2 JP 3290534B2 JP 04808294 A JP04808294 A JP 04808294A JP 4808294 A JP4808294 A JP 4808294A JP 3290534 B2 JP3290534 B2 JP 3290534B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- signal
- channel
- alarm
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 70
- 230000005540 biological transmission Effects 0.000 claims description 45
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 239000000284 extract Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 22
- 230000015654 memory Effects 0.000 description 20
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 description 5
- 101710143616 Ubiquitin-associated and SH3 domain-containing protein B Proteins 0.000 description 5
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101100208421 Candida albicans (strain SC5314 / ATCC MYA-2876) TMP1 gene Proteins 0.000 description 1
- 101100182720 Homo sapiens LY6E gene Proteins 0.000 description 1
- 102100032131 Lymphocyte antigen 6E Human genes 0.000 description 1
- 101100153788 Schizosaccharomyces pombe (strain 972 / ATCC 24843) tpx1 gene Proteins 0.000 description 1
- 101150048440 TSA1 gene Proteins 0.000 description 1
- -1 VT1. 5 Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 238000001709 templated self-assembly Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0028—Local loop
- H04J2203/0039—Topology
- H04J2203/0042—Ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0057—Operations, administration and maintenance [OAM]
- H04J2203/006—Fault tolerance and recovery
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Description
送受信を行う伝送装置におけるパスプロテクションスイ
ッチ装置に関し、特にSONET(Synchronous Optica
l NETwork )方式のPPSR(Path Protection Switch
ed Ring )を採用した伝送装置のパスプロテクションス
イッチ装置に関する。
用回線と予備回線のうちから、回線状態が良好な方をパ
ス(チャネル)単位で選択することにより回線品質の確
保を図る方法であり、現在の新同期網伝送の基本となっ
ているものである。伝送信号としては、基本となる信号
(STS−12,STS−3,STS−1,VT1.
5,VT2,VT3,VT6等)が時分割多重された多
重信号が使用されるが、このPPSRでは、この多重化
の元になった基本の信号毎に、現用回線または予備回線
の選択が行われる。
ットワークを示す。すなわち、双方向の光伝送路により
ADM(Add Drop Multiplexer) 伝送装置101〜10
4がリング状に接続され、同期バイト多重信号が互いに
送受信される。伝送装置101〜104の各内部構成は
同一であり、ここでは伝送装置101を代表して説明す
る。
101a,101b、パススイッチ101c、ゲート部
101d等から構成され、線路終端装置101aは、伝
送装置102からの多重信号の中から、伝送装置101
に帰属する複数の低次群伝送装置(図示せず)に向けた
信号(ドロップ信号)だけを取り出しパススイッチ10
1cへ送るとともに、残りの信号(スルー信号)を線路
終端装置101bへ送る。線路終端装置101bでは、
線路終端装置101aから送られたスルー信号に、ゲー
ト部101dから送られた複数の低次群伝送装置からの
信号(アド信号)を加えて多重信号として伝送装置10
4へ送出する。一方、伝送装置104から送られて多重
信号に対する線路終端装置101bおよび線路終端装置
101aによる処理も上記と同様な手順により行われ
る。
端装置101aおよび線路終端装置101bから送られ
た両ドロップ信号のうちの回線品質の良好な方の信号を
選択し、低次群伝送装置へ伝送する。これらの両ドロッ
プ信号は同一の信号が、異なった途中の経路を介して伝
送装置101へ到達したものである。
す。図14は、PPSRを採用した従来の伝送装置の内
部構成を示すブロック図である。ここでは、ドロップ信
号の処理部分だけを示す。
された光信号をそれぞれ電気信号に変換し、DMUX1
07,108が多重信号をそれぞれnチャネル分に分離
する。TSA(Time Slot Assignment) 109,110
はそれぞれクロスコネクトを行い、TSA109は各チ
ャネル向けのドロップ信号をn個のパススイッチ111
〜112へそれぞれ分配するとともに、n個のアラーム
検出部113〜114へも分配する。同様に、TSA1
10は各チャネル向けのドロップ信号をn個のパススイ
ッチ111〜112へそれぞれ分配するとともに、n個
のアラーム検出部115〜116へも分配する。
れたドロップ信号に含まれるアラーム情報をそれぞれ取
り出し、制御信号として対応のパススイッチ111〜1
12へ送り、同様に、アラーム検出部115〜116で
も、送られたドロップ信号に含まれるアラーム情報をそ
れぞれ取り出し、制御信号として対応のパススイッチ1
11〜112へ送る。各パススイッチ111〜112
は、2つのドロップ信号のうちから、アラーム制御信号
に基づいて、回線品質の良好な方を選択し、対応するチ
ャネルの低次群伝送装置へ送る。例えば、チャネル1用
のパススイッチ111では、TSA109およびTSA
110から送られたチャネル1用の各ドロップ信号のう
ちから、アラーム検出部113およびアラーム検出部1
15から送られた各制御信号に基づいて、回線品質の良
好な方が選択され、チャネル1の低次群伝送装置へ送ら
れる。
の伝送装置では、パススイッチ111〜112、アラー
ム検出部113〜114、およびアラーム検出部115
〜116がそれぞれ、低次群伝送装置のチャネル数nだ
け備えられている必要があった。
伝送装置のチャネル数が増えた場合、伝送装置の回路規
模がチャネル数に比例して増大し、それに伴い、製品コ
スト、消費電力、装置容量等の増加を招くという問題点
があった。
えばアラーム検出内容が追加になるようなことが発生し
た場合には、回路規模はその度にチャネル数倍増えると
いう問題点もあった。
のであり、パススイッチ、アラーム検出部等の回路規模
の削減を図ったパスプロテクションスイッチ装置を提供
することを目的とする。
成するために、図1に示すように、一方の経路を介して
入力する多重信号から、自伝送装置に所属する複数チャ
ネルへ向けた複数の信号だけを取り出し、それらの複数
チャネル信号を時分割多重して出力する第1の受信手段
(8)と、他方の経路を介して入力する多重信号から、
複数チャネルへ向けた複数の信号だけを取り出し、それ
らの複数チャネル信号を時分割多重して出力する第2の
受信手段(9)と、第1の受信手段(8)から出力され
た時分割多重信号と、第2の受信手段(9)から出力さ
れた時分割多重信号とから、多重したまま各同一入力タ
イミングの両チャネル信号の一方を選択して出力するパ
ススイッチ12とを有するパスプロテクションスイッチ
装置が提供される。
置は、一方の経路を介して入力する多重信号の位相と、
他方の経路を介して入力する多重信号の位相とをマスタ
クロック7に基づいて一致させる位相一致手段(3,
4)をさらに有する。
置は、一方の経路または他方の経路を介して入力する多
重信号に含まれる情報の中から、多重信号を構成する各
チャネル信号の信号サイズを検出し、検出された各信号
サイズをパススイッチ12へ送る信号サイズ検出手段
(5,6)をさらに有し、パススイッチ12は、異なっ
たサイズの各チャネル信号が混在して多重化された両時
分割多重信号に対し、送られた各信号サイズに応じて両
チャネル信号の一方の選択を行い出力する。
装置は、第1の受信手段(8)から出力された時分割多
重信号を構成する各チャネル信号に含まれるアラーム情
報の検出を時分割で行なってパススイッチ12へ送る第
1のアラーム検出手段(10)と、第2の受信手段
(9)から出力された時分割多重信号を構成する各チャ
ネル信号に含まれるアラーム情報の検出を時分割で行な
ってパススイッチ12へ送る第2のアラーム検出手段
(11)とをさらに有する。
ッチ装置は、一方の経路または他方の経路を介して入力
する多重信号に含まれる情報の中から、多重信号を構成
する各チャネル信号の信号サイズを検出し、検出された
各信号サイズを第1のアラーム検出手段(10)および
第2のアラーム検出手段(11)へ送る信号サイズ検出
手段(5,6)をさらに有し、第1のアラーム検出手段
(10)および第2のアラーム検出手段(11)は、異
なったサイズの各チャネル信号が混在して多重化された
各両時分割多重信号に対し、送られた各信号サイズに応
じてアラーム情報の検出を時分割でそれぞれ行う。
スイッチ12は、第1の受信手段(8)から出力された
時分割多重信号と、第2の受信手段(9)から出力され
た時分割多重信号とから、多重したまま各同一入力タイ
ミングの両チャネル信号の一方を選択して出力する。
一方を選択するには、両チャネル信号の位相が一致して
いることが前提となるため、位相がずれている場合を考
慮して、位相一致手段(3,4)を設ける。
混在して多重化された時分割多重信号に対して、このパ
スプロテクションスイッチ装置を作動させるために、信
号サイズ検出手段(5,6)が、一方の経路または他方
の経路を介して入力する多重信号に含まれる情報の中か
ら、多重信号を構成する各チャネル信号の信号サイズを
検出し、検出された各信号サイズをパススイッチ12へ
送る。パススイッチ12は、送られた各信号サイズに応
じて両チャネル信号の一方の選択を行う。
および第2のアラーム検出手段(11)は、異なったサ
イズの各チャネル信号が混在して多重化された各両時分
割多重信号に対し、信号サイズ検出手段(5,6)から
送られた各信号サイズに応じてアラーム情報の検出を時
分割でそれぞれ行う。
ラーム検出手段(10)、および第2のアラーム検出手
段(11)がそれぞれ、チャネル毎の時分割制御により
作動するので、回路規模を縮小することが可能となる。
する。図1は、本発明の概要を示す伝送装置のブロック
図である。この図では、ドロップ信号の処理部分だけを
示す。
装置で扱われる多重信号について先ず説明する。この伝
送装置は、信号サイズの異なる複数のVT信号を多重化
してSONETのSTS−1フレームにマッピングした
多重信号を送受信する。
である。すなわち、1フレームが90列×9行の810
バイトからなり、3列×9行がLOH(Line OverHead)
に、87列×9行がSPE(Synchronous Payload Enve
lope) に、SPE内の1列×9行がPOH(Path OverH
ead)に割当てられている。1フレームの伝送時間は12
5μSであり、左の列から右の列へ、上の行から下の行
へと伝送される。SPEの伝送容量は50.112Mb
/sである。
てマッピングされる。各VT信号は低次群伝送装置の各
チャネルへそれぞれ送られる信号である。VT信号には
VT1.5(1.728Mb/s)、VT2(2.30
4Mb/s)、VT3(3.456Mb/s)、VT6
(6.912Mb/s)の4種類があり、VT信号はV
T1.5ならば4つ、VT2ならば3つ、VT3ならば
2つ、VT6ならば1つが1つのグループ(VTG)と
なり、7つのVTGがSPEにマッピングされる。した
がって、1フレームには最大28チャネル分の信号がマ
ッピングされている。1つのVTGの中のVT信号の種
類は同じであるが、7つのVTG間ではVT信号の種類
は互いに異なり得る。
先頭であるPOHのJ1バイトの位置を示すポインタ情
報が格納されており、J1バイトから所定のバイト数離
れたPOHの中にH4バイトがある。H4バイトには次
のフレームに格納されるオーバヘッド情報の種類を表す
信号が格納されており、例えば、その信号の下位2ビッ
トが「00」のときは、次のフレームのJ1バイトに続
く格納位置に、7つのVTGの各V1オーバヘッド情報
が格納されていることを示し、上記信号の下位2ビット
が「01」のときは、次のフレームのJ1バイトに続く
格納位置に、7つのVTGの各V2オーバヘッド情報が
格納されていることを示す。
されるオーバヘッド情報の内容を示す図である。すなわ
ち、V1バイトの第5,6ビットには対応のVTGを構
成するVT信号の種類に関する情報(VTサイズ)が格
納され、V1バイトの第7,8ビットおよびV2バイト
の第1〜8ビットには対応のVTGを構成するVT信号
のアラーム情報が格納される。
1,2が、現用回線および予備回線から伝送された光信
号をそれぞれ電気信号に変換して位相調整部3,4へ出
力する。位相調整部3,4は、図4に示すように、マス
タクロック7からのマスタタイミングおよびマスタクロ
ックに基づき、各多重信号のSPEのJ1バイトの位置
を調整して、結果的に現用回線および予備回線の多重信
号のSPEのJ1バイトの両位置を一致させる。位相調
整部3,4の出力はVTサイズ検出部5,6へそれぞれ
送られ、VTサイズ検出部5,6は、マスタクロック7
からのマスタタイミングおよびマスタクロックに基づ
き、多重信号にマッピングされているVT信号の信号サ
イズ(VTサイズ)をそれぞれ検出し、それらの検出さ
れたVTサイズをTSA8,9、アラーム検出部10,
11、およびパススイッチ12へ出力する。位相調整部
3,4の詳しい構成については図5を参照して後述す
る。
て、位相調整部3からVTサイズ検出部5を介して送ら
れた多重信号を分離してドロップチャネル信号を取り出
し、それらのドロップチャネル信号を再び時分割多重し
てパススイッチ12およびアラーム検出部10へ出力す
る。TSA9もTSA8と同様な動作をする。
ップチャネル信号に対し、送られたVTサイズに基づい
て各チャネル単位のアラーム検出を行い、各チャネル単
位のアラーム情報をパススイッチ12へ送る。すなわ
ち、チャネル毎に分離してアラーム検出を行うのではな
く、多重化された信号形態のまま、アラーム検出を時分
割制御で行う。アラーム検出部11もアラーム検出部1
0と同様な作動をする。アラーム検出部10,11の詳
しい構成については図6,8を参照して後述する。
られた2つの多重化ドロップチャネル信号に対し、送ら
れたVTサイズおよび各チャネル単位のアラーム情報に
基づいて、各チャネル単位のパススイッチ切替えを行
い、回線品質の優れたチャネル信号だけからなる多重信
号を出力する。すなわち、チャネル毎に分離してパスス
イッチ切替えを行うのではなく、多重化された信号形態
のまま、パススイッチ切替えを時分割制御で行う。パス
スイッチ12の詳しい構成については図10を参照して
後述する。
を用いることをせず、伝送装置内の独立した発振器を用
いる。これにより、回線障害によるサービス断を防ぐこ
とができる。
時分割制御で作動することによりパススイッチ切替えを
行い、また現用回線および予備回線の2つのアラーム検
出部10,11が時分割制御で作動することによりアラ
ーム検出を行う。したがって、回路規模がチャネル数に
無関係な伝送装置が提供される。ただし、時分割作動の
ためには、現用回線および予備回線からの多重信号の両
位相が一致している必要があり、この位相調整を位相調
整部3,4が果している。つまり、現用回線および予備
回線からの多重信号の位相位置を示す両ポインタ値は、
両回線の途中の各ノード(ADM伝送装置)でマッピン
グされ直し、ポインタ値が変更されるので、必ずしも同
じ値を持たない。そのため、マスタクロック7に従い位
相調整部3,4が位相を揃えるようにしている。さら
に、異なったサイズの信号が混在して多重化されている
ので、それらのサイズに応じて上記の時分割制御を行う
必要があり、そのために、VTサイズ検出部5,6が信
号サイズを検出してそれらをパススイッチ12、アラー
ム検出部10,11等へ送っている。
よびパススイッチの詳細な構成について説明する。図5
は位相調整部の構成を示すブロック図である。STS−
1フレームのSPEには最大28チャネル分のVT信号
が含まれるので、DMUX21が、SPE内のデータを
28チャネルに分離し、28チャネル分(♯1〜♯2
8)の処理部22〜24へ出力する。処理部22〜24
は同一構成となっているので、その1つだけを以下で説
明する。パルス発生器(PG)25は、STS−1フレ
ームの先頭タイミングを示すラインタイミング(TP)
およびラインクロック(CLK)を受け、各処理部22
〜24へ、各チャネルのVT信号の先頭を示すタイミン
グ(TP)およびラインクロック(CLK)を出力す
る。
ング(TP)およびラインクロック(CLK)に基づ
き、対応のVT信号内の純粋なデータのみを取り出しメ
モリ部(MEM)22bへ出力する。
のみを記憶する。VバイトINS22cは、マスタクロ
ック7からの信号に基づいてパルス発生器25が作成し
たクロック(CLK)およびタイミング信号(TP)を
受け、これらに同期してメモリ部22bからVT信号を
読み出す。位相比較部(PC)22dは、メモリ部22
bの書き込みタイミングと読み出しタイミングとの位相
差を検出し、VバイトINS22cへ出力する。Vバイ
トINS22cは、メモリ部22bから読み出されたV
T信号に対し、この位相差に従いポインタの付け替えを
行い、MUX28へ出力する。MUX28は、各処理部
22〜24からの同期され、ポインタの付け替えの終了
した28チャネル分のVT信号に対し時分割多重を行
い、出力する。パルス発生器26からのクロックおよび
タイミング信号はMUX28へ出力されるとともに、予
備側(処理部22を現用側としたとき)の処理部へ出力
され、予備側のVバイトINSおよびMUXが現用側と
同一のクロックおよびタイミング信号によって作動し、
結果的に、現用側VT信号と予備側VT信号とが同期し
て同じ位相に調整される。
ロック26に同期して作動するように構成されるが、現
用側の処理部および予備側の処理部が現用側のラインク
ロックおよびラインタイミングに同期するように構成し
てもよい。この場合には、現用側の処理部に、位相調整
を行うためのメモリ部、VバイトINS、位相差検出部
が不要となる。
成回路のブロック図である。この検出パルス作成回路
は、異なるサイズの複数のVT信号が混在してマッピン
グされている多重信号において、各VT信号に含まれる
パスの異常を示すアラーム信号(Path AIS,Path A
larm Indication Signal) を、チャネル毎に分離して検
出するのではなく、多重化された信号形態のまま検出す
るためのものであり、そうしたアラーム信号が挿入され
ている位置にゲート信号となる検出パルスを作成する回
路である。ただし実際には下記に示すように、この検出
パルスは、アラーム信号が挿入されていない位置にマス
クをかける信号となっている。なお図7は、この検出パ
ルス作成回路の各部における信号波形のタイミングチャ
ートである。図7を適宜参照しながら図6の検出パルス
作成回路を説明する。
イミングDET32は図1のVTサイズ検出部5,6に
相当するものであり、V1タイミングDET32は、V
Tサイズが搭載されているV1バイトの格納位置の入力
タイミング信号を検出してVTサイズDET31へ出力
し、VTサイズDET31は、送られたタイミング信号
に基づきV1バイト中のVTサイズを読み出して2ビッ
トの信号として出力する。このVTサイズとしてVTサ
イズDET31から、図7に「Vサイズ」と示すよう
に、例えば「11」、「00」、「01」、「10」・
・・が出力される。これらは、図3によれば、「VT
1.5」、「VT6」、「VT3」、「VT2」・・・
のVT信号がマッピングされていることにそれぞれ相当
する。
36へ出力される。その結果NAND回路33〜36か
らは、図7の「VT1.5SEL」、「VT2SE
L」、「VT3SEL」、「VT6SEL」に示すパル
スが出力される。すなわち、これらのNAND回路33
〜36は、対応のVT信号の入力に対し、「0」パルス
を出力するものである。
の入力タイミングに基づき、端子a〜eから、図7の
「VT1.5EN」、「VT2EN」、「VT3E
N」、「VT6EN」、「V2EN」に示すパルスをそ
れぞれ出力する。V2ENは、VT信号の種類に拘わら
ずアラーム信号の存在し得るタイミング位置を示すパル
スであり、VT1.5EN、VT2EN、VT3EN、
VT6ENは、各VT信号においてアラーム信号が検出
され得るタイミング位置を示すパルスである。例えば、
VT1.5のVT信号は、1つのVTG内に4つ含まれ
るから、それらの4つのVT信号の各最初の入力におい
てアラーム検出を行う必要があり、VT1.5ENのよ
うなパルスとなる。一方、VT6のVT信号は、1つの
VTG内に1つしか含まれないから、それらの1つのV
T信号の最初の入力に対してVT6ENのようなパルス
によってアラーム検出を行う。そして、VT6のVT信
号のその後の入力は純粋なデータ(図7の「VTサイ
ズ」に符号「I」 Information で示す)となるのでア
ラーム信号が含まれず、VT6ENは高レベルに転ず
る。
SEL、VT2SEL、VT3SEL、VT6SEL、
およびパルス発生器37の出力VT1.5EN、VT2
EN、VT3EN、VT6EN、V2ENが、AND回
路38〜41へそれぞれ出力される。そして、AND回
路38〜41の出力がAND回路42へ入力される。し
たがって、AND回路42の出力信号は、図7の「アラ
ーム検出パルス」のようになる。すなわち、AND回路
42の出力信号は、符号「I」で示すVT信号の純粋な
データの入力時に「1」パルスとなるものであり、この
パルス信号を用いて、アラーム信号が搭載されていない
タイミング位置に対してはマスクをかけてアラーム検出
を行わないようにし、アラーム信号が搭載されているタ
イミング位置だけでアラーム検出処理を行うようにす
る。
検出回路のブロック図である。このPath AIS検出回
路は、ノイズ等の影響があっても的確に回線に障害があ
ることをチャネル毎に判定するための回路であり、アラ
ームを連続して3回検出したときにPath AIS信号を
出力するものである。図9はこのPath AIS検出回路
の各部における信号波形のタイミングチャートである。
図9を適宜参照しながら図8のPath AIS検出回路を
説明する。
検出部51は、アラーム信号が搭載されているタイミン
グ位置をチャネル毎に検出し、アラーム検出部52へ出
力する。このアラーム信号の搭載位置は、図3で示した
V1バイトの第7,8ビットおよびV2バイトの第1〜
8ビットの位置である。アラーム検出部52では、入力
した時分割多重信号に対して、アラーム信号の搭載位置
からアラーム信号をチャネル毎に取り出す。すなわち、
図9の「多重信号」に示すように、28チャネル分の信
号のうち、例えばチャネル1にアラームが発生し、これ
が連続して3回発生(S1,S2,S3)したと仮定し
た場合に、これらのアラームがアラーム検出部52で順
次検出される。アラーム信号は、V1バイトの第7,8
ビットおよびV2バイトの第1〜8ビットの位置に、す
べて「1」が記載されることで示される。
信号をメモリ54へチャネル毎に書き込むための書き込
み制御部である。メモリ54は28チャネル分のアラー
ムを格納できる記憶装置である。すなわち、図9の「WR
ITE ADDRESS 」、「WRITE DATA♯1 」に示すように、W
制御部53はアラーム信号S1を、チャネル1に相当す
るメモリ54のアドレス「0」へ書き込み、これをデー
タS4とする。
ネル毎にアラームデータを読み出してPath AIS検出
部58へ出力するとともに、読み出したアラームデータ
をメモリ56へチャネル毎に書き込むための読み出し/
書き込み制御部である。メモリ56は28チャネル分の
アラームを格納できる記憶装置である。すなわち、チャ
ネル1でアラーム信号S2が検出されると、図9の「RE
AD ADRESS 」、「READDATA ♯1 」に示すように、R/
W制御部55は、まず、メモリ54のアドレス「0」の
アラームデータS4を読み出してアラームデータS5と
してPath AIS検出部58へ出力する。その後、図9
の「WRITE ADDRESS 」、「WRITE DATA♯2 」に示すよう
に、R/W制御部55はアラームデータS5を、チャネ
ル1に相当するメモリ56のアドレス「0」へ書き込
み、これをデータS6とする。なお、このとき、W制御
部53は、図9の「WRITE ADDRESS 」、「WRITE DATA♯
1 」に示すように、アラーム信号S2をチャネル1に相
当するメモリ54のアドレス「0」へ書き込み、これを
データS7とする。
からアラーム信号を読み出してPath AIS検出部58
へ出力するための読み出し制御部である。すなわち、チ
ャネル1でアラーム信号S3が検出されると、図9の
「READ ADRESS 」、「READ DATA ♯2 」に示すように、
R制御部57は、メモリ56のアドレス「0」のアラー
ムデータS6を読み出してアラームデータS9としてP
ath AIS検出部58へ出力する。同時に、R/W制御
部55が、メモリ54のアドレス「0」のアラームデー
タS7を読み出してアラームデータS8としてPath A
IS検出部58へ出力する。Path AIS検出部58へ
は、アラーム検出部52からアラーム信号S1〜S3が
送られており、Path AIS検出部58はAND回路か
らなる。したがって、Path AIS検出部58は、アラ
ーム検出部52からアラーム信号S3を、R/W制御部
55からアラームデータS8を、R制御部57からアラ
ームデータS9を送られて、Path AIS信号を出力す
る。Path AIS検出部58は、アラーム信号S1,S
2を送られた時点では、アラームデータS8およびアラ
ームデータS9に相当する信号を送られていないので、
Path AIS信号を出力しない。すなわち、いずれかの
チャネルで3回連続してアラーム信号が発生して初めて
Path AIS信号が出力されるように構成される。
AIS検出回路を備えることにより、現用側および予備
側の各アラーム検出部は、多重化されたドロップチャネ
ル信号に対し、送られたVTサイズに基づいて各チャネ
ル単位のアラーム検出を行い、各チャネル単位のアラー
ム情報をパススイッチ12へ送ることになる。
る。図1において位相調整部3,4が現用側および予備
側の多重信号の位相を一致させるが、それ以降のパスス
イッチ12までの現用側および予備側の各構成部品の特
性のばらつきにより、両多重信号の間に多少のビット位
相ズレが発生する。図10に示すパススイッチでは、こ
の位相ズレを吸収した上で、多重化された信号形態のま
まパススイッチ切替えを時分割制御で行う。
備側の多重信号をそれぞれ記憶する。チャネルタイミン
グ発生部63にはVTサイズが送られ、これに基づきチ
ャネルタイミング発生部63がチャネル毎のタイミング
信号を発生し、パススイッチ制御部64へ送るととも
に、メモリ61,62へ読み出しタイミング信号として
送る。パススイッチ制御部64には更に、図1のアラー
ム検出部10,11からチャネル毎のPath AIS信号
が送られるとともに、制御装置からパススイッチ切替え
設定信号が送られる。このパススイッチ切替え設定信号
は、各種条件に基づいて制御装置がパススイッチの切替
えを設定する場合に発生される信号である。パススイッ
チ制御部64は、チャネル毎のPath AIS信号および
パススイッチ切替え設定信号に基づき、現用側または予
備側のチャネル信号を選択し、チャネルタイミング発生
部63からのチャネルタイミング信号に同期して制御信
号をパススイッチ部65へ出力する。一方、メモリ6
1,62は、チャネルタイミング発生部63からの読み
出しタイミング信号に基づき、記憶してあった現用側お
よび予備側の多重信号をパススイッチ部65へ出力す
る。このときのパススイッチ部65の動作を図11を参
照して説明する。
を説明する図である。図中の「1-W」, 「2-W 」・・・
および「1-P 」, 「2-P 」・・・は、現用側および予備
側の各チャネルの信号を示す。
号がパススイッチ制御部64からパススイッチ部65へ
送られると、パススイッチ部65はその制御信号に従い
スイッチ切替えを行い、「パススイッチ出力」に示すよ
うな信号を出力することになる。
化ドロップチャネル信号に対し、送られたVTサイズお
よび各チャネル単位のアラーム情報に基づいて、各チャ
ネル単位のパススイッチ切替えを行い、回線品質の優れ
たチャネル信号だけからなる多重信号を出力することが
できる。
つのではなく、外部から設定する場合の装置の構成を示
すブロック図である。すなわち、外部端末(TERM)
71により、伝送装置の内部に設けられた制御装置(μ
−COM)72に対し、VTG♯1〜♯7の各VTサイ
ズの設定を行う。制御装置72はVTサイズに応じた2
ビットの信号をレジスタ73へ出力する。パルス発生器
(PG)74は各チャネル毎のVTサイズの出力すべき
タイミングにパルス信号をレジスタ73へ出力し、レジ
スタ73はこのパルス信号に従って、図6のVTサイズ
DET31の出力に相当する2ビット信号を、NAND
回路33〜36へ出力する。
がなく、しかもVTサイズがV1バイトにより伝送され
ないタイプの多重信号を送受信する伝送装置に対しても
本発明を適用できる。
イッチ並びに現用側および予備側のアラーム検出手段
が、チャネル毎の時分割制御によりそれぞれ動作するの
で、低次群伝送装置向けのチャネル数に拘らず、パスス
イッチ並びに現用側および予備側のアラーム検出手段は
各1つ設けられればよい。したがって、回路規模を縮小
することが可能となり、それに伴い、製品コスト、消費
電力、装置容量等の低減が図られることになる。
えばアラーム検出内容が追加になるようなことが発生し
た場合にも、回路規模をチャネル数に応じて増大させる
必要はなく、この場合でも、製品コスト、消費電力、装
置容量等の低減が図られる。
る。
バヘッド情報の内容を示す図である。
ロック図である。
タイミングチャートである。
ブロック図である。
のタイミングチャートである。
ある。
ロック図である。
示す図である。
成を示すブロック図である。
Claims (11)
- 【請求項1】 同期バイト多重信号の送受信を行う伝送
装置におけるパスプロテクションスイッチ装置におい
て、 一方の経路を介して入力する多重信号から、自伝送装置
に所属する複数チャネルへ向けた複数の信号だけを取り
出し、それらの複数チャネル信号を時分割多重して出力
する第1の受信手段(8)と、 他方の経路を介して入力する多重信号から、前記複数チ
ャネルへ向けた複数の信号だけを取り出し、それらの複
数チャネル信号を時分割多重して出力する第2の受信手
段(9)と、 前記第1の受信手段(8)から出力された時分割多重信
号と、前記第2の受信手段(9)から出力された時分割
多重信号とから、多重したまま各同一入力タイミングの
両チャネル信号の一方を選択して出力するパススイッチ
(12)と、 を有することを特徴とするパスプロテクションスイッチ
装置。 - 【請求項2】 前記一方の経路を介して入力する多重信
号の位相と、前記他方の経路を介して入力する多重信号
の位相とをマスタクロック(7)に基づいて一致させる
位相一致手段(3,4)をさらに有することを特徴とす
る請求項1記載のパスプロテクションスイッチ装置。 - 【請求項3】 前記パススイッチ(12)の直前に設け
られ、前記第1の受信手段(8)から出力された時分割
多重信号の位相と、前記第2の受信手段(9)から出力
された時分割多重信号の位相とを一致させる位相一致手
段(3,4)をさらに有することを特徴とする請求項1
記載のパスプロテクションスイッチ装置。 - 【請求項4】 前記一方の経路または前記他方の経路を
介して入力する多重信号に含まれる情報の中から、前記
多重信号を構成する各チャネル信号の信号サイズを検出
し、前記検出された各信号サイズを前記パススイッチ
(12)へ送る信号サイズ検出手段(5,6)をさらに
有し、前記パススイッチ(12)は、異なったサイズの
各チャネル信号が混在して多重化された両時分割多重信
号に対し、前記送られた各信号サイズに応じて両チャネ
ル信号の一方の選択を行い出力することを特徴とする請
求項1記載のパスプロテクションスイッチ装置。 - 【請求項5】 前記一方の経路または前記他方の経路を
介して入力する多重信号を構成する各チャネル信号の信
号サイズを外部端末(71)から設定し、前記設定され
た各信号サイズを前記パススイッチ(12)へ送る入力
手段(72,73,74)をさらに有し、前記パススイ
ッチ(12)は、異なったサイズの各チャネル信号が混
在して多重化された両時分割多重信号に対し、前記送ら
れた各信号サイズに応じて両チャネル信号の一方の選択
を行い出力することを特徴とする請求項1記載のパスプ
ロテクションスイッチ装置。 - 【請求項6】 前記第1の受信手段(8)から出力され
た時分割多重信号を構成する各チャネル信号に含まれる
アラーム情報の検出を時分割制御で行なって前記パスス
イッチ(12)へ送る第1のアラーム検出手段(10)
と、前記第2の受信手段(9)から出力された時分割多
重信号を構成する各チャネル信号に含まれるアラーム情
報の検出を時分割制御で行なって前記パススイッチ(1
2)へ送る第2のアラーム検出手段(11)とをさらに
有することを特徴とする請求項1記載のパスプロテクシ
ョンスイッチ装置。 - 【請求項7】 前記一方の経路または前記他方の経路を
介して入力する多重信号に含まれる情報の中から、前記
多重信号を構成する各チャネル信号の信号サイズを検出
し、前記検出された各信号サイズを前記第1のアラーム
検出手段(10)および前記第2のアラーム検出手段
(11)へ送る信号サイズ検出手段(5,6)をさらに
有し、前記第1のアラーム検出手段(10)および前記
第2のアラーム検出手段(11)は、異なったサイズの
各チャネル信号が混在して多重化された各両時分割多重
信号に対し、前記送られた各信号サイズに応じてアラー
ム情報の検出を時分割制御でそれぞれ行うことを特徴と
する請求項6記載のパスプロテクションスイッチ装置。 - 【請求項8】 前記一方の経路または前記他方の経路を
介して入力する多重信号を構成する各チャネル信号の信
号サイズを外部端末(71)から指定し、前記指定され
た各信号サイズを前記第1のアラーム検出手段(10)
および前記第2のアラーム検出手段(11)へ送る入力
手段(72,73,74)をさらに有し、前記第1のア
ラーム検出手段(10)および前記第2のアラーム検出
手段(11)は、異なったサイズの各チャネル信号が混
在して多重化された各時分割多重信号に対し、前記送ら
れた各信号サイズに応じてアラーム情報の検出を時分割
制御でそれぞれ行うことを特徴とする請求項6記載のパ
スプロテクションスイッチ装置。 - 【請求項9】 前記一方の経路を介して入力する多重信
号の位相と前記他方の経路を介して入力する多重信号の
位相とを前記一方の経路のラインクロックに基づいて一
致させる位相一致手段をさらに有することを特徴とする
請求項1記載のパスプロテクションスイッチ装置。 - 【請求項10】 同期バイト多重信号の送受信を行う伝
送装置におけるパスプロテクションスイッチ装置におい
て、 一方の経路を介して入力する多重信号から、自伝送装置
に所属する複数チャネルへ向けた複数の信号だけを取り
出し、それらの複数チャネル信号を時分割多重して出力
する第1の受信手段と、 他方の経路を介して入力する多重信号から、前記複数チ
ャネルへ向けた複数の信号だけを取り出し、それらの複
数チャネル信号を時分割多重して出力する第2の受信手
段と、 前記一方の経路を介して入力する多重信号の位相と、前
記他方の経路を介して入力する多重信号の位相とをマス
タクロックに基づいて一致させる位相一致手段と、 前記第1の受信手段から出力された時分割多重信号と、
前記第2の受信手段から出力された時分割多重信号とを
入力し、各チャネル毎に、該チャネル毎のアラーム情報
に応じて一方の時分割多重信号を選択して出力するパス
スイッチと、 を有することを特徴とするパスプロテクションスイッチ
装置。 - 【請求項11】 同期バイト多重信号の送受信を行う伝
送装置におけるパスプロテクションスイッチ装置におい
て、 一方の経路を介して入力する多重信号から、自伝送装置
に所属する複数チャネルへ向けた複数の信号だけを取り
出し、それらの複数チャネル信号を時分割多重して出力
する第1の受信手段と、 他方の経路を介して入力する多重信号から、前記複数チ
ャネルへ向けた複数の信号だけを取り出し、それらの複
数チャネル信号を時分割多重して出力する第2 の受信手
段と、 前記第1の受信手段から出力された時分割多重信号の位
相と、前記第2の受信手段から出力された時分割多重信
号の位相とを一致させる位相一致手段と、 前記位相一致手段を介して入力する第1の受信手段から
出力された時分割多重信号とを入力し、各チャネル毎
に、該チャネル毎のアラーム情報に応じて一方の時分割
多重信号を選択して出力するパススイッチと、 を有することを特徴とするパスプロテクションスイッチ
装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04808294A JP3290534B2 (ja) | 1994-03-18 | 1994-03-18 | パスプロテクションスイッチ装置 |
GB9423142A GB2287616B (en) | 1994-03-18 | 1994-11-16 | Path protection switching device |
US08/343,707 US5572513A (en) | 1994-03-18 | 1994-11-22 | Path protection switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04808294A JP3290534B2 (ja) | 1994-03-18 | 1994-03-18 | パスプロテクションスイッチ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07264222A JPH07264222A (ja) | 1995-10-13 |
JP3290534B2 true JP3290534B2 (ja) | 2002-06-10 |
Family
ID=12793413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04808294A Expired - Fee Related JP3290534B2 (ja) | 1994-03-18 | 1994-03-18 | パスプロテクションスイッチ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5572513A (ja) |
JP (1) | JP3290534B2 (ja) |
GB (1) | GB2287616B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3442180B2 (ja) * | 1995-02-23 | 2003-09-02 | 富士通株式会社 | アド・ドロップ・マルチプレクス装置 |
JP3479926B2 (ja) * | 1996-03-06 | 2003-12-15 | 富士通株式会社 | Adm装置 |
US6122538A (en) * | 1997-01-16 | 2000-09-19 | Acuson Corporation | Motion--Monitoring method and system for medical devices |
US6728205B1 (en) | 1997-02-19 | 2004-04-27 | Massachusetts Institute Of Technology | Method and apparatus for automatic protection switching |
US6047331A (en) * | 1997-02-19 | 2000-04-04 | Massachusetts Institute Of Technology | Method and apparatus for automatic protection switching |
JP2000134246A (ja) * | 1998-10-26 | 2000-05-12 | Fujitsu Ltd | 伝送装置 |
US6690644B1 (en) | 1999-02-17 | 2004-02-10 | Zhone Technologies, Inc. | Mechanism for 1:1, 1+1, and UPSR path-switched protection switching |
US6594232B1 (en) | 1999-06-02 | 2003-07-15 | Marconi Communications, Inc. | Transmitter-based path protection switching in a ring network |
US6724781B1 (en) | 1999-08-23 | 2004-04-20 | Marconi Communications, Inc. | System and method for packet transport in a ring network |
JP2001217796A (ja) * | 2000-01-31 | 2001-08-10 | Fujitsu Ltd | 無瞬断切り替え装置及びネットワークシステム |
JP3779543B2 (ja) * | 2000-12-20 | 2006-05-31 | 株式会社日立コミュニケーションテクノロジー | 伝送装置におけるパスサイズ制御方法及びオペレーションシステム |
US6952395B1 (en) | 2001-06-01 | 2005-10-04 | Calix Networks, Inc. | Optical network restoration |
US7006497B2 (en) * | 2001-06-04 | 2006-02-28 | Calix Networks, Inc. | Traffic merging system |
US7035294B2 (en) * | 2001-06-04 | 2006-04-25 | Calix Networks, Inc. | Backplane bus |
JP4168701B2 (ja) * | 2002-08-21 | 2008-10-22 | 日本電気株式会社 | 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム |
WO2006089403A1 (en) * | 2005-02-22 | 2006-08-31 | Aethera Networks Inc. | Robust service delivery node and method therefor |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4434485A (en) * | 1980-11-13 | 1984-02-28 | Rockwell International Corporation | Drop and insert channel bank with reduced channel units |
JPS57157661A (en) * | 1981-03-25 | 1982-09-29 | Hitachi Ltd | Transmission line switching system |
US4468767A (en) * | 1981-12-07 | 1984-08-28 | Coastcom | Drop-and-insert multiplex digital communications system |
US4835763A (en) * | 1988-02-04 | 1989-05-30 | Bell Communications Research, Inc. | Survivable ring network |
US5159595A (en) * | 1988-04-08 | 1992-10-27 | Northern Telecom Limited | Ring transmission system |
JP2564375B2 (ja) * | 1988-09-28 | 1996-12-18 | 株式会社日立製作所 | 分岐挿入型多重変換装置 |
US4964095A (en) * | 1989-05-12 | 1990-10-16 | Alcatel Na, Inc. | Data communication bypass apparatus and method |
IT1230400B (it) * | 1989-06-15 | 1991-10-21 | Italtel Spa | Stazione radio base per un sistema radiomobile digitale impiegante la tecnica di frequency hopping. |
JP2784080B2 (ja) * | 1990-05-09 | 1998-08-06 | 富士通株式会社 | リングネットワーク及びその障害復旧方法並びにリングネットワークに用いられるノード |
US5311501A (en) * | 1991-03-15 | 1994-05-10 | Fujitsu Limited | Routing system for linear add-drop multiplexer |
GB2253973B (en) * | 1991-03-22 | 1995-06-07 | Plessey Telecomm | Multiplex data ring transmission |
US5265096A (en) * | 1991-07-03 | 1993-11-23 | Transwitch Corporation | Sonet alarm indication signal transmission method and apparatus |
CA2076238C (en) * | 1991-08-21 | 1997-12-30 | Yoshihide Kuroda | Sonet transmission signal processing method and sonet transmission signal processing apparatus |
US5278824A (en) * | 1992-06-02 | 1994-01-11 | At&T Bell Laboratories | Dual hubbing in a bidirectional line-switched ring transmission system |
US5282200A (en) * | 1992-12-07 | 1994-01-25 | Alcatel Network Systems, Inc. | Ring network overhead handling method |
-
1994
- 1994-03-18 JP JP04808294A patent/JP3290534B2/ja not_active Expired - Fee Related
- 1994-11-16 GB GB9423142A patent/GB2287616B/en not_active Expired - Fee Related
- 1994-11-22 US US08/343,707 patent/US5572513A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB9423142D0 (en) | 1995-01-04 |
US5572513A (en) | 1996-11-05 |
JPH07264222A (ja) | 1995-10-13 |
GB2287616A (en) | 1995-09-20 |
GB2287616B (en) | 1998-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3290534B2 (ja) | パスプロテクションスイッチ装置 | |
US6034947A (en) | Cross connection system for time-division multiplexed signal | |
US5471476A (en) | Synchronous payload pointer processing system in digital data transmission network | |
US7639673B2 (en) | Method and apparatus for SDH/SONET frame alignment | |
US5271001A (en) | Synchronous terminal station system | |
JP3429307B2 (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファ方法及び装置 | |
JP3161911B2 (ja) | 回線切替方法及び回線切替装置 | |
JPH07135673A (ja) | クロスコネクト装置 | |
JPH1028102A (ja) | Sdh伝送方式におけるポインタ処理装置 | |
EP0543327B1 (en) | A synchronous optical multiplexing system | |
US5325354A (en) | Synchronous terminal station receiving system | |
US7940651B2 (en) | Momentary-disconnection-free switching device | |
US7031351B2 (en) | Serial data mapping apparatus for synchronous digital hierarchy | |
US7016344B1 (en) | Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock | |
JP3818884B2 (ja) | 伝送装置 | |
KR100439216B1 (ko) | 동기식 전송시스템의 채널 스위치의 읽기/쓰기 어드레스생성장치 및 그 방법 | |
US6763038B1 (en) | Light transmission equipment | |
JP4190972B2 (ja) | Sdh伝送装置 | |
US20090161698A1 (en) | Method and apparatus for data processing | |
JP2976732B2 (ja) | 同期光多重化装置 | |
KR0153688B1 (ko) | 동기식 전송장치에 있어서 dram을 이용한 tu신호 정렬장치 | |
KR100205014B1 (ko) | 동기식 다중화 구조에서 브이씨-11와 티유지-2의 통합기능 실현장치 | |
KR100399413B1 (ko) | 동기식 디지털 계위 전송 시스템의 고계위 신호 연결 장치 | |
JP2000041012A (ja) | ポインタ処理装置及びポインタ処理方法並びにデータ処理装置及びデータ処理方法 | |
JPH0758753A (ja) | インタフェース回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020312 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120322 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |